JP2018142586A5

JP2018142586A5 -

Info

Publication number: JP2018142586A5
Application number: JP2017035049A
Authority: JP
Filing date: 2017-02-27
Publication date: 2019-12-05
Anticipated expiration: 2037-02-27

Claims

半導体基板と、
前記半導体基板上に第１層間絶縁膜を介して形成された第１配線と、
前記第１層間絶縁膜上に、前記第１配線を覆うように形成された第２層間絶縁膜と、
前記第２層間絶縁膜上に形成された第１パッドと、
前記第２層間絶縁膜上に形成され、前記第１パッドを露出する第１開口部を有する第１絶縁膜と、
前記第１開口部から露出された前記第１パッド上を含む前記第１絶縁膜上に形成され、前記第１パッドと電気的に接続された第２配線と、
前記第１絶縁膜上に形成され、前記第２配線と一体的に接続された第２パッドと、
を有し、
前記第１配線の少なくとも一部は、前記第１パッドと平面視において重なっており、
前記第１パッドと前記第２配線との接続領域の下方に、前記第１配線の端部が位置し、
前記第１配線における第１領域に複数の第２開口部が形成されており、
前記第１領域の少なくとも一部は、前記接続領域と平面視において重なっている、半導体装置。
請求項１記載の半導体装置において、
平面視において、前記第１配線と前記接続領域との重なり領域は、前記第１領域に含まれている、半導体装置。
請求項１記載の半導体装置において、
前記複数の第２開口部は、前記第１配線の前記第１領域に、スリット状に形成されている、半導体装置。
請求項１記載の半導体装置において、
前記複数の第２開口部は、前記第１配線の前記第１領域に、メッシュ状に形成されている、半導体装置。
請求項１記載の半導体装置において、
前記第１配線において前記複数の第２開口部が形成されていないと仮定した場合の前記第１配線の第１の幅は、０．６μｍ以上であり、
前記接続領域の下方において、前記第１配線に幅が０．６μｍ以上となる箇所が生じないように、前記第１配線の前記第１領域に前記複数の第２開口部が形成されている、半導体装置。
請求項１記載の半導体装置において、
前記第１絶縁膜は、第２絶縁膜と前記第２絶縁膜上の第３絶縁膜との積層膜からなり、
前記第３絶縁膜は、樹脂膜からなり、
前記第１開口部は、前記第２絶縁膜の第３開口部と、前記第３絶縁膜の第４開口部とにより形成されており、
前記第３開口部は、平面視において前記第４開口部に内包され、
前記第２絶縁膜の前記第３開口部から露出された前記第１パッドに、前記第２配線が接続されている、半導体装置。
請求項６記載の半導体装置において、
平面視において、前記第１配線と前記第３開口部との重なり領域は、前記第１領域に含まれている、半導体装置。
請求項７記載の半導体装置において、
平面視において、前記第１配線と前記第４開口部との重なり領域は、前記第１領域に含まれている、半導体装置。
請求項８記載の半導体装置において、
前記第１配線において前記複数の第２開口部が形成されていないと仮定した場合の前記第１配線の第１の幅は、０．６μｍ以上であり、
前記第４開口部の下方において、前記第１配線に幅が０．６μｍ以上となる箇所が生じないように、前記第１配線の前記第１領域に前記複数の第２開口部が形成されている、半導体装置。
請求項８記載の半導体装置において、
平面視において、前記第４開口部から５μｍ以上離れた領域には、前記複数の第２開口部は形成されていない、半導体装置。
請求項８記載の半導体装置において、
前記複数の第２開口部は、前記第１配線の前記第１領域に、スリット状に形成されている、半導体装置。
請求項８記載の半導体装置において、
前記複数の第２開口部は、前記第１配線の前記第１領域に、メッシュ状に形成されている、半導体装置。
請求項８記載の半導体装置において、
前記第２絶縁膜は、酸化シリコン膜からなる第４絶縁膜と、前記第４絶縁膜上に形成された酸窒化シリコン膜または窒化シリコン膜からなる第５絶縁膜と、の積層膜からなる、半導体装置。
請求項１記載の半導体装置において、
前記第１パッドは、アルミニウムパッドであり、
前記第２配線は、銅配線である、半導体装置。
請求項１記載の半導体装置において、
前記第１配線は、電源配線またはグランド配線である、半導体装置。
請求項１記載の半導体装置において、
前記第１絶縁膜上に、前記第２配線を覆うように形成された保護絶縁膜を更に有し、
前記保護絶縁膜は、前記第２パッドを露出する第５開口部を有する、半導体装置。
請求項１記載の半導体装置において、
前記第１パッドの下方に延在する、前記第１配線と同層の第３配線を更に有し、
前記第３配線の少なくとも一部は、前記第１パッドと平面視において重なっており、
前記接続領域の下方に、前記第３配線の端部が位置し、
前記第３配線には、開口部は形成されておらず、
前記第３配線の第２の幅は、前記第１配線において前記複数の第２開口部が形成されていないと仮定した場合の前記第１配線の第１の幅よりも小さい、半導体装置。
請求項１７記載の半導体装置において、
前記第１配線は、電源配線またはグランド配線であり、
前記第３配線は信号配線である、半導体装置。
請求項１記載の半導体装置において、
前記第１配線は、第１方向に延在する第１配線部と、前記第１方向と交差する第２方向に延在する第２配線部と、を一体的に有し、
前記第１配線部と前記第２配線部との連結部は、前記第１領域に含まれており、
前記第１配線部における前記第１領域において、前記複数の第２開口部は、前記連結部の近傍ではメッシュ状に形成され、前記連結部の近傍以外では、前記第１方向に延在するスリット状に形成されている、半導体装置。
半導体基板と、
前記半導体基板上に第１層間絶縁膜を介して形成された第１配線と、
前記第１層間絶縁膜上に、前記第１配線を覆うように形成された第２層間絶縁膜と、
前記第２層間絶縁膜上に形成された第１パッドと、
前記第２層間絶縁膜上に形成され、前記第１パッドを露出する第１開口部を有する第１絶縁膜と、
前記第１開口部から露出された前記第１パッド上を含む前記第１絶縁膜上に形成され、前記第１パッドと電気的に接続された第２配線と、
前記第１絶縁膜上に形成され、前記第２配線と一体的に接続された第２パッドと、
を有し、
前記第１絶縁膜は、第２絶縁膜と前記第２絶縁膜上の第３絶縁膜との積層膜からなり、
前記第３絶縁膜は、樹脂膜からなり、
前記第１開口部は、前記第２絶縁膜の第３開口部と、前記第３絶縁膜の第４開口部とにより形成されており、
前記第３開口部は、平面視において前記第４開口部に内包され、
前記第２絶縁膜の前記第３開口部から露出された前記第１パッドに、前記第２配線が接続されており、
前記第１配線の少なくとも一部は、前記第１パッドと平面視において重なっており、
前記第４開口部の下方に、前記第１配線の端部が位置し、
前記第１配線における第１領域に複数の第２開口部が形成されており、
前記第１領域の少なくとも一部は、前記第４開口部と平面視において重なっている、半導体装置。