JP2011071547A5 - 半導体集積回路装置 - Google Patents

Claims (11)

1. チップ領域及びスクライブ領域を有する半導体基板と、
   前記半導体基板上に形成された多層配線と、
   前記チップ領域に形成され、且つ、前記多層配線の最上層に形成された第１パッドと、
   前記スクライブ領域に形成され、且つ、前記多層配線の最上層に形成されたテスト用の第２パッドと、
   前記第１パッド上及び前記第２パッド上に形成されたパッシベーション膜と、
   前記パッシベーション膜に形成され、且つ、前記第１パッド上の一部を開口する第1開口部と、
   前記パッシベーション膜に形成され、且つ、前記第２パッド上の一部を開口する第２開口部と、
   前記チップ領域において、前記パッシベーション膜上に形成された第１絶縁膜と、
   前記第１絶縁膜上に形成され、且つ、前記第１開口部を介して前記第1パッドと電気的に接続する再配線とを有し、
   前記第１パッド及び前記第２パッドは、それぞれ、第1導電性膜及び前記第１導電性膜上に形成された第２導電性膜を含み、
   前記スクライブ領域においては、前記第１絶縁膜及び前記再配線は形成されておらず、
   前記第２開口部内において露出している前記第２パッドの表面には、前記第２導電性膜が形成されていることを特徴とする半導体集積回路装置。
2. 請求項１に記載の半導体集積回路装置において、
   前記第１導電性膜は、アルミニウムまたは銅を主成分とする材料からなり、
   前記第２導電性膜は、窒化チタン、タンタル、窒化タンタル、タングステンまたは窒化タングステンからなる単層膜、若しくは、これらの積層膜からなることを特徴とする半導体集積回路装置。
3. 請求項１または２に記載の半導体集積回路装置において、
   前記パッシベーション膜は、窒化シリコン膜の単層膜、若しくは、窒化シリコン膜と酸化シリコン膜の積層膜からなることを特徴とする半導体集積回路装置。
4. 請求項１〜３の何れか１項に記載の半導体集積回路装置において、
   前記第1絶縁膜は、ポリミイド樹脂膜からなることを特徴とする半導体集積回路装置。
5. 請求項１〜４の何れか１項に記載の半導体集積回路装置において、
   前記再配線は、銅膜及び前記銅膜上に形成されたニッケル膜を含むことを特徴とする半導体集積回路装置。
6. 請求項１〜５の何れか１項に記載の半導体集積回路装置は、更に、
   前記第１絶縁膜上及び前記再配線上に形成された第２絶縁膜と、
   前記第２絶縁膜に形成され、且つ、前記再配線上の一部を開口する第３開口部とを有し、
   前記スクライブ領域においては、前記第２絶縁膜は形成されていないことを特徴とする半導体集積回路装置。
7. 請求項６に記載の半導体集積回路装置において、
   前記第２絶縁膜は、ポリミイド樹脂膜からなることを特徴とする半導体集積回路装置。
8. 請求項６または７に記載の半導体集積回路装置は、更に、
   前記第３開口部を介して前記再配線と電気的に接続するバンプ電極とを有することを特徴とする半導体集積回路装置。
9. 請求項１〜８の何れか１項に記載の半導体集積回路装置において、
   前記チップ領域と前記スクライブ領域の境界領域における前記パッシベーション膜には第４開口部が形成されていることを特徴とする半導体集積回路装置。
10. 請求項１〜９の何れか１項に記載の半導体集積回路装置において、
    前記第１パッドと前記第２パッドは、電気的に接続していることを特徴とする半導体集積回路装置。
11. 請求項１〜１０の何れか１項に記載の半導体集積回路装置において、
    前記半導体基板には不揮発性メモリセルが形成されていることを特徴とする半導体集積回路装置。