JP2009289849A5 - - Google Patents

Download PDF

Info

Publication number
JP2009289849A5
JP2009289849A5 JP2008138910A JP2008138910A JP2009289849A5 JP 2009289849 A5 JP2009289849 A5 JP 2009289849A5 JP 2008138910 A JP2008138910 A JP 2008138910A JP 2008138910 A JP2008138910 A JP 2008138910A JP 2009289849 A5 JP2009289849 A5 JP 2009289849A5
Authority
JP
Japan
Prior art keywords
layer
wiring
layers
insulating layer
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008138910A
Other languages
English (en)
Other versions
JP5121574B2 (ja
JP2009289849A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2008138910A priority Critical patent/JP5121574B2/ja
Priority claimed from JP2008138910A external-priority patent/JP5121574B2/ja
Priority to US12/471,802 priority patent/US8212151B2/en
Publication of JP2009289849A publication Critical patent/JP2009289849A/ja
Publication of JP2009289849A5 publication Critical patent/JP2009289849A5/ja
Application granted granted Critical
Publication of JP5121574B2 publication Critical patent/JP5121574B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (12)

  1. 絶縁層と、前記絶縁層上に形成された配線と、前記配線の少なくとも一部を覆うように前記絶縁層上に形成されたソルダーレジスト層と、を有し、
    前記ソルダーレジスト層が複数の層から構成されている配線基板であって、
    前記複数の層は粒径の異なるフィラーを含有し、前記複数の層を構成する最内層の層厚は前記配線の層厚よりも厚く、前記最内層に含有される前記フィラーの粒径は、隣接する前記配線同士の最短間隔よりも小さいことを特徴とする配線基板。
  2. 前記最内層に含有される前記フィラーの粒径は、それ以外の層に含有される前記フィラーの粒径よりも小さいことを特徴とする請求項１記載の配線基板。
  3. 前記最内層に含有される前記フィラーの量は、それ以外の層に含有される前記フィラーの量と略同一であることを特徴とする請求項１又は２記載の配線基板。
  4. 前記フィラーの二次凝集物は、前記最内層に含有されていないことを特徴とする請求項１乃至３の何れか一項記載の配線基板。
  5. 絶縁層と、前記絶縁層上に形成された配線と、前記配線の少なくとも一部を覆うように前記絶縁層上に形成されたソルダーレジスト層と、を有し、
    前記ソルダーレジスト層が複数の層から構成されている配線基板であって、
    前記複数の層を構成する最内層の層厚は前記配線の層厚よりも厚く、前記最内層はフィラーを含有していないことを特徴とする配線基板。
  6. 請求項１乃至５の何れか一項記載の配線基板と、半導体チップとを有する半導体パッケージであって、
    前記半導体チップは、前記配線基板の前記配線の前記ソルダーレジストから露出する部分と電気的に接続されていることを特徴とする半導体パッケージ。
  7. 絶縁層と、前記絶縁層上に形成された配線と、前記配線の少なくとも一部を覆うように前記絶縁層上に形成されたソルダーレジスト層と、を有し、
    前記ソルダーレジスト層が複数の層から構成されている半導体パッケージであって、
    前記複数の層は粒径の異なるフィラーを含有し、前記複数の層を構成する最内層の層厚は前記配線の層厚よりも厚く、前記最内層に含有される前記フィラーの粒径は、隣接する前記配線同士の最短間隔よりも小さいことを特徴とする半導体パッケージ。
  8. 前記最内層に含有される前記フィラーの粒径は、それ以外の層に含有される前記フィラーの粒径よりも小さいことを特徴とする請求項７記載の半導体パッケージ。
  9. 前記最内層に含有される前記フィラーの量は、それ以外の層に含有される前記フィラーの量と略同一であることを特徴とする請求項７又は８記載の半導体パッケージ。
  10. 前記フィラーの二次凝集物は、前記最内層に含有されていないことを特徴とする請求項７乃至９の何れか一項記載の半導体パッケージ。
  11. 絶縁層と、前記絶縁層上に形成された配線と、前記配線の少なくとも一部を覆うように前記絶縁層上に形成されたソルダーレジスト層と、を有し、
    前記ソルダーレジスト層が複数の層から構成されている半導体パッケージであって、
    前記複数の層を構成する最内層の層厚は前記配線の層厚よりも厚く、前記最内層はフィラーを含有していないことを特徴とする半導体パッケージ。
  12. 前記絶縁層は、回路形成面側に電極パッドを備えた半導体チップを覆うように形成されており、前記配線と前記電極パッドとが電気的に接続されていることを特徴とする請求項７乃至１１の何れか一項記載の半導体パッケージ。
JP2008138910A 2008-05-28 2008-05-28 配線基板及び半導体パッケージ Active JP5121574B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008138910A JP5121574B2 (ja) 2008-05-28 2008-05-28 配線基板及び半導体パッケージ
US12/471,802 US8212151B2 (en) 2008-05-28 2009-05-26 Wiring substrate and semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008138910A JP5121574B2 (ja) 2008-05-28 2008-05-28 配線基板及び半導体パッケージ

Publications (3)

Publication Number Publication Date
JP2009289849A JP2009289849A (ja) 2009-12-10
JP2009289849A5 true JP2009289849A5 (ja) 2011-03-24
JP5121574B2 JP5121574B2 (ja) 2013-01-16

Family

ID=41379545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008138910A Active JP5121574B2 (ja) 2008-05-28 2008-05-28 配線基板及び半導体パッケージ

Country Status (2)

Country Link
US (1) US8212151B2 (ja)
JP (1) JP5121574B2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5121574B2 (ja) * 2008-05-28 2013-01-16 新光電気工業株式会社 配線基板及び半導体パッケージ
KR20100065689A (ko) * 2008-12-08 2010-06-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
US20110285013A1 (en) * 2010-05-20 2011-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Controlling Solder Bump Profiles by Increasing Heights of Solder Resists
KR102007780B1 (ko) * 2012-07-31 2019-10-21 삼성전자주식회사 멀티 범프 구조의 전기적 연결부를 포함하는 반도체 소자의 제조방법
US9814136B2 (en) * 2012-08-01 2017-11-07 Kyocera Corporation Wiring board, mounting structure equipped with the wiring board, and method for manufacturing wiring board
JP6081875B2 (ja) * 2013-04-28 2017-02-15 京セラ株式会社 配線基板の製造方法
JP6214930B2 (ja) * 2013-05-31 2017-10-18 スナップトラック・インコーポレーテッド 多層配線基板
US9355927B2 (en) * 2013-11-25 2016-05-31 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor packaging and manufacturing method thereof
JP6341714B2 (ja) 2014-03-25 2018-06-13 新光電気工業株式会社 配線基板及びその製造方法
JP2015231003A (ja) * 2014-06-06 2015-12-21 イビデン株式会社 回路基板および回路基板の製造方法
CN105390434A (zh) * 2014-09-05 2016-03-09 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
US9620446B2 (en) * 2014-12-10 2017-04-11 Shinko Electric Industries Co., Ltd. Wiring board, electronic component device, and method for manufacturing those
JP6608108B2 (ja) * 2015-12-25 2019-11-20 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US10957672B2 (en) * 2017-11-13 2021-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
CN109920787B (zh) * 2017-12-12 2021-05-25 中芯国际集成电路制造(北京)有限公司 互连结构的设计方法、装置及制造方法
WO2019124307A1 (ja) * 2017-12-20 2019-06-27 住友電気工業株式会社 プリント配線板の製造方法及び積層体
KR102258616B1 (ko) 2018-01-10 2021-05-28 주식회사 엘지화학 반도체 패키지용 절연층 제조방법 및 이에 의해 형성된 반도체 패키지용 절연층
KR102081208B1 (ko) * 2018-03-13 2020-02-25 해남에다녀왔습니다 영농조합법인 두부장의 제조방법
US11101195B2 (en) * 2018-09-18 2021-08-24 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method for forming the same
JP7452040B2 (ja) * 2020-01-30 2024-03-19 富士電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6010768A (en) * 1995-11-10 2000-01-04 Ibiden Co., Ltd. Multilayer printed circuit board, method of producing multilayer printed circuit board and resin filler
JP3346263B2 (ja) * 1997-04-11 2002-11-18 イビデン株式会社 プリント配線板及びその製造方法
JP4000676B2 (ja) * 1998-07-16 2007-10-31 イビデン株式会社 プリント配線板及びその製造方法
JP2000294921A (ja) * 1999-04-01 2000-10-20 Victor Co Of Japan Ltd プリンス基板及びその製造方法
JP2002043723A (ja) * 2000-07-25 2002-02-08 Kyocera Corp 配線基板およびこれを用いた電子部品モジュール
JP2006165303A (ja) * 2004-12-08 2006-06-22 Shinko Electric Ind Co Ltd 半導体チップのフリップチップ接続方法およびフリップチップ接続構造およびそのフリップチップ接続構造を備えた半導体装置
JP2007180105A (ja) * 2005-12-27 2007-07-12 Sanyo Electric Co Ltd 回路基板、回路基板を用いた回路装置、及び回路基板の製造方法
JP4222400B2 (ja) * 2006-09-26 2009-02-12 カシオ計算機株式会社 半導体装置の製造方法
TWI316381B (en) * 2007-01-24 2009-10-21 Phoenix Prec Technology Corp Circuit board and fabrication method thereof
JP5121574B2 (ja) * 2008-05-28 2013-01-16 新光電気工業株式会社 配線基板及び半導体パッケージ

Similar Documents

Publication Publication Date Title
JP2009289849A5 (ja)
US7968991B2 (en) Stacked package module and board having exposed ends
TWI555166B (zh) 層疊式封裝件及其製法
JP2009277916A5 (ja)
JP2013225610A5 (ja)
JP2008187054A5 (ja)
TWI559494B (zh) 積體電路封裝結構
JP2011134956A5 (ja)
JP2010103129A5 (ja)
JP2017108019A5 (ja)
JP2010062530A5 (ja)
TW201405758A (zh) 具有防電磁波干擾之半導體元件
JP2014022618A5 (ja)
JP2009105297A5 (ja)
TW201517240A (zh) 封裝結構及其製法
JP2015115558A (ja) 半導体装置
JP2014150102A5 (ja)
JP2009044154A5 (ja)
JP2011129729A5 (ja)
TWI567888B (zh) 封裝結構及其製法
JP2011044654A5 (ja)
TWI548050B (zh) 封裝結構及其製法與封裝基板
JP2009129982A5 (ja)
KR20140043568A (ko) 반도체 패키지 및 그 제조방법
JP2010153831A5 (ja) 配線基板および半導体装置