JP2009289849A5 - - Google Patents

Claims (12)

1. 絶縁層と、前記絶縁層上に形成された配線と、前記配線の少なくとも一部を覆うように前記絶縁層上に形成されたソルダーレジスト層と、を有し、
   前記ソルダーレジスト層が複数の層から構成されている配線基板であって、
   前記複数の層は粒径の異なるフィラーを含有し、前記複数の層を構成する最内層の層厚は前記配線の層厚よりも厚く、前記最内層に含有される前記フィラーの粒径は、隣接する前記配線同士の最短間隔よりも小さいことを特徴とする配線基板。
2. 前記最内層に含有される前記フィラーの粒径は、それ以外の層に含有される前記フィラーの粒径よりも小さいことを特徴とする請求項１記載の配線基板。
3. 前記最内層に含有される前記フィラーの量は、それ以外の層に含有される前記フィラーの量と略同一であることを特徴とする請求項１又は２記載の配線基板。
4. 前記フィラーの二次凝集物は、前記最内層に含有されていないことを特徴とする請求項１乃至３の何れか一項記載の配線基板。
5. 絶縁層と、前記絶縁層上に形成された配線と、前記配線の少なくとも一部を覆うように前記絶縁層上に形成されたソルダーレジスト層と、を有し、
   前記ソルダーレジスト層が複数の層から構成されている配線基板であって、
   前記複数の層を構成する最内層の層厚は前記配線の層厚よりも厚く、前記最内層はフィラーを含有していないことを特徴とする配線基板。
6. 請求項１乃至５の何れか一項記載の配線基板と、半導体チップとを有する半導体パッケージであって、
   前記半導体チップは、前記配線基板の前記配線の前記ソルダーレジストから露出する部分と電気的に接続されていることを特徴とする半導体パッケージ。
7. 絶縁層と、前記絶縁層上に形成された配線と、前記配線の少なくとも一部を覆うように前記絶縁層上に形成されたソルダーレジスト層と、を有し、
   前記ソルダーレジスト層が複数の層から構成されている半導体パッケージであって、
   前記複数の層は粒径の異なるフィラーを含有し、前記複数の層を構成する最内層の層厚は前記配線の層厚よりも厚く、前記最内層に含有される前記フィラーの粒径は、隣接する前記配線同士の最短間隔よりも小さいことを特徴とする半導体パッケージ。
8. 前記最内層に含有される前記フィラーの粒径は、それ以外の層に含有される前記フィラーの粒径よりも小さいことを特徴とする請求項７記載の半導体パッケージ。
9. 前記最内層に含有される前記フィラーの量は、それ以外の層に含有される前記フィラーの量と略同一であることを特徴とする請求項７又は８記載の半導体パッケージ。
10. 前記フィラーの二次凝集物は、前記最内層に含有されていないことを特徴とする請求項７乃至９の何れか一項記載の半導体パッケージ。
11. 絶縁層と、前記絶縁層上に形成された配線と、前記配線の少なくとも一部を覆うように前記絶縁層上に形成されたソルダーレジスト層と、を有し、
    前記ソルダーレジスト層が複数の層から構成されている半導体パッケージであって、
    前記複数の層を構成する最内層の層厚は前記配線の層厚よりも厚く、前記最内層はフィラーを含有していないことを特徴とする半導体パッケージ。
12. 前記絶縁層は、回路形成面側に電極パッドを備えた半導体チップを覆うように形成されており、前記配線と前記電極パッドとが電気的に接続されていることを特徴とする請求項７乃至１１の何れか一項記載の半導体パッケージ。