JP2009289849A - 配線基板及び半導体パッケージ - Google Patents

配線基板及び半導体パッケージ Download PDF

Info

Publication number
JP2009289849A
JP2009289849A JP2008138910A JP2008138910A JP2009289849A JP 2009289849 A JP2009289849 A JP 2009289849A JP 2008138910 A JP2008138910 A JP 2008138910A JP 2008138910 A JP2008138910 A JP 2008138910A JP 2009289849 A JP2009289849 A JP 2009289849A
Authority
JP
Japan
Prior art keywords
layer
wiring
filler
solder resist
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008138910A
Other languages
English (en)
Other versions
JP5121574B2 (ja
JP2009289849A5 (ja
Inventor
Takayuki Yamamoto
貴之 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2008138910A priority Critical patent/JP5121574B2/ja
Priority to US12/471,802 priority patent/US8212151B2/en
Publication of JP2009289849A publication Critical patent/JP2009289849A/ja
Publication of JP2009289849A5 publication Critical patent/JP2009289849A5/ja
Application granted granted Critical
Publication of JP5121574B2 publication Critical patent/JP5121574B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0263—Details about a collection of particles
    • H05K2201/0266—Size distribution
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0753—Insulation
    • H05K2201/0769—Anti metal-migration, e.g. avoiding tin whisker growth
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/285—Permanent coating compositions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】フィラーを含有する本来の目的を十分に果たしつつ、マイグレーションの進行を防止することが可能な配線基板及び半導体パッケージを提供することを目的とする。
【解決手段】絶縁層と、前記絶縁層上に形成された配線と、前記配線の少なくとも一部を覆うように前記絶縁層上に形成されたソルダーレジスト層と、を有し、前記ソルダーレジスト層が複数の層から構成されている配線基板であって、前記複数の層は粒径の異なるフィラーを含有し、前記複数の層を構成する最内層の層厚は前記配線の層厚よりも厚く、前記最内層に含有される前記フィラーの粒径は、隣接する前記配線同士の最短間隔よりも小さいことを特徴とする。
【選択図】図５

Description

本発明は、配線基板及び半導体パッケージに関し、特に、複数の層から構成されているソルダーレジスト層を有する配線基板及び半導体パッケージに関する。
例えば、ビルドアップ配線を有する配線基板上に半導体チップを搭載した半導体パッケージにおいて、配線基板の最外層にはソルダーレジスト層が形成されている。ソルダーレジスト層には、感光性を有するフォトソルダーレジスト材料を用いることが一般的である。又、ソルダーレジスト層は、十分な厚さの層を形成するために二層構造とするのが一般的である。
図１は、従来の半導体パッケージを部分的に例示する断面図である。図１を参照するに、半導体パッケージ２００は、配線基板１００と、半導体チップ２１０と、アンダーフィル樹脂２２０とを有する。配線基板１００は、絶縁層１３０と、配線１４０と、ソルダーレジスト層１５０と、金属層１６０とを有する。ソルダーレジスト層１５０は内層１５０ａと外層１５０ｂとの二層から構成されている。ソルダーレジスト層１５０を構成する内層１５０ａ及び外層１５０ｂはフィラー１７０を含有している。
配線基板１００において、絶縁層１３０上には配線１４０が形成され、更に、配線１４０の一部を露出する開口部１５０ｘを有するソルダーレジスト層１５０が形成されている。ソルダーレジスト層１５０の開口部１５０ｘには、金属層１６０が形成されている。金属層１６０は、配線１４０と電気的に接続されている。
半導体チップ２１０は、ボール状端子２１０ａを有する。半導体チップ２１０は、シリコン等からなる薄板化された半導体基板（図示せず）上に半導体集積回路（図示せず）や電極パッド（図示せず）が形成され、電極パッド（図示せず）上には電極となるボール状端子２１０ａが形成されたものである。半導体チップ２１０のボール状端子２１０ａは、配線基板１００の金属層１６０と電気的に接続されている。半導体チップ２１０とソルダーレジスト層１５０との間にはアンダーフィル樹脂２２０が充填されている。
図２は、図１に示す半導体パッケージを部分的に例示する断面図である。図２において、図１と同一部品については、同一符号を付し、その説明は省略する場合がある。Ｐ１は配線１４０の最短間隔を示している。φ１はフィラー１７０の粒径を示している。なお、粒径とは最大粒径を指す。すなわち、粒径とはフィラーの寸法のうち最も長い部分を指す。例えば、フィラーが球形であれば直径、フィラーの断面が楕円形の場合には長径のことを意味する。又、複数のフィラーが存在する場合には、その中の最大粒径を指す。
ソルダーレジスト層１５０を構成する内層１５０ａ及び外層１５０ｂは、粒径φ１のフィラー１７０を含有している。フィラー１７０は、ソルダーレジスト層１５０の粘度の適正化、印刷性の向上、耐水性の向上、クラック発生の防止等を目的としてソルダーレジスト層１５０に含有されている。フィラー１７０の粒径φ１は、配線１４０の最短間隔Ｐ１よりも小さい。フィラー１７０の粒径φ１は、例えば、２０μｍであり、配線１４０の最短間隔Ｐ１は、例えば、３０μｍである（例えば、特許文献１参照）。
特開２０００−３１６２８号公報
しかしながら、半導体パッケージ２００の小型化、薄型化が進むにつれて、配線１４０のピッチは狭くなりつつある。図３は、図２に示す配線のピッチが狭くなった様子を例示する断面図である。図３において、図２と同一部品については、同一符号を付し、その説明は省略する場合がある。Ｐ２は配線１４０の最短間隔を示している。
配線１４０の狭ピッチ化が進むと、図３に示すように、フィラー１７０の粒径φ１は、相対的に配線１４０の最短間隔Ｐ２よりも大きくなるため、フィラー１７０が隣接する配線１４０に接する位置に存在する場合があり得る。
ところで、ソルダーレジスト層１５０に外部から水分が浸入する場合があるが、そのような状態で半導体パッケージ２００を構成する配線基板１００に電圧が印加されると、配線１４０を構成するＣｕ等の金属がイオン化して再結晶化する所謂マイグレーションが発生する場合がある。
水分は、フィラー１７０と内層１５０ａとの界面から内層１５０ａに浸入しやすいため、図３に示すようにフィラー１７０が隣接する配線１４０に接する位置に存在すると、マイグレーションが発生した場合に配線１４０を構成するＣｕ等の金属のイオン化が加速される。イオン化した金属は、フィラー１７０と内層１５０ａとの界面に沿って内層１５０ａを容易に移動して再結晶化するため、隣接する配線１４０間の絶縁抵抗が急激に低下し、隣接する配線１４０は電気的に短絡するに到る。
このように、従来の半導体パッケージ２００を構成する配線基板１００において、ソルダーレジスト層１５０に含有されるフィラー１７０の粒径φ１は、ソルダーレジスト層１５０に覆われた配線１４０の最短間隔Ｐ２よりも大きい場合がある。このため、フィラー１７０の存在に起因してマイグレーションが進行するという問題があった。
又、上記問題を解決するために、ソルダーレジスト層１５０に含有されるフィラー１７０の粒径φ１を配線１４０の最短間隔Ｐ２よりも小さくすると、ソルダーレジスト層１５０の粘度の適正化、印刷性の向上、耐水性の向上、クラック発生の防止等のフィラー１７０を含有する本来の目的を十分に果たせなくなるという問題があった。
本発明は、上記に鑑みてなされたもので、フィラーを含有する本来の目的を十分に果たしつつ、マイグレーションの進行を防止することが可能な配線基板及び半導体パッケージを提供することを目的とする。
上記目的を達成するため、第１の発明は、絶縁層と、前記絶縁層上に形成された配線と、前記配線の少なくとも一部を覆うように前記絶縁層上に形成されたソルダーレジスト層と、を有し、前記ソルダーレジスト層が複数の層から構成されている配線基板であって、前記複数の層は粒径の異なるフィラーを含有し、前記複数の層を構成する最内層の層厚は前記配線の層厚よりも厚く、前記最内層に含有される前記フィラーの粒径は、隣接する前記配線同士の最短間隔よりも小さいことを特徴とする。
第２の発明は、絶縁層と、前記絶縁層上に形成された配線と、前記配線の少なくとも一部を覆うように前記絶縁層上に形成されたソルダーレジスト層と、を有し、前記ソルダーレジスト層が複数の層から構成されている配線基板であって、前記複数の層を構成する最内層の層厚は前記配線の層厚よりも厚く、前記最内層はフィラーを含有していないことを特徴とする。
第３の発明は、請求項１乃至５の何れか一項記載の配線基板と、半導体チップとを有する半導体パッケージであって、前記半導体チップは、前記配線基板の前記配線の前記ソルダーレジストから露出する部分と電気的に接続されていることを特徴とする。
第４の発明は、絶縁層と、前記絶縁層上に形成された配線と、前記配線の少なくとも一部を覆うように前記絶縁層上に形成されたソルダーレジスト層と、を有し、前記ソルダーレジスト層が複数の層から構成されている半導体パッケージであって、前記複数の層は粒径の異なるフィラーを含有し、前記複数の層を構成する最内層の層厚は前記配線の層厚よりも厚く、前記最内層に含有される前記フィラーの粒径は、隣接する前記配線同士の最短間隔よりも小さいことを特徴とする。
本発明によれば、フィラーを含有する本来の目的を十分に果たしつつ、マイグレーションの進行を防止することが可能な配線基板及び半導体パッケージを提供することができる。
以下、図面を参照して、本発明を実施するための最良の形態の説明を行う。
〈第１の実施の形態〉
第１の実施の形態では、本発明を多層配線層（ビルドアップ配線層）を有する配線基板に適用する例を示す。図４は、本発明の第１の実施の形態に係るビルドアップ配線層を有する配線基板を例示する断面図である。図４を参照するに、配線基板１０は、第１絶縁層１３ａと、第２絶縁層１３ｂと、第３絶縁層１３ｃと、配線１４ａと、配線１４ｂと、配線１４ｃと、配線１４ｄと、ソルダーレジスト層１５と、金属層１６とを有するビルドアップ配線層を備えた配線基板である。
配線基板１０において、最下層である配線層（以下、「第１配線層」とする）には、配線１４ａが形成されている。配線１４ａを覆うように第１絶縁層１３ａが形成され、第１絶縁層１３ａ上には配線１４ｂが形成されている。更に、配線１４ｂを覆うように第２絶縁層１３ｂが形成され、第２絶縁層１３ｂ上には配線１４ｃが形成されている。更に、配線１４ｃを覆うように第３絶縁層１３ｃが形成され、第３絶縁層１３ｃ上には配線１４ｄ形成されている。配線１４ａは第１絶縁層１３ａから露出しており、マザーボード等と接続される電極パッドとして機能する。
配線１４ａと配線１４ｂとは、第１絶縁層１３ａに形成された第１ビアホール１３ｘを介して電気的に接続されている。又、配線１４ｂと配線１４ｃとは、第２絶縁層１３ｂに形成された第２ビアホール１３ｙを介して電気的に接続されている。又、配線１４ｃと配線１４ｄとは、第３絶縁層１３ｃに形成された第３ビアホール１３ｚを介して電気的に接続されている。
配線１４ｄを覆うように、開口部１５ｘを有するソルダーレジスト層１５が形成されている。ソルダーレジスト層１５は、フィラー１７ａを含有する内層１５ａ及びフィラー１７ｂを含有する外層１５ｂから構成されている。ソルダーレジスト層１５の開口部１５ｘ内の配線１４ｄ上には、金属層１６が形成されている。金属層１６は、例えば、ソルダーレジスト層１５の開口部１５ｘ内の配線１４ｄ上にＮｉめっき層とＡｕめっき層をこの順に積層したＮｉ／Ａｕめっき層等とすることができる。
金属層１６が形成されている面は、半導体チップが実装される半導体チップ実装面となる。ソルダーレジスト層１５の開口部１５ｘ内に露出する金属層１６は、電極パッドとして機能し、半導体チップの対応する電極と電気的に接続される。
図５は、図４に示す配線基板を部分的に例示する断面図である。図５において、図４と同一部品については、同一符号を付し、その説明は省略する場合がある。φ２はフィラー１７ａの粒径を示している。φ３はフィラー１７ｂの粒径を示している。Ｐ３は配線１４ｄの最短間隔を示している。Ｔ１は内層１５ａの上面から配線１４ｄの上面までの厚さを示している。
なお、本発明でいう粒径とは最大粒径を指す。すなわち、粒径とはフィラーの寸法のうち最も長い部分を指す。例えば、フィラーが球形であれば直径、フィラーの断面が楕円形の場合には長径のことを意味する。又、複数のフィラーが存在する場合には、その中の最大粒径を指す。
ソルダーレジスト層１５を構成する内層１５ａは、粒径φ２のフィラー１７ａを含有している。フィラー１７ａは、凝集して全体的に球形等をなす所謂二次凝集物を形成し、実質的に粒径が大きくなる場合があるが、本発明では、係る二次凝集物は予め除去されているため、ソルダーレジスト層１５を構成する内層１５ａは、フィラー１７ａの二次凝集物を含有していない。厚さＴ１は、フィラー１７ａの粒径φ２よりも厚くすることが好ましい。
ソルダーレジスト層１５を構成する外層１５ｂは、粒径φ３のフィラー１７ｂを含有している。フィラー１７ａ及び１７ｂは、ソルダーレジスト層１５の粘度の適正化、印刷性の向上、耐水性の向上、クラック発生の防止等を目的としてソルダーレジスト層１５を構成する内層１５ａ及び外層１５ｂに含有されている。
フィラー１７ａの粒径φ２は、配線１４ｄの最短間隔Ｐ３よりも小さい。フィラー１７ｂの粒径φ３は、配線１４ｄの最短間隔Ｐ３にかかわらず任意で良いが、ソルダーレジスト層１５の粘度の適正化、印刷性の向上、耐水性の向上、クラック発生の防止等の目的を考慮すれば、従来の半導体パッケージ２００を構成する配線基板１００におけるフィラー１７０の粒径φ１（図２参照）と同程度であることが好ましい。
例えば、配線１４ｄの最短間隔Ｐ３が８μｍであるとすれば、フィラー１７ａの粒径φ２は最短間隔Ｐ３＝８μｍよりも小さくする必要があり、例えば、６μｍ以下とすることができる。フィラー１７ｂの粒径φ３は従来の半導体パッケージ２００を構成する配線基板１００におけるフィラー１７０の粒径φ１と同程度で、例えば、２０μｍとすることができる。
なお、ソルダーレジスト層１５を構成する内層１５ａは、フィラー１７ａを含有しなくても構わない。その場合には、ソルダーレジスト層１５の粘度の適正化、印刷性の向上、耐水性の向上、クラック発生の防止等の目的は、フィラー１７ｂを含有する外層１５ｂにより達成することができる。
ソルダーレジスト層１５を構成する内層１５ａ及び外層１５ｂとしては、例えば、エポキシ系樹脂やイミド系樹脂等を含む感光性樹脂組成物を用いることができる。更に揮発性の溶媒を含有させても構わない。フィラー１７ａ及び１７ｂとしては、例えば、酸化珪素、酸化チタン、酸化アルミニウム、窒化アルミニウム、炭化珪素、チタン酸カルシウム、ゼオライト等の無機化合物、又は、有機化合物等を用いることができる。
フィラー１７ａとフィラー１７ｂとは同一の材料で構成しても構わないし、異なる材料で構成しても構わない。内層１５ａに含有されるフィラー１７ａの量と、外層１５ｂに含有されるフィラー１７ｂの量とは略同一であっても構わないし、異なる量であっても構わない。ここでいう量とは、例えば、内層１５ａ又は外層１５ｂを構成する感光性樹脂組成物の重量に対するフィラー１７ａ又はフィラー１７ｂの重量（重量％）等である。
このように、ソルダーレジスト層１５を内層１５ａ及び外層１５ｂから構成する。そして、内層１５ａは配線１４ｄの最短間隔Ｐ３よりも粒径φ２の小さいフィラー１７ａを含有し、外層１５ｂは従来の半導体パッケージ２００を構成する配線基板１００の場合と同程度の粒径φ３のフィラー１７ｂを含有する。その結果、ソルダーレジスト層１５を構成する内層１５ａに外部から水分が浸入した状態で配線基板１０に電圧が印加され、何らかの要因で配線１４ｄを構成するＣｕ等の金属がイオン化して再結晶化する所謂マイグレーションが発生しても、マイグレーションの進行を防止することができる。それと同時に、ソルダーレジスト層１５の粘度の適正化、印刷性の向上、耐水性の向上、クラック発生の防止等の目的も達成することができる。
より詳しく説明すれば、水分がフィラー１７ａと内層１５ａとの界面から内層１５ａに浸入しても、図５に示すようにフィラー１７ａは隣接する配線１４ｄに接することが無いため、配線１４ｄを構成するＣｕ等の金属のイオン化が加速されることはない。
従って、イオン化した金属が、フィラー１７ａと内層１５ａとの界面に沿って内層１５ａを移動して再結晶化することもない。よって、隣接する配線１４ｄ間の絶縁抵抗は正常な値を維持し、隣接する配線１４ｄが電気的に短絡することはなく、マイグレーションの進行を防止することができる。
続いて、配線基板１０の製造方法について説明する。図６〜図１８は、本発明の第１の実施の形態に係る配線基板の製造工程を例示する図である。図６〜図１８において、図４及び図５と同一部品については、同一符号を付し、その説明は省略する場合がある。
始めに、図６に示す工程では、支持体１１を用意する。本実施形態では支持体１１として銅箔を用いる。銅箔の厚さは、例えば、３５〜１００μｍとすることができる。次いで、図７に示す工程では、支持体１１上に、レジスト膜１２を形成する。レジスト膜１２としては、例えば、ドライフィルム等を用いることができる。
次いで、図８に示す工程では、レジスト膜１２に対してパターニング処理を行い、配線１４ａの形成位置に対応する部分に開口部１２ｘを形成する。なお、ドライフィルム状のレジスト膜１２に対して予め開口部１２ｘを形成しておき、開口部１２ｘが形成されたレジスト膜１２を支持体１１に配設してもよい。
次いで、図９に示す工程では、支持体１１をめっき給電層に利用する電解めっき法等により、支持体１１上の第１配線層に配線１４ａを形成する。配線１４ａは、レジスト膜１２に形成された開口部１２ｘ内に形成されており、表面めっき層１８及びパッド本体１９から構成されている。
表面めっき層１８は、例えば、Ａｕ膜，Ｐｄ膜，Ｎｉ膜をこの順番で順次積層した構造を有している。よって、配線１４ａを形成するには、先ずＡｕ膜，Ｐｄ膜，Ｎｉ膜を順にめっきすることにより表面めっき層１８を形成し、続いて、表面めっき層１８上にＣｕ等からなるパッド本体１９をめっきにより形成する。次いで、図１０に示す工程では、図９に示すレジスト膜１２を除去する。
次いで、図１１に示す工程では、支持体１１に配線１４ａを被覆する第１絶縁層１３ａを形成する。第１絶縁層１３ａの材料としては、エポキシ系樹脂、ポリイミド系樹脂などの樹脂材を用いることができる。第１絶縁層１３ａの形成方法の一例としては、支持体１１に樹脂フィルムをラミネートした後に、樹脂フィルムをプレス（押圧）し、その後、１９０℃程度の温度で熱処理して硬化させることにより第１絶縁層１３ａを得ることができる。
次いで、図１２に示す工程では、支持体１１に形成された第１絶縁層１３ａに、配線１４ａが露出するようにレーザ加工法等を用いて第１ビアホール１３ｘを形成する。なお、第１絶縁層１３ａとして感光性樹脂膜を用い、フォトリソグラフィによりパターニングして第１ビアホール１３ｘを形成する方法を用いてもよいし、スクリーン印刷により開口部が設けられた樹脂膜をパターニングして第１ビアホール１３ｘを形成する方法を用いてもよい。
次いで、図１３に示す工程では、第１絶縁層１３ａ上に、第１配線層である配線１４ａに第１ビアホール１３ｘを介して接続される配線１４ｂを形成する。配線１４ｂとしては、例えば、銅（Ｃｕ）等を用いることができる。配線１４ｂは、例えば、セミアディティブ法により形成される。
配線１４ｂを、セミアディティブ法により形成する例を、より詳しく説明すると、先ず、無電解めっき法又はスパッタ法により、第１ビアホール１３ｘ内及び第１絶縁層１３ａの上にＣｕシード層（図示せず）を形成した後に、配線１４ｂに対応する開口部を備えたレジスト膜（図示せず）を形成する。次いで、Ｃｕシード層をめっき給電層に利用した電解めっき法により、レジスト膜の開口部にＣｕ層パターン（図示せず）を形成する。
続いて、レジスト膜を除去した後に、Ｃｕ層パターンをマスクにしてＣｕシード層をエッチングすることにより、配線１４ｂを得る。なお、配線１４ｂの形成方法としては、上述したセミアディティブ法の他にサブトラクティブ法などの各種の配線形成方法を用いることができる。
次いで、図１４に示す工程では、上記と同様な工程を繰り返すことにより、第１配線層〜第４配線層（配線１４ａ〜１４ｄ）及び絶縁層１３ａ〜１３ｃを積層する。すなわち、支持体１１に第２配線層の配線１４ｂを被覆する第２絶縁層１３ｂを形成した後に、配線１４ｂ上の第２絶縁層１３ｂの部分に第２ビアホール１３ｙを形成する。
更に、第２絶縁層１３ｂ上に、第２ビアホール１３ｙを介して配線１４ｂに接続される第３配線層である配線１４ｃを形成する。配線１４ｃとしては、例えば、銅（Ｃｕ）等を用いることができる。配線１４ｃは、例えば、セミアディティブ法により形成される。
更に、配線１４ｃを被覆する第３絶縁層１３ｃを形成した後に、配線１４ｃ上の第３絶縁層１３ｃの部分に第３ビアホール１３ｚを形成する。更に、第３絶縁層１３ｃ上に、第３ビアホール１３ｚを介して配線１４ｃに接続される第４配線層である配線１４ｄを形成する。配線１４ｄとしては、例えば、銅（Ｃｕ）等を用いることができる。配線１４ｄは、例えば、セミアディティブ法により形成される。
このようにして、支持体１１上の第１配線層の上に所定のビルドアップ配線層が形成される。本実施例では、４層のビルドアップ配線層（第１配線層〜第４配線層）を形成したが、ｎ層（ｎは１以上の整数）のビルドアップ配線層を形成してもよい。
次いで、図１５に示す工程では、配線１４ｄを被覆するように第３絶縁層１３ｃ上に、粒径がφ２であるフィラー１７ａを含有するソルダーレジストを塗布しソルダーレジスト層１５を構成する内層１５ａを形成する。内層１５ａとしては、例えば、エポキシ系樹脂やイミド系樹脂等を含む感光性樹脂組成物を用いることができる。更に揮発性の溶媒を含有させても構わない。フィラー１７ａとしては、例えば、酸化珪素、酸化チタン、酸化アルミニウム、窒化アルミニウム、炭化珪素、チタン酸カルシウム、ゼオライト等の無機化合物、又は、有機化合物等を用いることができる。
次いで、図１６に示す工程では、内層１５ａ上に、粒径がφ３であるフィラー１７ｂを含有するソルダーレジスト１５ｂを塗布しソルダーレジスト層１５を構成する外層１５ｂを形成する。外層１５ｂとしては、例えば、エポキシ系樹脂やイミド系樹脂等を含む感光性樹脂組成物を用いることができる。
更に揮発性の溶媒を含有させても構わない。フィラー１７ｂとしては、例えば、酸化珪素、酸化チタン、酸化アルミニウム、窒化アルミニウム、炭化珪素、チタン酸カルシウム、ゼオライト等の無機化合物、又は、有機化合物等を用いることができる。これで、内層１５ａ及び外層１５ｂから構成されるソルダーレジスト層１５が形成される。
次いで、図１７に示す工程では、ソルダーレジスト層１５を露光、現像することで開口部１５ｘを形成する。これにより、配線１４ｄは、ソルダーレジスト層１５の開口部１５ｘ内に露出する。次いで、図１８に示す工程では、ソルダーレジスト層１５の開口部１５ｘ内の配線１４ｄ上に金属層１６を形成する。金属層１６は、例えば、ソルダーレジスト層１５の開口部１５ｘ内の配線１４ｄ上にＮｉめっき層とＡｕめっき層をこの順に積層したＮｉ／Ａｕめっき層等とすることができる。金属層１６は、半導体チップ等と接続される電極パッドとして機能する。
次いで、図１８に示す支持体１１を除去することで、図４に示す本発明の第１の実施の形態に係る配線基板１０が製造される。支持体１１の除去は、塩化第二鉄水溶液、塩化第二銅水溶液又は過硫酸アンモニウム水溶液などを用いたウエットエッチングにより行うことができる。この際、配線１４ａは、最表面に表面めっき層１８が形成されているため、配線１４ａに対し、支持体１１を選択的にエッチングして除去することができる。これにより、配線１４ａは第１絶縁層１３ａから露出され、マザーボード等と接続される電極パッドとして機能する。
続いて、ＨＡＳＴ試験を実施し、ソルダーレジスト層に配線の最短間隔よりも粒径の小さいフィラー（図５のフィラー１７ａに相当）を含有する場合と、配線の最短間隔よりも粒径の大きいフィラー（図５のフィラー１７ｂに相当）を含有する場合とでマイグレーションの進行が異なるか否かを確認する実験を行った。
始めに、表１に示す４種類の評価用サンプル１〜４を各１０個ずつ用意した。表１に示す評価用サンプル１〜４は、基板上に所定の櫛型パターンを有する配線を形成し、所定の粒径のフィラーを含有する感光性樹脂組成物で被覆したものである。評価用サンプル１〜４において、配線はＣｕから構成されており、所定の配線の間隔（図５のＰ３に相当）は８μｍ、配線の幅は８μｍ、配線の厚さは１２μｍである。
感光性樹脂組成物としては、感光性樹脂組成物Ａと、感光性樹脂組成物Ａよりも絶縁性の高い感光性樹脂組成物Ｂの２種類を用意した。感光性樹脂組成物Ａ及び感光性樹脂組成物Ｂは、ともにエポキシ系樹脂である。感光性樹脂組成物の厚さは１５μｍとした。表１において、フィラーの粒径「大」は、フィラーの粒径が配線の間隔よりも大きいことを意味し、フィラーの粒径「小」は、フィラーの粒径が配線の間隔よりも小さいことを意味する。
すなわち、評価用サンプル１は、配線の間隔よりも大きい粒径のフィラーを含有する感光性樹脂組成物Ａにより、配線を被覆したものである。評価用サンプル２は、配線の間隔よりも小さい粒径のフィラーを含有する感光性樹脂組成物Ａにより、配線を被覆したものである。
評価用サンプル３は、配線の間隔よりも大きい粒径のフィラーを含有する感光性樹脂組成物Ｂにより、配線を被覆したものである。評価用サンプル４は、配線の間隔よりも小さい粒径のフィラーを含有する感光性樹脂組成物Ｂにより、配線を被覆したものである。
次いで、ＨＡＳＴ試験（高加速高温高湿試験）を行った。試験条件は１３０℃、８５％ＲＨ、５Ｖ印加である。評価用サンプル１〜４について、試験開始から５０、１００、１５０、２００、３００時間後に、隣接する配線間に流れる電流を確認した。図１９は、ＨＡＳＴ試験の結果を例示する図である。
図１９において、横軸は評価時間（ｈｒ）、縦軸は電流（Ａ）である。電流（Ａ）は配線間の抵抗値（Ω）から計算されたものであり、絶縁性の劣化具合を数値化したものである。前述のように、表１に示す４種類の評価用サンプル１〜４は各１０個ずつ用意されており、図１９は、評価用サンプル１〜４について各１０個のデータを各評価時間に測定しプロットしたものである。
図１９に示すように、評価用サンプル１と評価用サンプル２とを比較すると、評価用サンプル２は、評価時間が経過しても電流がほとんど変化しないことがわかる。同様に、評価用サンプル３と評価用サンプル４とを比較すると、評価用サンプル４は、評価時間が経過しても電流がほとんど変化しないことがわかる。
すなわち、同じ感光性樹脂組成物を使用しても、配線の間隔よりも小さい粒径のフィラーを含有することにより、マイグレーションの進行を防止できることが確認された。なお、評価用サンプル１と評価用サンプル３とを比較すると、評価用サンプル３の方が、評価時間が経過しても電流の変化が小さい。これは、感光性樹脂組成物Ｂは感光性樹脂組成物Ａよりも樹脂自体の絶縁性が高いためと考えられる。
図２０は、ＨＡＳＴ試験後の評価用サンプルの外観を例示する図である。図２０において、１４ｅは配線を、１７ｃは配線１４ｅの間隔よりも小さい粒径のフィラーを、１７ｄは配線１４ｅの間隔よりも大きい粒径のフィラーを示している。図２０（ａ）は、評価用サンプル１の評価時間３００時間後の外観を示しており、図２０（ｂ）は、評価用サンプル２の評価時間３００時間後の外観を示している。
図２０（ａ）及び図２０（ｂ）において、上側は平面図であり下側は断面図である。図２０（ａ）に示すように、感光性樹脂組成物が配線１４ｅの間隔よりも大きい粒径のフィラー１７ｄを含有する場合には、配線１４ｅよりイオン化したＣｕがフィラー１７ｄの周囲で再結晶化している。そのため、配線１４ｅ間の距離が擬似的に狭くなり絶縁劣化に到る。
図２０（ｂ）に示すように、感光性樹脂組成物が配線１４ｅの間隔よりも小さい粒径のフィラー１７ｃを含有する場合には、図２０（ａ）に示すような再結晶化は確認できない。そのため、配線１４ｅ間の距離が擬似的に狭くなることはなく絶縁劣化には到らない。このように図２０からも、同じ感光性樹脂組成物を使用しても、配線の間隔よりも小さい粒径のフィラーを含有することにより、マイグレーションの進行を防止できることが確認された。
本発明の第１の実施の形態に係る配線基板１０によれば、ソルダーレジスト層１５を内層１５ａ及び外層１５ｂから構成する。そして、内層１５ａは配線１４ｄの最短間隔Ｐ３よりも粒径φ２の小さいフィラー１７ａを含有する。その結果、ソルダーレジスト層１５を構成する内層１５ａに外部から水分が浸入した状態で配線基板１０に電圧が印加され、何らかの要因で配線１４ｄを構成するＣｕ等の金属がイオン化して再結晶化する所謂マイグレーションが発生しても、マイグレーションの進行を防止することができる。
又、外層１５ｂは従来の半導体パッケージ２００を構成する配線基板１００の場合と同程度の粒径φ３のフィラー１７ｂを含有する。その結果、ソルダーレジスト層１５の粘度の適正化、印刷性の向上、耐水性の向上、クラック発生の防止等の目的も達成することができる。
〈第２の実施の形態〉
第２の実施の形態では、本発明をビルドアップ配線層を有する配線基板を備えた半導体パッケージに適用する例を示す。図２１は、本発明の第２の実施の形態に係る半導体パッケージを例示する断面図である。図２１において、図４と同一部品については、同一符号を付し、その説明は省略する場合がある。図２１を参照するに、半導体パッケージ２０は、図４に示す配線基板１０と、半導体チップ２１と、アンダーフィル樹脂２２とを有する。配線基板１０の金属層１６上には、はんだペースト塗布等によりプレソルダ２３が形成されている。金属層１６とプレソルダ２３とは、電気的に接続されている。
半導体チップ２１は、シリコン等からなる薄板化された半導体基板（図示せず）上に半導体集積回路（図示せず）や電極パッド（図示せず）が形成され、電極パッド（図示せず）上には電極となるボール状端子２１ａが形成されたものである。半導体チップ２１のボール状端子２１ａは、プレソルダ２３と電気的に接続されている。半導体チップ２１とソルダーレジスト層１５との間にはアンダーフィル樹脂２２が充填されている。
なお、半導体チップ２１のボール状端子２１ａが、はんだから構成されている場合には、半導体チップ２１の実装時に、ボール状端子２１ａ及びプレソルダ２３は溶融し合金となり、一つのバンプが形成される。
図２２は、本発明の第２の実施の形態に係る半導体パッケージの製造工程を例示する図である。図２２において、図２１と同一部品については、同一符号を付し、その説明は省略する場合がある。
始めに、図４に示す配線基板１０を用意し、金属層１６上に、プレソルダ２３を形成する。プレソルダ２３は、金属層１６に、はんだペーストを塗布しリフロー処理することにより得られる。又、金属層１６に、はんだボールを実装しても構わない。次いで、図２２に示すように、半導体チップ２１のボール状端子２１ａと配線基板１０の金属層１６上に形成されたプレソルダ２３とを電気的に接続する。
半導体チップ２１のボール状端子２１ａと配線基板１０の金属層１６上に形成されたプレソルダ２３との電気的な接続は、例えば、２３０℃に加熱し、はんだを融解させることにより行う。なお、半導体チップ２１のボール状端子２１ａが、はんだから構成されている場合には、ボール状端子２１ａ及びプレソルダ２３は溶融し合金となり、一つのバンプが形成される。次いで、半導体チップ２１とソルダーレジスト層１５との間にアンダーフィル樹脂２２を充填することにより、図２１に示す半導体パッケージ２０が完成する。
本発明の第２の実施の形態に係る半導体パッケージ２０によれば、本発明の第１の実施の形態に係る配線基板１０を用いて半導体パッケージを構成するため、本発明の第１の実施の形態と同様の効果を奏する。
又、ソルダーレジスト層１５を構成する外層１５ｂは、従来の半導体パッケージ２００を構成する配線基板１００の場合と同程度の粒径φ３のフィラー１７ｂを含有する。その結果、フィラー１７ｂの一部がソルダーレジスト層１５を構成する外層１５ｂの表面に突出するため、アンダーフィル樹脂２２との密着性を維持することができる。
〈第３の実施の形態〉
第３の実施の形態では、本発明を平面視した状態で半導体チップと略同じ大きさとされたチップサイズの半導体パッケージ（所謂チップサイズパッケージ：ＣＳＰ）に適用する例を示す。図２３は、本発明の第３の実施の形態に係る半導体パッケージを例示する断面図である。図２３を参照するに、半導体パッケージ３０は、半導体チップ３１と、内部接続端子３２と、絶縁層３３と、配線３４と、ソルダーレジスト層３６と、外部接続端子３７とを有する。
図２４は、本発明の第３の実施の形態に係る半導体パッケージが形成される半導体基板の平面図である。図２４において、５１は半導体基板、Ｃはダイサーが半導体基板５１を切断する位置（以下、「基板切断位置Ｃ」とする）を示しており、半導体基板５１は、複数の半導体パッケージ形成領域Ａと、複数の半導体パッケージ形成領域Ａを分離する、基板切断位置Ｃを含むスクライブ領域Ｂとを有する。複数の半導体パッケージ形成領域Ａは、半導体パッケージ３０が形成される領域である。半導体基板５１は、薄板化され、かつ基板切断位置Ｃにおいて切断されることにより、図２３に示す半導体基板４１となる基板である。
図２３において、半導体チップ３１は、半導体基板４１と、半導体集積回路４２と、複数の電極パッド４３と、保護膜４４とを有する。半導体基板４１は、半導体集積回路４２を形成するための基板である。半導体基板４１は、薄板化されている。半導体基板４１の厚さＴ２は、例えば、１００μｍ〜３００μｍとすることができる。半導体基板４１は、例えば、薄板化されたＳｉウエハが個片化されたものである。
半導体集積回路４２は、半導体基板４１の表面側に設けられている。半導体集積回路４２は、半導体基板４１に形成された拡散層（図示せず）、半導体基板４１上に積層された絶縁層（図示せず）、及び積層された絶縁層に設けられたビア（図示せず）及び配線等（図示せず）から構成されている。
電極パッド４３は、半導体集積回路４２上に複数設けられている。電極パッド４３は、半導体集積回路４２に設けられた配線（図示せず）と電気的に接続されている。電極パッド４３の材料としては、例えば、Ａｌ等を用いることができる。
保護膜４４は、半導体集積回路４２上に設けられている。保護膜４４は、半導体集積回路４２を保護するための膜であり、パッシベーション膜と呼ばれる場合もある。保護膜４４としては、例えば、ＳｉＮ膜、ＰＳＧ膜等を用いることができる。又、ＳｉＮ膜やＰＳＧ膜等からなる層に、更にポリイミド等からなる層を積層しても構わない。
内部接続端子３２は、電極パッド４３上に設けられている。内部接続端子３２は、半導体集積回路４２と配線３４とを電気的に接続するためのものである。内部接続端子３２の高さＨ１は、例えば、１０μｍ〜６０μｍとすることができる。内部接続端子３２としては、例えば、Ａｕバンプ、Ａｕめっき膜、無電解めっき法により形成されたＮｉ膜とそれを覆うＡｕ膜から構成される金属膜等を用いることができる。Ａｕバンプは、例えば、ワイヤボンディング装置を用いて、ボンディングワイヤにより形成することができる。又、めっき法により形成することもできる。
絶縁層３３は、半導体チップ３１の回路形成面（主面）を保護すると共に、配線３４を形成する際のベース材となるものである。絶縁層３３は、内部接続端子３２の上面３２ａを除く内部接続端子３２及び半導体チップ３１を覆うように設けられている。内部接続端子３２の上面３２ａは、絶縁層３３から露出している。絶縁層３３の上面３３ａは、内部接続端子３２の上面３２ａと略面一とされている。
絶縁層３３としては、例えば、粘着性を有したシート状の絶縁樹脂（例えば、ＮＣＦ（Non Conductive Film））や、ペースト状の絶縁樹脂（例えば、ＮＣＰ（Non Conductive Paste））等を用いることができる。絶縁層３３の厚さＴ３は、例えば、１０μｍ〜６０μｍとすることができる。
配線３４は、いわゆる再配線と呼ばれる場合があり、電極パッド４３の位置と外部接続端子３７の位置とを異ならせるため（ファンイン及び任意の位置への端子配置をするため）に設けられる。配線３４の材料としては、例えば、Ｃｕ等を用いることができる。
配線３４は、内部接続端子３２の上面３２ａと接触するように、絶縁層３３の上面３３ａに設けられている。配線３４は、内部接続端子３２を介して半導体集積回路４２と電気的に接続されている。配線３４の厚さは、例えば、１２μｍとすることができる。
配線３４を覆うように、開口部３６ｘを有するソルダーレジスト層３６が形成されている。ソルダーレジスト層３６は、フィラー３８ａを含有する内層３６ａ及びフィラー３８ｂを含有する外層３６ｂから構成されている。ソルダーレジスト層３６の開口部３６ｘ内の配線３４上に、例えば、Ｎｉめっき層とＡｕめっき層をこの順に積層したＮｉ／Ａｕめっき層等を形成しても良い。
外部接続端子３７は、開口部３６ｘ内に露出する配線３４上に設けられている。外部接続端子３７は、マザーボード等の実装基板（図示せず）に設けられたパッドと電気的に接続される端子である。外部接続端子３７としては、例えば、はんだバンプ等を用いることができる。外部接続端子３７の材料としては、例えば、Ｐｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金等を用いることができる。
図２５は、図２３に示す半導体パッケージを部分的に例示する断面図である。図２５において、図２３と同一部品については、同一符号を付し、その説明は省略する場合がある。φ４はフィラー３８ａの粒径を示している。φ５はフィラー３８ｂの粒径を示している。Ｐ４は配線３４の最短間隔を示している。Ｔ４は内層３６ａの上面から配線３４の上面までの厚さを示している。
ソルダーレジスト層３６を構成する内層３６ａは、粒径φ４のフィラー３８ａを含有している。フィラー３８ａは、凝集して全体的に球形等をなす所謂二次凝集物を形成し、実質的に粒径が大きくなる場合があるが、本発明では、係る二次凝集物は予め除去されているため、ソルダーレジスト層３６を構成する内層３６ａは、フィラー３８ａの二次凝集物を含有していない。厚さＴ４は、フィラー３８ａの粒径φ４よりも厚くすることが好ましい。
ソルダーレジスト層３６を構成する外層３６ｂは、粒径φ５のフィラー３８ｂを含有している。フィラー３８ａ及び３８ｂは、ソルダーレジスト層３６の粘度の適正化、印刷性の向上、耐水性の向上、クラック発生の防止等を目的としてソルダーレジスト層３６を構成する内層３６ａ及び外層３６ｂに含有されている。
フィラー３８ａの粒径φ４は、配線３４の最短間隔Ｐ４よりも小さい。フィラー３８ｂの粒径φ５は、配線３４の最短間隔Ｐ４にかかわらず任意で良いが、ソルダーレジスト層３６の粘度の適正化、印刷性の向上、耐水性の向上、クラック発生の防止等の目的を考慮すれば、従来の半導体パッケージ２００を構成する配線基板１００におけるフィラー１７０の粒径φ１（図２参照）と同程度であることが好ましい。
例えば、配線３４の最短間隔Ｐ４が８μｍであるとすれば、フィラー３８ａの粒径φ４は最短間隔Ｐ４＝８μｍよりも小さくする必要があり、例えば、６μｍ以下とすることができる。フィラー３８ｂの粒径φ５は従来の半導体パッケージ２００を構成する配線基板１００におけるフィラー１７０の粒径φ１と同程度で、例えば、２０μｍとすることができる。
なお、ソルダーレジスト層３６を構成する内層３６ａは、フィラー３８ａを含有しなくても構わない。その場合には、ソルダーレジスト層３６の粘度の適正化、印刷性の向上、耐水性の向上、クラック発生の防止等の目的は、フィラー３８ｂを含有する外層３６ｂにより達成することができる。
ソルダーレジスト層３６を構成する内層３６ａ及び外層３６ｂとしては、例えば、エポキシ系樹脂やイミド系樹脂等を含む感光性樹脂組成物を用いることができる。更に揮発性の溶媒を含有させても構わない。フィラー３８ａ及び３８ｂとしては、例えば、酸化珪素、酸化チタン、酸化アルミニウム、窒化アルミニウム、炭化珪素、チタン酸カルシウム、ゼオライト等の無機化合物、又は、有機化合物等を用いることができる。
フィラー３８ａとフィラー３８ｂとは同一の材料で構成しても構わないし、異なる材料で構成しても構わない。内層３６ａに含有されるフィラー３８ａの量と、外層３６ｂに含有されるフィラー３８ｂの量とは略同一であっても構わないし、異なる量であっても構わない。ここでいう量とは、例えば、内層３６ａ又は外層３６ｂを構成する感光性樹脂組成物の重量に対するフィラー３８ａ又はフィラー３８ｂの重量（重量％）等である。
このように、ソルダーレジスト層３６を内層３６ａ及び外層３６ｂから構成する。そして、内層３６ａは配線３４の最短間隔Ｐ４よりも粒径φ４の小さいフィラー３８ａを含有し、外層３６ｂは従来の半導体パッケージ２００を構成する配線基板１００の場合と同程度の粒径φ５のフィラー３８ｂを含有する。
その結果、ソルダーレジスト層３６を構成する内層３６ａに外部から水分が浸入した状態で半導体パッケージ３０に電圧が印加され、何らかの要因で配線３４を構成するＣｕ等の金属がイオン化して再結晶化する所謂マイグレーションが発生しても、マイグレーションの進行を防止することができる。それと同時に、ソルダーレジスト層３６の粘度の適正化、印刷性の向上、耐水性の向上、クラック発生の防止等の目的も達成することができる。
より詳しく説明すれば、水分がフィラー３８ａと内層３６ａとの界面から内層３６ａに浸入しても、図２５に示すようにフィラー３８ａは隣接する配線３４に接することが無いため、配線３４を構成するＣｕ等の金属のイオン化が加速されることはない。
従って、イオン化した金属が、フィラー３８ａと内層３６ａとの界面に沿って内層３６ａを移動して再結晶化することもない。よって、隣接する配線３４間の絶縁抵抗は正常な値を維持し、隣接する配線３４が電気的に短絡することはなく、マイグレーションの進行を防止することができる。
図２６〜図３８は、本発明の第３の実施の形態に係る半導体パッケージの製造工程を例示する図である。図２６〜図３８において、図２３に示す半導体パッケージ３０と同一構成部分には同一符号を付し、その説明を省略する場合がある。図２６〜図３８において、Ｃはダイシングブレードが半導体基板５１を切断する位置（以下、「基板切断位置Ｃ」とする）、Ａは複数の半導体パッケージ形成領域（以下、「半導体パッケージ形成領域Ａ」とする）、Ｂは複数の半導体パッケージ形成領域Ａを分離する、基板切断位置Ｃを含むスクライブ領域（以下、「スクライブ領域Ｂ」とする）を示している。
始めに、図２６に示す工程では、複数の半導体パッケージ形成領域Ａと、複数の半導体パッケージ形成領域Ａを分離する、基板切断位置Ｃを含むスクライブ領域Ｂとを有する半導体基板５１を準備する（図２４参照）。半導体基板５１は、薄板化され、かつ基板切断位置Ｃにおいて切断されることにより、先に説明した半導体基板４１（図２３参照）となるものである。半導体基板５１としては、例えば、Ｓｉウエハ等を用いることができる。半導体基板５１の厚さＴ５は、例えば、５００μｍ〜７７５μｍとすることができる。
次いで、図２７に示す工程では、半導体パッケージ形成領域Ａに対応する半導体基板５１の表面側に、周知の手法により、半導体集積回路４２、電極パッド４３、及び保護膜４４を有する半導体チップ３１を形成する。電極パッド４３の材料としては、例えば、Ａｌ等を用いることができる。保護膜４４としては、例えば、ＳｉＮ膜やＰＳＧ膜等を用いることができる。又、ＳｉＮ膜やＰＳＧ膜等からなる層に、更にポリイミド等からなる層を積層しても構わない。
次いで、図２８に示す工程では、複数の半導体パッケージ形成領域Ａに設けられた複数の電極パッド４３上にそれぞれ内部接続端子３２を形成する。内部接続端子３２としては、例えば、Ａｕバンプ、Ａｕめっき膜、無電解めっき法により形成されたＮｉ膜とＮｉ膜上に積層されるＡｕ膜から構成される金属膜等を用いることができる。Ａｕバンプは、例えば、ワイヤボンディング装置を用いて、ボンディングワイヤにより形成することができる。又、めっき法により形成することもできる。なお、図２８に示す工程で形成された複数の内部接続端子３２には、高さばらつきが存在する。
次いで、図２９に示す工程では、内部接続端子３２が設けられた側の複数の半導体チップ３１及び内部接続端子３２を覆うように絶縁層３３を形成する。絶縁層３３としては、例えば、粘着性を有したシート状の絶縁樹脂（例えば、ＮＣＦ（Non Conductive Film））や、ペースト状の絶縁樹脂（例えば、ＮＣＰ（Non Conductive Paste））等を用いることができる。絶縁層３３の厚さＴ６は、例えば、２０μｍ〜１００μｍとすることができる。
絶縁層３３として粘着性を有するシート状の絶縁樹脂を用いた場合は、図２８に示す構造体の上面側にシート状の絶縁樹脂を貼り付けることで絶縁層３３を形成する。また、絶縁層３３としてペースト状の絶縁樹脂を用いた場合は、図２８に示す構造体の上面側に印刷法によりペースト状の絶縁樹脂を形成し、その後、プリベークして絶縁樹脂を半硬化させる。この半硬化した絶縁樹脂は、接着性を有する。
次いで、図３０に示す工程では、図２９に示す構造体を加熱した状態で、絶縁層３３を絶縁層３３の上面３３ａ側から押圧する（図３０の矢印参照）。これにより、図３０に示す構造体の上面（具体的には、絶縁層３３の上面３３ａ及び内部接続端子３２の上面３２ａ）は、平坦な面になる。
又、図３０に示す構造体を加熱することにより、絶縁層３３は硬化する。押圧後の絶縁層３３の厚さＴ３は、例えば、１０μｍ〜６０μｍとすることができる。内部接続端子３２の上面３２ａに絶縁層３３を構成する材料の一部が付着している場合には、エッチング等を施し、内部接続端子３２の上面３２ａを絶縁層３３から完全に露出させる。必要に応じて、絶縁層３３の上面３３ａを粗面化しても良い。
次いで、図３１に示す工程では、絶縁層３３の上面３３ａに金属層４６を形成する。金属層４６は、後述する図３２に示す工程において、エッチングされて配線パターン３４となるものである。次いで、図３２示す工程では、金属層４６をエッチングによりパターニングして、配線３４を形成し、その後、配線パターン３４の粗化処理を行う。
具体的には、金属層４６上にパターニングされたレジスト膜を形成し、次いで、このレジスト膜をマスクとして、金属層４６をエッチングして配線パターン３４を形成する。配線パターン３４の粗化処理は、黒化処理又は粗化エッチング処理のいずれかの方法により行うことができる。上記粗化処理は、配線パターン３４の上面及び側面に形成されるソルダーレジスト層３６と配線パターン３４との密着性を向上させるためのものである。
次いで、図３３に示す工程では、配線３４を被覆するように絶縁層３３上に、粒径がφ４であるフィラー３８ａを含有するソルダーレジストを塗布しソルダーレジスト層３６を構成する内層３６ａを形成する。内層３６ａとしては、例えば、エポキシ系樹脂やイミド系樹脂等を含む感光性樹脂組成物を用いることができる。更に揮発性の溶媒を含有させても構わない。フィラー３８ａとしては、例えば、酸化珪素、酸化チタン、酸化アルミニウム、窒化アルミニウム、炭化珪素、チタン酸カルシウム、ゼオライト等の無機化合物、又は、有機化合物等を用いることができる。
次いで、図３４に示す工程では、内層３６ａ上に、粒径がφ５であるフィラー３８ｂを含有するソルダーレジストを塗布しソルダーレジスト層３６を構成する外層３６ｂを形成する。外層３６ｂとしては、例えば、エポキシ系樹脂やイミド系樹脂等を含む感光性樹脂組成物を用いることができる。更に揮発性の溶媒を含有させても構わない。
フィラー３８ｂとしては、例えば、酸化珪素、酸化チタン、酸化アルミニウム、窒化アルミニウム、炭化珪素、チタン酸カルシウム、ゼオライト等の無機化合物、又は、有機化合物等を用いることができる。これで、内層３６ａ及び外層３６ｂから構成されるソルダーレジスト層３６が形成される。
次いで、図３５に示す工程では、ソルダーレジスト層３６を露光、現像することで開口部３６ｘを形成する。これにより、配線３４は、ソルダーレジスト層３６の開口部３６ｘ内に露出する。ソルダーレジスト層３６の開口部３６ｘ内の配線３４上に、例えば、Ｎｉめっき層とＡｕめっき層をこの順に積層したＮｉ／Ａｕめっき層等を形成しても良い。
次いで、図３６に示す工程では、半導体基板５１の裏面側から半導体基板５１を研磨又は研削して、半導体基板５１を薄板化する。半導体基板５１の薄板化には、例えば、バックサイドグラインダー等を用いることができる。薄板化後の半導体基板５１の厚さＴ２は、例えば、１００μｍ〜３００μｍとすることができる。なお、図３６に示す工程は削除される場合もある。
次いで、図３７に示す工程では、開口部３６ｘ内に露出する配線３４上に外部接続端子３７を形成する。外部接続端子３７は、マザーボード等の実装基板（図示せず）に設けられたパッドと電気的に接続される端子である。外部接続端子３７としては、例えば、はんだバンプ等を用いることができる。外部接続端子３７の材料としては、例えば、Ｐｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金等を用いることができる。
これにより、複数の半導体パッケージ形成領域Ａに半導体パッケージ３０に相当する構造体が形成される。なお、図３６に示す工程と図３７に示す工程とは、順番を入れ替えても構わない。次いで、図３８に示す工程では、図３７に示す構造体のスクライブ領域Ｂに対応する半導体基板５１を基板切断位置Ｃに沿ってダイシング等により切断することで、複数の半導体パッケージ３０が製造される。
本発明の第３の実施の形態に係る半導体パッケージ３０によれば、ソルダーレジスト層３６を内層３６ａ及び外層３６ｂから構成する。そして、内層３６ａは配線３４の最短間隔Ｐ４よりも粒径φ４の小さいフィラー３８ａを含有する。その結果、ソルダーレジスト層３６を構成する内層３６ａに外部から水分が浸入した状態で半導体パッケージ３０に電圧が印加され、何らかの要因で配線３４を構成するＣｕ等の金属がイオン化して再結晶化する所謂マイグレーションが発生しても、マイグレーションの進行を防止することができる。
又、外層３６ｂは従来の半導体パッケージ２００を構成する配線基板１００の場合と同程度の粒径φ５のフィラー３８ｂを含有する。その結果、ソルダーレジスト層３６の粘度の適正化、印刷性の向上、耐水性の向上、クラック発生の防止等の目的も達成することができる。
以上、本発明の好ましい実施の形態について詳説したが、本発明は、上述した実施の形態に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。
例えば、第１の実施の形態では、本発明をビルドアップ工法により製造された支持体を有さない多層配線基板に適用する例を、第２の実施の形態では、本発明をビルドアップ工法により製造された支持体を有さない多層配線基板を有する半導体パッケージに適用する例を、第３の実施の形態では、本発明を平面視した状態で半導体チップと略同じ大きさとされたチップサイズの半導体パッケージ（所謂チップサイズパッケージ：ＣＳＰ）に適用する例を示した。しかし、本発明は、これらに限定されることなく、様々な配線基板及び半導体パッケージに適用することができる。例えば、支持体を有する多層配線基板、片面のみに配線層が形成された片面（一層）配線基板、基板の両面に配線層が形成された両面（二層）配線基板、スルービアで各配線層を接続する貫通多層配線基板、ＩＶＨ（Interstitial Via Hole）で特定の配線層を接続するＩＶＨ多層配線基板等の様々な配線基板及び前記配線基板を有する半導体パッケージに適用することができる。
又、第１の実施の形態〜第３の実施の形態では、ソルダーレジスト層を２層構成とする例を示したが、ソルダーレジスト層は３層以上から構成しても構わない。その場合、絶縁層側が最内層である。
又、第１の実施の形態においては、配線をセミアディティブ法で形成する例を示したが、配線は、セミアディティブ法の他にサブトラクティブ法等の各種の方法を用いて形成することができる。
従来の半導体パッケージを部分的に例示する断面図である。 図１に示す半導体パッケージを部分的に例示する断面図である。 図２に示す配線のピッチが狭くなった様子を例示する断面図である。 本発明の第１の実施の形態に係るビルドアップ配線層を有する配線基板を例示する断面図である。 図４に示す配線基板を部分的に例示する断面図である。 本発明の第１の実施の形態に係る配線基板の製造工程を例示する図（その１）である。 本発明の第１の実施の形態に係る配線基板の製造工程を例示する図（その２）である。 本発明の第１の実施の形態に係る配線基板の製造工程を例示する図（その３）である。 本発明の第１の実施の形態に係る配線基板の製造工程を例示する図（その４）である。 本発明の第１の実施の形態に係る配線基板の製造工程を例示する図（その５）である。 本発明の第１の実施の形態に係る配線基板の製造工程を例示する図（その６）である。 本発明の第１の実施の形態に係る配線基板の製造工程を例示する図（その７）である。 本発明の第１の実施の形態に係る配線基板の製造工程を例示する図（その８）である。 本発明の第１の実施の形態に係る配線基板の製造工程を例示する図（その９）である。 本発明の第１の実施の形態に係る配線基板の製造工程を例示する図（その１０）である。 本発明の第１の実施の形態に係る配線基板の製造工程を例示する図（その１１）である。 本発明の第１の実施の形態に係る配線基板の製造工程を例示する図（その１２）である。 本発明の第１の実施の形態に係る配線基板の製造工程を例示する図（その１３）である。 ＨＡＳＴ試験の結果を例示する図である。 ＨＡＳＴ試験後の評価用サンプルの外観を例示する図である。 本発明の第２の実施の形態に係る半導体パッケージを例示する断面図である。 本発明の第２の実施の形態に係る半導体パッケージの製造工程を例示する図である。 本発明の第３の実施の形態に係る半導体パッケージを例示する断面図である。 本発明の第３の実施の形態に係る半導体パッケージが形成される半導体基板の平面図である。 図２３に示す半導体パッケージを部分的に例示する断面図である。 本発明の第３の実施の形態に係る半導体パッケージの製造工程を例示する図（その１）である。 本発明の第３の実施の形態に係る半導体パッケージの製造工程を例示する図（その２）である。 本発明の第３の実施の形態に係る半導体パッケージの製造工程を例示する図（その３）である。 本発明の第３の実施の形態に係る半導体パッケージの製造工程を例示する図（その４）である。 本発明の第３の実施の形態に係る半導体パッケージの製造工程を例示する図（その５）である。 本発明の第３の実施の形態に係る半導体パッケージの製造工程を例示する図（その６）である。 本発明の第３の実施の形態に係る半導体パッケージの製造工程を例示する図（その７）である。 本発明の第３の実施の形態に係る半導体パッケージの製造工程を例示する図（その８）である。 本発明の第３の実施の形態に係る半導体パッケージの製造工程を例示する図（その９）である。 本発明の第３の実施の形態に係る半導体パッケージの製造工程を例示する図（その１０）である。 本発明の第３の実施の形態に係る半導体パッケージの製造工程を例示する図（その１１）である。 本発明の第３の実施の形態に係る半導体パッケージの製造工程を例示する図（その１２）である。 本発明の第３の実施の形態に係る半導体パッケージの製造工程を例示する図（その１３）である。
符号の説明
１０ 配線基板
１１ 支持体
１２ レジスト膜
１２ｘ，１５ｘ，３６ｘ 開口部
１３ａ 第１絶縁層
１３ｂ 第２絶縁層
１３ｃ 第３絶縁層
１３ｘ 第１ビアホール
１３ｙ 第２ビアホール
１３ｚ 第３ビアホール
１４ａ，１４ｂ，１４ｃ，１４ｄ，１４ｅ，３４ 配線
１５，３６ ソルダーレジスト層
１５ａ，３６ａ 内層
１５ｂ，３６ｂ 外層
１６，４６ 金属層
１７ａ，１７ｂ，１７ｃ，１７ｄ，３８ａ，３８ｂ フィラー
１８ 表面めっき層
１９ パッド本体
２０，３０ 半導体パッケージ
２１，３１ 半導体チップ
２１ａ ボール状端子
２２ アンダーフィル樹脂
２３ プレソルダ
３２ 内部接続端子
３２ａ，３３ａ 上面
３３ 絶縁層
３７ 外部接続端子
４１，５１ 半導体基板
４２ 半導体集積回路
４３ 電極パッド
４４ 保護膜
Ａ 半導体パッケージ形成領域
Ｂ スクライブ領域
Ｃ 基板切断位置
Ｈ１ 高さ
Ｐ３，Ｐ５ 最短間隔
Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６ 厚さ
φ２，φ３，φ４，φ５ 粒径

Claims (10)

  1. 絶縁層と、前記絶縁層上に形成された配線と、前記配線の少なくとも一部を覆うように前記絶縁層上に形成されたソルダーレジスト層と、を有し、
    前記ソルダーレジスト層が複数の層から構成されている配線基板であって、
    前記複数の層は粒径の異なるフィラーを含有し、前記複数の層を構成する最内層の層厚は前記配線の層厚よりも厚く、前記最内層に含有される前記フィラーの粒径は、隣接する前記配線同士の最短間隔よりも小さいことを特徴とする配線基板。
  2. 前記最内層に含有される前記フィラーの粒径は、それ以外の層に含有される前記フィラーの粒径よりも小さいことを特徴とする請求項１記載の配線基板。
  3. 前記最内層に含有される前記フィラーの量は、それ以外の層に含有される前記フィラーの量と略同一であることを特徴とする請求項１又は２記載の配線基板。
  4. 前記フィラーの二次凝集物は、前記最内層に含有されていないことを特徴とする請求項１乃至３の何れか一項記載の配線基板。
  5. 絶縁層と、前記絶縁層上に形成された配線と、前記配線の少なくとも一部を覆うように前記絶縁層上に形成されたソルダーレジスト層と、を有し、
    前記ソルダーレジスト層が複数の層から構成されている配線基板であって、
    前記複数の層を構成する最内層の層厚は前記配線の層厚よりも厚く、前記最内層はフィラーを含有していないことを特徴とする配線基板。
  6. 請求項１乃至５の何れか一項記載の配線基板と、半導体チップとを有する半導体パッケージであって、
    前記半導体チップは、前記配線基板の前記配線の前記ソルダーレジストから露出する部分と電気的に接続されていることを特徴とする半導体パッケージ。
  7. 絶縁層と、前記絶縁層上に形成された配線と、前記配線の少なくとも一部を覆うように前記絶縁層上に形成されたソルダーレジスト層と、を有し、
    前記ソルダーレジスト層が複数の層から構成されている半導体パッケージであって、
    前記複数の層は粒径の異なるフィラーを含有し、前記複数の層を構成する最内層の層厚は前記配線の層厚よりも厚く、前記最内層に含有される前記フィラーの粒径は、隣接する前記配線同士の最短間隔よりも小さいことを特徴とする半導体パッケージ。
  8. 前記最内層に含有される前記フィラーの粒径は、それ以外の層に含有される前記フィラーの粒径よりも小さいことを特徴とする請求項７記載の半導体パッケージ。
  9. 前記最内層に含有される前記フィラーの量は、それ以外の層に含有される前記フィラーの量と略同一であることを特徴とする請求項７又は８記載の半導体パッケージ。
  10. 前記フィラーの二次凝集物は、前記最内層に含有されていないことを特徴とする請求項７乃至９の何れか一項記載の半導体パッケージ。
JP2008138910A 2008-05-28 2008-05-28 配線基板及び半導体パッケージ Active JP5121574B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008138910A JP5121574B2 (ja) 2008-05-28 2008-05-28 配線基板及び半導体パッケージ
US12/471,802 US8212151B2 (en) 2008-05-28 2009-05-26 Wiring substrate and semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008138910A JP5121574B2 (ja) 2008-05-28 2008-05-28 配線基板及び半導体パッケージ

Publications (3)

Publication Number Publication Date
JP2009289849A true JP2009289849A (ja) 2009-12-10
JP2009289849A5 JP2009289849A5 (ja) 2011-03-24
JP5121574B2 JP5121574B2 (ja) 2013-01-16

Family

ID=41379545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008138910A Active JP5121574B2 (ja) 2008-05-28 2008-05-28 配線基板及び半導体パッケージ

Country Status (2)

Country Link
US (1) US8212151B2 (ja)
JP (1) JP5121574B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190107868A (ko) * 2018-03-13 2019-09-23 해남에다녀왔습니다 영농조합법인 두부장의 제조방법
JP7452040B2 (ja) 2020-01-30 2024-03-19 富士電機株式会社 半導体装置および半導体装置の製造方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5121574B2 (ja) * 2008-05-28 2013-01-16 新光電気工業株式会社 配線基板及び半導体パッケージ
KR20100065689A (ko) * 2008-12-08 2010-06-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
US20110285013A1 (en) * 2010-05-20 2011-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Controlling Solder Bump Profiles by Increasing Heights of Solder Resists
KR102007780B1 (ko) * 2012-07-31 2019-10-21 삼성전자주식회사 멀티 범프 구조의 전기적 연결부를 포함하는 반도체 소자의 제조방법
WO2014021186A1 (ja) * 2012-08-01 2014-02-06 京セラ株式会社 配線基板、それを備えた実装構造体および配線基板の製造方法
JP6081875B2 (ja) * 2013-04-28 2017-02-15 京セラ株式会社 配線基板の製造方法
JP6214930B2 (ja) * 2013-05-31 2017-10-18 スナップトラック・インコーポレーテッド 多層配線基板
US9355927B2 (en) * 2013-11-25 2016-05-31 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor packaging and manufacturing method thereof
JP6341714B2 (ja) * 2014-03-25 2018-06-13 新光電気工業株式会社 配線基板及びその製造方法
JP2015231003A (ja) * 2014-06-06 2015-12-21 イビデン株式会社 回路基板および回路基板の製造方法
CN105390434A (zh) * 2014-09-05 2016-03-09 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
US9520352B2 (en) * 2014-12-10 2016-12-13 Shinko Electric Industries Co., Ltd. Wiring board and semiconductor device
JP6608108B2 (ja) * 2015-12-25 2019-11-20 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US10957672B2 (en) * 2017-11-13 2021-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
CN109920787B (zh) * 2017-12-12 2021-05-25 中芯国际集成电路制造(北京)有限公司 互连结构的设计方法、装置及制造方法
CN111279804B (zh) * 2017-12-20 2023-10-24 住友电气工业株式会社 制造印刷电路板和层压结构的方法
KR102258616B1 (ko) 2018-01-10 2021-05-28 주식회사 엘지화학 반도체 패키지용 절연층 제조방법 및 이에 의해 형성된 반도체 패키지용 절연층
US11101195B2 (en) * 2018-09-18 2021-08-24 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method for forming the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031628A (ja) * 1998-07-16 2000-01-28 Ibiden Co Ltd プリント配線板及びその製造方法
JP2000294921A (ja) * 1999-04-01 2000-10-20 Victor Co Of Japan Ltd プリンス基板及びその製造方法
JP2002043723A (ja) * 2000-07-25 2002-02-08 Kyocera Corp 配線基板およびこれを用いた電子部品モジュール
JP2007180105A (ja) * 2005-12-27 2007-07-12 Sanyo Electric Co Ltd 回路基板、回路基板を用いた回路装置、及び回路基板の製造方法
JP2008084920A (ja) * 2006-09-26 2008-04-10 Casio Comput Co Ltd 半導体装置およびその製造方法
US20080176035A1 (en) * 2007-01-24 2008-07-24 Phoenix Precision Technology Corporation Circuit board structure and fabrication method of the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6010768A (en) * 1995-11-10 2000-01-04 Ibiden Co., Ltd. Multilayer printed circuit board, method of producing multilayer printed circuit board and resin filler
JP3346263B2 (ja) * 1997-04-11 2002-11-18 イビデン株式会社 プリント配線板及びその製造方法
JP2006165303A (ja) * 2004-12-08 2006-06-22 Shinko Electric Ind Co Ltd 半導体チップのフリップチップ接続方法およびフリップチップ接続構造およびそのフリップチップ接続構造を備えた半導体装置
JP5121574B2 (ja) * 2008-05-28 2013-01-16 新光電気工業株式会社 配線基板及び半導体パッケージ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031628A (ja) * 1998-07-16 2000-01-28 Ibiden Co Ltd プリント配線板及びその製造方法
JP2000294921A (ja) * 1999-04-01 2000-10-20 Victor Co Of Japan Ltd プリンス基板及びその製造方法
JP2002043723A (ja) * 2000-07-25 2002-02-08 Kyocera Corp 配線基板およびこれを用いた電子部品モジュール
JP2007180105A (ja) * 2005-12-27 2007-07-12 Sanyo Electric Co Ltd 回路基板、回路基板を用いた回路装置、及び回路基板の製造方法
JP2008084920A (ja) * 2006-09-26 2008-04-10 Casio Comput Co Ltd 半導体装置およびその製造方法
US20080176035A1 (en) * 2007-01-24 2008-07-24 Phoenix Precision Technology Corporation Circuit board structure and fabrication method of the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190107868A (ko) * 2018-03-13 2019-09-23 해남에다녀왔습니다 영농조합법인 두부장의 제조방법
JP7452040B2 (ja) 2020-01-30 2024-03-19 富士電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US20090296364A1 (en) 2009-12-03
JP5121574B2 (ja) 2013-01-16
US8212151B2 (en) 2012-07-03

Similar Documents

Publication Publication Date Title
JP5121574B2 (ja) 配線基板及び半導体パッケージ
US8410614B2 (en) Semiconductor device having a semiconductor element buried in an insulating layer and method of manufacturing the same
JP3953027B2 (ja) 半導体装置およびその製造方法
JP4354469B2 (ja) 半導体装置および半導体装置の製造方法
JP2005327984A (ja) 電子部品及び電子部品実装構造の製造方法
JP2005322858A (ja) 半導体装置の製造方法
JP2013528318A (ja) 機能素子の再配線方法
JP2002050647A (ja) 半導体装置及びその製造方法
JP4597940B2 (ja) 外部接続端子
JP2008210912A (ja) 半導体装置及びその製造方法
JP2012004505A (ja) 半導体装置及びその製造方法
WO2011136363A1 (ja) 回路装置の製造方法
JP3538029B2 (ja) 半導体装置の製造方法
JP5436837B2 (ja) 半導体装置内蔵基板の製造方法
US10199345B2 (en) Method of fabricating substrate structure
JP4420965B1 (ja) 半導体装置内蔵基板の製造方法
TWI623987B (zh) 形成微通孔部份地穿過在凸塊互連傳導層上之絕緣材料以用於應力緩和之半導體裝置和方法
JP2009129982A (ja) 半導体装置及びその製造方法
JP2004079797A (ja) 電解めっきを用いた配線の形成方法
JP2010157544A (ja) 半導体装置及びその製造方法、並びに電子機器
JP2010092974A (ja) 半導体装置及びその製造方法、並びに電子装置
JP2007103855A (ja) 半導体装置用基板および半導体装置
JP5436836B2 (ja) 半導体装置内蔵基板の製造方法
JP2006202882A (ja) 半導体装置およびその製造方法
JP2010135554A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110203

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120313

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121016

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121023

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151102

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5121574

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150