JP2013225610A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2013225610A5 JP2013225610A5 JP2012097572A JP2012097572A JP2013225610A5 JP 2013225610 A5 JP2013225610 A5 JP 2013225610A5 JP 2012097572 A JP2012097572 A JP 2012097572A JP 2012097572 A JP2012097572 A JP 2012097572A JP 2013225610 A5 JP2013225610 A5 JP 2013225610A5
- Authority
- JP
- Japan
- Prior art keywords
- pad
- printed wiring
- wiring pattern
- wiring board
- conductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004020 conductor Substances 0.000 claims description 16
- 239000012212 insulator Substances 0.000 claims description 9
- 230000001808 coupling Effects 0.000 claims description 6
- 238000010168 coupling process Methods 0.000 claims description 6
- 238000005859 coupling reaction Methods 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims 4
- 230000001939 inductive effect Effects 0.000 description 1
Description
本発明のプリント配線板は、絶縁体を介して積層された複数の導体層を備えたプリント配線板において、前記複数の導体層は、第１の信号配線パターン及び第２の信号配線パターンが形成された第１の導体層と、前記プリント配線板の一方の表面に位置し、前記第１の信号配線パターンに第１のヴィアを介して電気的に接続され、外部の第１の接続端子に接続される第１のパッドと、前記第２の信号配線パターンに、前記第１のヴィアに隣接する第２のヴィアを介して電気的に接続され、前記第１のパッドと隣接して配置された、外部の第２の接続端子に接続される第２のパッドと、が形成された第２の導体層と、前記第１の導体層と前記第２の導体層との間に前記絶縁体を介して配置された第３の導体層と、を含んでおり、前記第３の導体層には、前記第１のヴィアに電気的に接続された第１のヴィアパッドが形成されており、前記第１のヴィアパッドの一部と前記第２のパッドの一部とは、前記絶縁体を介して互いに対向し、前記一方の表面に垂直な方向から見て重なり合って、容量結合により結合していることを特徴とする。
本発明によれば、第１のヴィアパッドの一部と第２のパッドの一部とが絶縁体を介して互いに対向しているので、第１のヴィアを含む信号配線と、第２のヴィアを含む信号配線との間の容量性結合を増加させることができる。これにより、誘導性結合によるノイズ成分と容量性結合によるノイズ成分とが相殺され、その結果、信号配線間に発生するクロストークノイズを低減することができる。
Claims (7)
- 絶縁体を介して積層された複数の導体層を備えたプリント配線板において、
前記複数の導体層は、
第１の信号配線パターン及び第２の信号配線パターンが形成された第１の導体層と、
前記プリント配線板の一方の表面に位置し、前記第１の信号配線パターンに第１のヴィアを介して電気的に接続され、外部の第１の接続端子に接続される第１のパッドと、前記第２の信号配線パターンに、前記第１のヴィアに隣接する第２のヴィアを介して電気的に接続され、前記第１のパッドと隣接して配置された、外部の第２の接続端子に接続される第２のパッドと、が形成された第２の導体層と、
前記第１の導体層と前記第２の導体層との間に前記絶縁体を介して配置された第３の導体層と、を含んでおり、
前記第３の導体層には、前記第１のヴィアに電気的に接続された第１のヴィアパッドが形成されており、
前記第１のヴィアパッドの一部と前記第２のパッドの一部とは、前記絶縁体を介して互いに対向し、前記一方の表面に垂直な方向から見て重なり合って、容量結合により結合していることを特徴とするプリント配線板。 - 前記第１のヴィアパッドは、前記一方の表面に垂直な方向から見て、前記第１のパッドに対向しない形状に形成されていることを特徴とする請求項１に記載のプリント配線板。
- 前記第２の導体層には、前記第１のヴィアと前記第１のパッドとを電気的に接続する第３の信号配線パターンが形成されており、
前記第１のヴィアパッドは、前記一方の表面に垂直な方向から見て、前記第３の信号配線パターンに対向しない形状に形成されていることを特徴とする請求項２に記載のプリント配線板。 - 前記第３の導体層には、前記第２のヴィアに電気的に接続され、前記第１のヴィアパッドと間隔をあけて配置された第２のヴィアパッドが形成されていることを特徴とする請求項１乃至３のいずれか１項に記載のプリント配線板。
- 前記複数の導体層は、
前記第１の導体層と前記第３の導体層との間に前記絶縁体を介して配置された第４の導体層を更に含んでおり、
前記第４の導体層には、前記第２のヴィアに電気的に接続された第２のヴィアパッドが形成され、
前記第１のヴィアパッドの一部と前記第２のヴィアパッドの一部とは、前記絶縁体を介して互いに対向し、前記一方の表面に垂直な方向から見て互いに重なり合って、容量結合により結合していることを特徴とする請求項１乃至３のいずれか１項に記載のプリント配線板。 - 請求項１乃至５のいずれか１項に記載のプリント配線板と、
前記プリント配線板に実装され、前記第１の信号配線パターンに接続された第１の信号端子、及び前記第２の信号配線パターンに接続された第２の信号端子を有する半導体素子と、を備えたことを特徴とする半導体パッケージ。 - 請求項６に記載の半導体パッケージと、
前記半導体パッケージが実装され、前記第１のパッドが前記第１の接続端子で接続された第１のメイン基板側パッド、及び前記第２のパッドが前記第２の接続端子で接続された第２のメイン基板側パッドを有するメイン基板と、を備えたことを特徴とするプリント回路板。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012097572A JP5904856B2 (ja) | 2012-04-23 | 2012-04-23 | プリント配線板、半導体パッケージ及びプリント回路板 |
| US13/862,038 US9192044B2 (en) | 2012-04-23 | 2013-04-12 | Printed wiring board, semiconductor package, and printed circuit board |
| EP13164422.1A EP2658353A1 (en) | 2012-04-23 | 2013-04-19 | Printed wiring board, semiconductor package, and printed circuit board with semiconductor package |
| CN201310142055.1A CN103379733B (zh) | 2012-04-23 | 2013-04-23 | 印刷布线板、半导体封装件和印刷电路板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012097572A JP5904856B2 (ja) | 2012-04-23 | 2012-04-23 | プリント配線板、半導体パッケージ及びプリント回路板 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2013225610A JP2013225610A (ja) | 2013-10-31 |
| JP2013225610A5 true JP2013225610A5 (ja) | 2015-06-18 |
| JP5904856B2 JP5904856B2 (ja) | 2016-04-20 |
Family
ID=48141810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012097572A Expired - Fee Related JP5904856B2 (ja) | 2012-04-23 | 2012-04-23 | プリント配線板、半導体パッケージ及びプリント回路板 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9192044B2 (ja) |
| EP (1) | EP2658353A1 (ja) |
| JP (1) | JP5904856B2 (ja) |
| CN (1) | CN103379733B (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6238567B2 (ja) | 2012-08-01 | 2017-11-29 | キヤノン株式会社 | 放電回路、電源装置及び画像形成装置 |
| US9356525B2 (en) | 2012-08-31 | 2016-05-31 | Canon Kabushiki Kaisha | Power supply device and image forming apparatus |
| US20140174812A1 (en) * | 2012-12-21 | 2014-06-26 | Raul Enriquez Shibayama | Method and Apparatus for Far End Crosstalk Reduction in Single Ended Signaling |
| JP6036513B2 (ja) * | 2013-04-19 | 2016-11-30 | 株式会社デンソー | 車両用電子機器 |
| US20150085458A1 (en) * | 2013-09-26 | 2015-03-26 | Raul Enriquez Shibayama | Reducing Far End Crosstalk in Single Ended Interconnects and Buses |
| JP6384118B2 (ja) * | 2014-05-13 | 2018-09-05 | 日立化成株式会社 | 半導体装置の製造方法、半導体装置及び半導体装置製造用部材 |
| KR102198858B1 (ko) | 2014-07-24 | 2021-01-05 | 삼성전자 주식회사 | 인터포저 기판을 갖는 반도체 패키지 적층 구조체 |
| US9864826B2 (en) * | 2014-11-03 | 2018-01-09 | Toshiba Memory Corporation | Multilayer printed board and layout method for multilayer printed board |
| JP6462360B2 (ja) * | 2014-12-27 | 2019-01-30 | 京セラ株式会社 | 配線基板 |
| US9722012B1 (en) * | 2016-09-02 | 2017-08-01 | Qualcomm Incorporated | Circuits and methods providing mutual capacitance in vertical electrical connections |
| JP6818534B2 (ja) | 2016-12-13 | 2021-01-20 | キヤノン株式会社 | プリント配線板、プリント回路板及び電子機器 |
| US10074919B1 (en) * | 2017-06-16 | 2018-09-11 | Intel Corporation | Board integrated interconnect |
| US20190164891A1 (en) * | 2017-11-27 | 2019-05-30 | Finisar Corporation | Tunable differential via circuit |
| US10716211B2 (en) | 2018-02-08 | 2020-07-14 | Canon Kabushiki Kaisha | Printed circuit board, printed wiring board, electronic device, and camera |
| CN110364510B (zh) * | 2018-04-09 | 2021-04-20 | 华为技术有限公司 | 芯片及通信设备 |
| CN112425273B (zh) * | 2018-07-26 | 2023-11-14 | 三菱电机株式会社 | 印刷电路板 |
| JP6942679B2 (ja) | 2018-09-21 | 2021-09-29 | キヤノン株式会社 | 伝送回路、電子機器、及び撮像装置 |
| TWI681527B (zh) * | 2019-03-21 | 2020-01-01 | 創意電子股份有限公司 | 線路結構及晶片封裝件 |
| US11019719B2 (en) | 2019-08-06 | 2021-05-25 | Canon Kabushiki Kaisha | Printed circuit board, printed wiring board, and electronic device |
| US12022614B2 (en) | 2020-09-28 | 2024-06-25 | Samsung Electronics Co., Ltd. | Interposer and electronic device including the same |
| CN112818624B (zh) * | 2021-01-06 | 2023-10-27 | 深圳沸石智能技术有限公司 | 印制线路板设计图的生成方法、印制电路板及其制作方法 |
| JP2022146063A (ja) | 2021-03-22 | 2022-10-05 | キヤノン株式会社 | 電子モジュール及び電子機器 |
| JP7414768B2 (ja) | 2021-04-01 | 2024-01-16 | キヤノン株式会社 | 電気回路及び電子機器 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5639989A (en) * | 1994-04-19 | 1997-06-17 | Motorola Inc. | Shielded electronic component assembly and method for making the same |
| JP2001102479A (ja) * | 1999-09-27 | 2001-04-13 | Toshiba Corp | 半導体集積回路装置およびその製造方法 |
| JP2001203470A (ja) | 2000-01-21 | 2001-07-27 | Toshiba Corp | 配線基板、半導体パッケージ、および半導体装置 |
| JP3554886B2 (ja) * | 2000-03-30 | 2004-08-18 | 日本特殊陶業株式会社 | 配線基板 |
| JP2002290030A (ja) * | 2001-03-23 | 2002-10-04 | Ngk Spark Plug Co Ltd | 配線基板 |
| JP2004064052A (ja) * | 2002-07-27 | 2004-02-26 | Samsung Electro Mech Co Ltd | ノイズ遮蔽型積層基板とその製造方法 |
| US7583513B2 (en) * | 2003-09-23 | 2009-09-01 | Intel Corporation | Apparatus for providing an integrated printed circuit board registration coupon |
| US7154047B2 (en) * | 2004-02-27 | 2006-12-26 | Texas Instruments Incorporated | Via structure of packages for high frequency semiconductor devices |
| WO2005091367A1 (ja) * | 2004-03-19 | 2005-09-29 | Renesas Technology Corp. | 電子回路、半導体装置及び実装基板 |
| JP4647243B2 (ja) | 2004-05-24 | 2011-03-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US20070275607A1 (en) * | 2006-05-04 | 2007-11-29 | Kwark Young H | Compensation for far end crosstalk in data buses |
| JP5354949B2 (ja) * | 2007-06-19 | 2013-11-27 | キヤノン株式会社 | プリント回路板 |
| US7564695B2 (en) | 2007-07-09 | 2009-07-21 | Canon Kabushiki Kaisha | Circuit connection structure and printed circuit board |
| KR100923928B1 (ko) | 2007-10-29 | 2009-10-28 | 포항공과대학교 산학협력단 | 서펜타인 형태의 마이크로 스트립 전송선 구조 |
| US7897880B1 (en) * | 2007-12-07 | 2011-03-01 | Force 10 Networks, Inc | Inductance-tuned circuit board via crosstalk structures |
| JP5284194B2 (ja) | 2008-08-07 | 2013-09-11 | キヤノン株式会社 | プリント配線板およびプリント回路板 |
| JP5715334B2 (ja) * | 2009-10-15 | 2015-05-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP5610970B2 (ja) | 2010-10-19 | 2014-10-22 | キヤノン株式会社 | プリント回路板 |
-
2012
- 2012-04-23 JP JP2012097572A patent/JP5904856B2/ja not_active Expired - Fee Related
-
2013
- 2013-04-12 US US13/862,038 patent/US9192044B2/en not_active Expired - Fee Related
- 2013-04-19 EP EP13164422.1A patent/EP2658353A1/en not_active Withdrawn
- 2013-04-23 CN CN201310142055.1A patent/CN103379733B/zh not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2013225610A5 (ja) | ||
| JP2014082455A5 (ja) | フレキシブル基板、基板接続構造及び光モジュール | |
| JP2016192568A5 (ja) | ||
| JP2014039162A5 (ja) | ||
| JP2014175356A5 (ja) | ||
| US9345140B2 (en) | Printed circuit board | |
| JP2017539090A5 (ja) | ||
| JP2012129443A5 (ja) | ||
| WO2010104610A8 (en) | Stacked microelectronic assembly with microelectronic elements having vias extending through bond pads | |
| US9549459B2 (en) | Multilayer printed circuit board | |
| JP2018050076A5 (ja) | ||
| JP2010062530A5 (ja) | ||
| TWI572256B (zh) | 線路板及電子總成 | |
| JP2010050298A5 (ja) | ||
| JP2014103236A5 (ja) | プリント配線板、プリント回路板及び電子機器 | |
| JP6098285B2 (ja) | 配線基板及び電子装置 | |
| JP2014150102A5 (ja) | ||
| JPWO2021111604A5 (ja) | ||
| JP2013149758A5 (ja) | ||
| JP2013251303A5 (ja) | 半導体パッケージ、積層型半導体パッケージ及びプリント回路板 | |
| JP2011181642A5 (ja) | ||
| TWI452954B (zh) | 印刷電路板 | |
| JP2010153831A5 (ja) | 配線基板および半導体装置 | |
| JP2015012170A5 (ja) | 積層型半導体装置、プリント回路板、電子機器及び積層型半導体装置の製造方法 | |
| JP7036087B2 (ja) | モジュール |