JP2012129443A5 - - Google Patents

Download PDF

Info

Publication number
JP2012129443A5
JP2012129443A5 JP2010281484A JP2010281484A JP2012129443A5 JP 2012129443 A5 JP2012129443 A5 JP 2012129443A5 JP 2010281484 A JP2010281484 A JP 2010281484A JP 2010281484 A JP2010281484 A JP 2010281484A JP 2012129443 A5 JP2012129443 A5 JP 2012129443A5
Authority
JP
Japan
Prior art keywords
capacitor
layer
electrically connected
signal wiring
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010281484A
Other languages
English (en)
Other versions
JP2012129443A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2010281484A priority Critical patent/JP2012129443A/ja
Priority claimed from JP2010281484A external-priority patent/JP2012129443A/ja
Priority to US13/305,667 priority patent/US20120155043A1/en
Priority to EP11192532A priority patent/EP2466999A1/en
Priority to KR1020110135164A priority patent/KR101385167B1/ko
Priority to CN201110421738.1A priority patent/CN102548185B/zh
Publication of JP2012129443A publication Critical patent/JP2012129443A/ja
Publication of JP2012129443A5 publication Critical patent/JP2012129443A5/ja
Pending legal-status Critical Current

Links

Description

本発明は、内層に設けられた電源層、内層に設けられたグラウンド層、前記グラウンド層に隣接して設けられた第一の信号配線層および前記電源層に隣接して設けられた第二の信号配線層が絶縁層を介して積層されたプリント配線板と、前記プリント配線板の一方の表面層に実装された第一のコンデンサと、前記プリント配線板の他方の表面層に実装された第二のコンデンサと、を備え、前記プリント配線板には、前記電源層に電気的に接続された電源用スルーホールと、前記グラウンド層に電気的に接続されたグラウンド用スルーホールと、前記第一の信号配線層に設けられた第一の信号配線と、前記第二の信号配線層に設けられた第二の信号配線とを電気的に接続する信号用ビアホールと、が形成されており、前記第一のコンデンサ及び前記第二のコンデンサの一端が同一の前記電源用スルーホールに電気的に接続され、かつ前記第一のコンデンサ及び前記第二のコンデンサの他端が同一の前記グラウンド用スルーホールに電気的に接続されていることを特徴とする。
(比較例1)
比較例1では実施例1と同様の4層のプリント回路板であるが、第一の信号配線層には第一のコンデンサを配置しているが、第二の信号配線層には、第二のコンデンサを配置していない。従って比較例1では、実施例1の第二の信号配線層の第二のコンデンサ、電源用スルーホールと第二のコンデンサとを接続する配線、グラウンド用スルーホールと第二のコンデンサとを接続する配線が設けられていない。これら以外の構成や形態は実施例1と同様である。この時の電源のインピーダンス特性を図6に一点鎖線で示す。
(比較例2)
比較例2では実施例1と同様の4層のプリント回路板であるが、第一の信号配線層には第一のコンデンサを配置しているが、第二の信号配線層には、第二のコンデンサを配置していない。また、第一の信号配線層には第一のコンデンサと並列に、第一のコンデンサと同じ容量値のコンデンサを接続している。従って比較例1では、実施例1の第二の信号配線層の第二のコンデンサ、電源用スルーホールと第二のコンデンサとを接続する配線、グラウンド用スルーホールと第二のコンデンサとを接続する配線が設けられていない。これら以外の構成や形態は実施例1と同様である。この時の電源のインピーダンス特性を図6に破線で示す。

Claims (5)

  1. 内層に設けられた電源層、内層に設けられたグラウンド層、前記グラウンド層に隣接して設けられた第一の信号配線層および前記電源層に隣接して設けられた第二の信号配線層が絶縁層を介して積層されたプリント配線板
    記プリント配線板の一方の表面層に実装された第一のコンデンサと、
    前記プリント配線板の他方の表面層に実装された第二のコンデンサと、を備え、
    前記プリント配線板には、前記電源層に電気的に接続された電源用スルーホールと、
    記グラウンド層に電気的に接続されたグラウンド用スルーホールと、前記第一の信号配線層に設けられた第一の信号配線と、前記第二の信号配線層に設けられた第二の信号配線とを電気的に接続する信号用ビアホールと、が形成されており
    前記第一のコンデンサ及び前記第二のコンデンサの一端が同一の前記電源用スルーホールに電気的に接続され、かつ前記第一のコンデンサ及び前記第二のコンデンサの他端が同一の前記グラウンド用スルーホールに電気的に接続されていることを特徴とするプリント回路板。
  2. 前記第一のコンデンサ及び前記第二のコンデンサのうち、少なくとも一方のコンデンサが、前記信号用ビアホールに隣接して配置されていることを特徴とする請求項1に記載のプリント回路板。
  3. 前記プリント配線板の面に対して垂直方向に前記他方の表面層に投影したときの前記第一のコンデンサの投影像が前記第二のコンデンサの少なくとも一部に重なるように前記第一のコンデンサ及び前記第二のコンデンサが配置されていることを特徴とする請求項1又は2に記載のプリント回路板。
  4. 前記第一の信号配線に電気的に導通するように、前記一方の表面層に実装された第一の半導体素子と、
    前記第二の信号配線に電気的に導通するように、前記他方の表面層に実装された第二の半導体素子と、を備えたことを特徴とする請求項1乃至3のいずれか1項に記載のプリント回路板。
  5. 前記第一の信号配線に電気的に導通するように、前記一方の表面層に実装された第一の半導体素子と、
    前記第二の信号配線に電気的に導通するように、前記一方の表面層に実装された第二の半導体素子と、を備えたことを特徴とする請求項1乃至3のいずれか1項に記載のプリント回路板。
JP2010281484A 2010-12-17 2010-12-17 プリント回路板 Pending JP2012129443A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2010281484A JP2012129443A (ja) 2010-12-17 2010-12-17 プリント回路板
US13/305,667 US20120155043A1 (en) 2010-12-17 2011-11-28 Printed circuit board
EP11192532A EP2466999A1 (en) 2010-12-17 2011-12-08 Printed circuit board
KR1020110135164A KR101385167B1 (ko) 2010-12-17 2011-12-15 프린트 회로판
CN201110421738.1A CN102548185B (zh) 2010-12-17 2011-12-16 印刷电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010281484A JP2012129443A (ja) 2010-12-17 2010-12-17 プリント回路板

Publications (2)

Publication Number Publication Date
JP2012129443A JP2012129443A (ja) 2012-07-05
JP2012129443A5 true JP2012129443A5 (ja) 2014-02-06

Family

ID=45093625

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010281484A Pending JP2012129443A (ja) 2010-12-17 2010-12-17 プリント回路板

Country Status (5)

Country Link
US (1) US20120155043A1 (ja)
EP (1) EP2466999A1 (ja)
JP (1) JP2012129443A (ja)
KR (1) KR101385167B1 (ja)
CN (1) CN102548185B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9226386B2 (en) 2012-07-13 2015-12-29 Stmicroelectronics S.R.L. Printed circuit board with reduced emission of electro-magnetic radiation
ITMI20121847A1 (it) * 2012-10-30 2014-05-01 Freescale Semiconductor Inc Piastra a circuito stampato con ridotta emissione di radiazione elettro-magnetica
JP6274880B2 (ja) * 2014-01-24 2018-02-07 オリンパス株式会社 固体撮像装置および撮像装置
JP6421467B2 (ja) * 2014-06-11 2018-11-14 株式会社リコー Emi対策用コンデンサの実装方法
JP6614903B2 (ja) 2014-11-04 2019-12-04 キヤノン株式会社 プリント回路板及びプリント配線板
JP6406423B2 (ja) * 2015-02-23 2018-10-17 株式会社村田製作所 電子部品
CN105975417A (zh) * 2016-05-05 2016-09-28 浪潮电子信息产业股份有限公司 一种信号复用的结构体、板卡及信号复用方法
US10477686B2 (en) 2017-07-26 2019-11-12 Canon Kabushiki Kaisha Printed circuit board
KR20190027141A (ko) * 2017-09-06 2019-03-14 삼성전자주식회사 인쇄 회로 기판 어셈블리
CN111123065B (zh) * 2018-10-30 2022-05-10 浙江宇视科技有限公司 印刷电路板布线检视方法及装置
WO2020170340A1 (ja) * 2019-02-19 2020-08-27 オリンパス株式会社 内視鏡先端構造、および内視鏡
US10707600B1 (en) * 2019-06-28 2020-07-07 Arista Networks, Inc. Systems with electrical isolation between signal and power domains
DE102020104571A1 (de) * 2020-02-21 2021-08-26 Schaeffler Technologies AG & Co. KG Leistungsumrichtersystem
CN114189980A (zh) * 2021-12-15 2022-03-15 摩尔线程智能科技(北京)有限责任公司 电路板组件
WO2024022449A1 (zh) * 2022-07-27 2024-02-01 摩尔线程智能科技(北京)有限责任公司 印刷电路板和包括印刷电路板的电子设备

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03109377U (ja) * 1990-02-22 1991-11-11
JPH07235775A (ja) * 1994-02-21 1995-09-05 Mitsubishi Electric Corp 多層プリント配線基板
US6084779A (en) * 1998-10-02 2000-07-04 Sigrity, Inc. Ground and power patches on printed circuit board signal planes in the areas of integrated circuit chips
US6400576B1 (en) * 1999-04-05 2002-06-04 Sun Microsystems, Inc. Sub-package bypass capacitor mounting for an array packaged integrated circuit
US20030224546A1 (en) * 2002-05-30 2003-12-04 Chen Wenjun W. Method and apparatus for reducing noise in electrical power supplied to a semiconductor
CN100468417C (zh) * 2003-06-16 2009-03-11 日本电气株式会社 印制电路布线基板设计支援装置与印制电路布线基板设计方法
JP4273098B2 (ja) * 2004-09-07 2009-06-03 キヤノン株式会社 多層プリント回路板
JP2007250928A (ja) * 2006-03-17 2007-09-27 Mitsubishi Electric Corp 多層プリント配線板
US8059423B2 (en) * 2007-02-06 2011-11-15 Sanmina-Sci Corporation Enhanced localized distributive capacitance for circuit boards
JP4336802B2 (ja) * 2007-03-30 2009-09-30 日本電気株式会社 配線基板および半導体装置
US7957150B2 (en) * 2008-02-21 2011-06-07 Hitachi, Ltd. Support method and apparatus for printed circuit board

Similar Documents

Publication Publication Date Title
JP2012129443A5 (ja)
JP2016192568A5 (ja)
JP2013225610A5 (ja)
JP2014039162A5 (ja)
JP2013140952A5 (ja) プリント回路板、プリント配線板及び電子機器
WO2008146603A1 (ja) 半導体装置およびその製造方法、ならびにディスプレイ装置およびその製造方法
JP2015079911A5 (ja) 車両電子装置
JP2012227529A5 (ja)
JP2010050298A5 (ja)
JP2008021969A5 (ja)
WO2015015319A3 (en) Architecture of spare wiring structures for improved engineering change orders
TW200742518A (en) Flexible printed circuit board and method for manufacturing the same
JP2013258393A5 (ja)
EP2654387A3 (en) Printed circuit board
WO2009011419A1 (ja) 電子部品実装装置及びその製造方法
JP2013251303A5 (ja) 半導体パッケージ、積層型半導体パッケージ及びプリント回路板
JP2013115648A5 (ja)
JP2017112794A5 (ja)
JP2013073882A5 (ja)
JP2012069815A5 (ja)
JP2015035531A5 (ja)
JP2007149810A5 (ja)
JP2016002200A5 (ja)
JP2011181642A5 (ja)
JP2015012169A5 (ja) プリント回路板及び電子機器