JP6614903B2 - プリント回路板及びプリント配線板 - Google Patents

Description

本発明は、差動信号の伝送路となる差動信号線を備えたプリント回路板及びプリント配線板に関する。

メモリインタフェースなどの差動信号において信号受信側の誤動作を防ぐため、一対の差動信号におけるポジティブ側の信号とネガティブ側の信号とが交差する電圧（以下、交差電圧）の許容変動量が規定されている。

信号送信側で交差電圧が規定以内であっても、プリント配線板で発生する配線間クロストークや、ポジティブ側の信号線とネガティブ側の信号線との配線長差によって、ポジティブ側の信号とネガティブ側の信号とでスルーレートや位相の差が生じる。このスルーレートや位相の差によって交差電圧の変動が生じ、信号受信側の交差電圧の規定を満たせなくなることがある。それゆえに、プリント配線板上で発生する交差電圧の変動をできる限り抑える必要がある。

そこで、従来、隣り合う２組の差動信号線間のクロストークを防止するために、２組の差動信号線との間にグラウンド線を配置するフレキシブル配線板が開示されている（特許文献１参照）。

特開２００６−０４１１９３号公報

しかしながら、ＢＧＡ（Ball Grid Array）などの高密度実装部品を用いる場合には、部品パッドから多数の信号線を引き出す必要がある。特許文献１に記載のプリント配線板では、高密度実装部品を実装する場合、近年の信号高速化によるスルーレートの増大や配線の密集化により、グラウンド線を跨いで差動信号線に生じるクロストーク電圧が増大していた。したがって、従来の構成では交差電圧の変動量の低減効果が低いものであった。

そこで、本発明は、信号受信側で受信される差動信号の交差電圧の変動量を低減することを目的とする。

本発明のプリント回路板は、差動信号を送信する第１の半導体パッケージと、差動信号を受信する第２の半導体パッケージと、前記第１の半導体パッケージ及び前記第２の半導体パッケージが実装されたプリント配線板と、を備え、前記プリント配線板には、前記第１の半導体パッケージと前記第２の半導体パッケージとを接続する、一対の信号伝送路である第１の信号伝送路及び第２の信号伝送路からなる第１の差動信号線と、前記第１の半導体パッケージと前記第２の半導体パッケージとを接続し、前記第１の差動信号線と並行して配置された、一対の信号伝送路である第３の信号伝送路及び第４の信号伝送路からなる第２の差動信号線と、が形成されており、前記第１の差動信号線は、前記プリント配線板の表面に垂直方向から平面視した場合に、前記第１の信号伝送路と前記第２の信号伝送路とが交差する第１交差部を少なくとも１つ有し、前記第２の差動信号線は、前記プリント配線板の表面に垂直方向から平面視した場合に、前記第３の信号伝送路と前記第４の信号伝送路とが交差する第２交差部を少なくとも１つ有し、前記第１の信号伝送路及び前記第２の信号伝送路の前記第１交差部から見て前記第１の半導体パッケージ側に配置された部分と、前記第３の信号伝送路及び前記第４の信号伝送路の前記第２交差部から見て前記第１の半導体パッケージ側に配置された部分は、前記プリント配線板の同じ配線層に配置されており、前記第２の信号伝送路と前記第３の信号伝送路は、前記第１の半導体パッケージに対して互いが隣接して接続されており、前記第１の信号伝送路と前記第４の信号伝送路は同相の信号が流れ、前記第２の信号伝送路と前記第３の信号伝送路は同相の信号が流れるように配線されていることを特徴とする。

本発明によれば、各差動信号線における一方の信号伝送路と他方の信号伝送路とが、経路の途中で交差するように配線されている。これにより、差動信号におけるポジティブ側の信号とネガティブ側の信号とのスルーレートが近づき、信号受信側で受信される差動信号の交差電圧の変動量が低減する。

本発明の第１実施形態に係るプリント回路板を示す平面図である。 本発明の第１実施形態に係るプリント回路板の原理を説明するための図である。 本発明の第２実施形態に係るプリント回路板を示す平面図である。 本発明の第３実施形態に係るプリント回路板を示す平面図である。 本発明の第４実施形態に係るプリント回路板を示す平面図である。 本発明の第５実施形態に係るプリント回路板を示す平面図である。 実施例１及び比較例１，２における交差電圧のシミュレーション結果を示すグラフである。 比較例１，２のプリント回路板における配線構造を示す模式図である。 比較例１のプリント回路板における各信号の波形図である。 実施例２における交差電圧のシミュレーション結果を示すグラフである。 実施例３，４における交差電圧のシミュレーション結果を示すグラフである。

以下、本発明を実施するための形態を、図面を参照しながら詳細に説明する。

［第１実施形態］
図１は、本発明の第１実施形態に係るプリント回路板を示す平面図である。プリント回路板１００は、プリント配線板１０１と、プリント配線板１０１に実装された、第１の半導体パッケージであるＩＣ１１１及び第２の半導体パッケージであるＩＣ１１２と、を備えている。なお、プリント配線板とは、電子部品が実装されていない状態のプリント基板を示し、プリント回路板とは、電子部品が実装されたプリント基板を示している。

プリント配線板１０１は、導体パターンが配置された導体層を複数有する多層（例えば４層）のプリント配線板である。導体層である内層のうちの１つが主に不図示の電源パターンが配置された電源層であり、１つが主に不図示のグラウンドパターンが配置されたグラウンド層である。電源パターンは、電源電位が印加される、プレーン状に形成された導体であり、グラウンドパターンは、グラウンド電位が印加される、プレーン状に形成された導体である。電源パターン及びグラウンドパターンがプレーン状であるため、広面積であり、電源電位及びグラウンド電位が安定化されている。なお、電源層には、電源電位が印加される導体以外の導体（グラウンド線や信号線等）が配置されていてもよく、また、グラウンド層には、グラウンド電位が印加される導体以外の導体（電源線や信号線等）が配置されていてもよい。

プリント配線板１０１の一対の表層（表面）１０１Ａ，１０１Ｂは、主に信号線が配置される信号配線層（第１信号配線層及び第２信号配線層）である。なお、信号配線層には、信号が印加される導体以外の導体（グラウンド線や電源線等）が配置されていてもよい。

一対の表層１０１Ａ，１０１Ｂのうち、一方の表層１０１ＡにはＩＣ１１１が実装され、他方の表層１０１ＢにはＩＣ１１２が実装されている。

第１実施形態では、第１信号配線層である表層１０１Ａには、絶縁体層を介してグラウンド層が隣接して配置され、第２信号配線層である表層１０１Ｂには、絶縁体層を介して電源層が隣接して配置されている。このように、第１信号配線層、グラウンド層、電源層及び第２信号配線層の４つの導体層が絶縁体層を介して積層された４層のプリント配線板１０１が構成されている。

ＩＣ１１１は、複数（第１実施形態では２つ）の信号出力回路（信号送信回路、ドライバ）１２１_１，１２１_２を有する。また、ＩＣ１１２は、複数（第１実施形態では２つ）の信号入力回路（信号受信回路、レシーバ）１３１_１，１３１_２を有する。

信号出力回路（第１の信号送信回路）１２１_１は、一対の差動信号（ポジティブ側の差動信号Ｐ１及びネガティブ側の差動信号Ｎ１）Ｐ１，Ｎ１を出力（送信）する一対の出力端子（送信端子）１２１Ｐ_１，１２１Ｎ_１を有する。即ち、信号出力回路１２１_１は、差動信号Ｐ１を出力する出力端子１２１Ｐ_１と、差動信号Ｎ１を出力する出力端子１２１Ｎ_１とを有する。

同様に、信号出力回路（第２の信号送信回路）１２１_２は、一対の差動信号（ポジティブ側の差動信号Ｐ２及びネガティブ側の差動信号Ｎ２）Ｐ２，Ｎ２を出力（送信）する一対の出力端子（送信端子）１２１Ｐ_２，１２１Ｎ_２を有する。即ち、信号出力回路１２１_２は、差動信号Ｐ２を出力する出力端子１２１Ｐ_２と、差動信号Ｎ２を出力する出力端子１２１Ｎ_２とを有する。これら複数の信号出力回路１２１_１，１２１_２は、同一の回路構成である。

信号入力回路（第１の信号受信回路）１３１_１は、一対の差動信号Ｐ１，Ｎ１を入力（受信）する一対の入力端子（受信端子）１３１Ｐ_１，１３１Ｎ_１を有する。即ち、信号入力回路１３１_１は、差動信号Ｐ１を入力する入力端子１３１Ｐ_１と、差動信号Ｎ１を入力する入力端子１３１Ｎ_１とを有する。

同様に、信号入力回路（第２の信号受信回路）１３１_２は、一対の差動信号Ｐ２，Ｎ２を入力（受信）する一対の入力端子（受信端子）１３１Ｐ_２，１３１Ｎ_２を有する。即ち、信号入力回路１３１_２は、差動信号Ｐ２を入力する入力端子１３１Ｐ_２と、差動信号Ｎ２を入力する入力端子１３１Ｎ_２とを有する。これら複数の信号入力回路１３１_１，１３１_２は、同一の回路構成である。

第１実施形態では、複数の信号出力回路１２１_１，１２１_２が、１つの半導体パッケージでパッケージ化されている場合について説明するが、個別の半導体パッケージで構成されていてもよい。同様に、複数の信号入力回路１３１_１，１３１_２が、１つの半導体パッケージでパッケージ化されている場合について説明するが、個別の半導体パッケージで構成されていてもよい。

プリント配線板１０１には、配線方向の一端に一対の出力端子が接続され、配線方向の他端に一対の入力端子が接続されて、一対の差動信号の伝送路となる一対の信号伝送路が複数組、並行して形成されている。

即ち、プリント配線板１０１には、複数組（第１実施形態では２組）の差動信号線１４０_１（第１の差動信号線），１４０_２（第２の差動信号線）が配線方向と直交する方向に互いに間隔をあけて並行して形成されている。各差動信号線１４０_１，１４０_２は、それぞれ一対の信号伝送路からなる。即ち、差動信号線１４０_１は、ネガティブ側の差動信号Ｎ１の伝送路となる差動信号線１４０Ｎ_１（第１の信号伝送路）と、ポジティブ側の差動信号Ｐ１の伝送路となる差動信号線１４０Ｐ_１（第２の信号伝送路）とからなる。差動信号線１４０_２は、ポジティブ側の差動信号Ｐ２の伝送路となる差動信号線１４０Ｐ_２（第３の信号伝送路）と、ネガティブ側の差動信号Ｎ２の伝送路となる差動信号線１４０Ｎ_２（第４の信号伝送路）とからなる。差動信号線１４０Ｐ_１と差動信号線１４０Ｎ_１とは、互いに隣接して配置されている。差動信号線１４０Ｐ_２と差動信号線１４０Ｎ_２とは、互いに隣接して配置されている。これらＩＣ１１１の信号出力回路１２１_１，１２１_２、ＩＣ１１２の信号入力回路１３１_１，１３１_２及び差動信号線１４０_１，１４０_２を有して差動伝送回路１６０が構成されている。

差動信号線１４０Ｎ_１は、ランド１４１Ｎ_１、信号パターン１４２Ｎ_１（第１の配線パターン）、信号ヴィア１４３Ｎ_１、信号パターン１４４Ｎ_１（第２の配線パターン）及びランド１４５Ｎ_１を有して構成されている。ランド１４１Ｎ_１は、表層１０１Ａに形成され、出力端子１２１Ｎ_１がはんだ等で接合される導体であり、差動信号線１４０Ｎ_１の配線方向の一端となる。信号ヴィア１４３Ｎ_１は、プリント配線板１０１に形成されたヴィアホール（スルーホール）に形成された導体である。信号パターン１４２Ｎ_１は、表層１０１Ａに形成された導体であり、信号ヴィア１４３Ｎ_１に対してＩＣ１１１側（第１の半導体パッケージ側）に配置され、ランド１４１Ｎ_１と信号ヴィア１４３Ｎ_１とを電気的に接続する。ランド１４５Ｎ_１は、表層１０１Ｂに形成され、入力端子１３１Ｎ_１がはんだ等で接合される導体であり、差動信号線１４０Ｎ_１の配線方向の他端となる。信号パターン１４４Ｎ_１は、表層１０１Ｂに形成された導体であり、信号ヴィア１４３Ｎ_１に対してＩＣ１１２側（第２の半導体パッケージ側）に配置され、ランド１４５Ｎ_１と信号ヴィア１４３Ｎ_１とを電気的に接続する。

差動信号線１４０Ｐ_１は、ランド１４１Ｐ_１、信号パターン１４２Ｐ_１（第３の配線パターン）、信号ヴィア１４３Ｐ_１、信号パターン１４４Ｐ_１（第４の配線パターン）及びランド１４５Ｐ_１を有して構成されている。ランド１４１Ｐ_１は、表層１０１Ａに形成され、出力端子１２１Ｐ_１がはんだ等で接合される導体であり、差動信号線１４０Ｐ_１の配線方向の一端となる。信号ヴィア１４３Ｐ_１は、プリント配線板１０１に形成されたヴィアホール（スルーホール）に形成された導体である。信号パターン１４２Ｐ_１は、表層１０１Ａに形成された導体であり、信号ヴィア１４３Ｐ_１に対してＩＣ１１１側（第１の半導体パッケージ側）に配置され、ランド１４１Ｐ_１と信号ヴィア１４３Ｐ_１とを電気的に接続する。ランド１４５Ｐ_１は、表層１０１Ｂに形成され、入力端子１３１Ｐ_１がはんだ等で接合される導体であり、差動信号線１４０Ｐ_１の配線方向の他端となる。信号パターン１４４Ｐ_１は、表層１０１Ｂに形成された導体であり、信号ヴィア１４３Ｐ_１に対してＩＣ１１２側（第２の半導体パッケージ側）に配置され、ランド１４５Ｐ_１と信号ヴィア１４３Ｐ_１とを電気的に接続する。

差動信号線１４０Ｐ_２は、ランド１４１Ｐ_２、信号パターン１４２Ｐ_２（第５の配線パターン）、信号ヴィア１４３Ｐ_２、信号パターン１４４Ｐ_２（第６の配線パターン）及びランド１４５Ｐ_２を有して構成されている。ランド１４１Ｐ_２は、表層１０１Ａに形成され、出力端子１２１Ｐ_２がはんだ等で接合される導体であり、差動信号線１４０Ｐ_２の配線方向の一端となる。信号ヴィア１４３Ｐ_２は、プリント配線板１０１に形成されたヴィアホール（スルーホール）に形成された導体である。信号パターン１４２Ｐ_２は、表層１０１Ａに形成された導体であり、信号ヴィア１４３Ｐ_２に対してＩＣ１１１側（第１の半導体パッケージ側）に配置され、ランド１４１Ｐ_２と信号ヴィア１４３Ｐ_２とを電気的に接続する。ランド１４５Ｐ_２は、表層１０１Ｂに形成され、入力端子１３１Ｐ_２がはんだ等で接合される導体であり、差動信号線１４０Ｐ_２の配線方向の他端となる。信号パターン１４４Ｐ_２は、表層１０１Ｂに形成された導体であり、信号ヴィア１４３Ｐ_２に対してＩＣ１１２側（第２の半導体パッケージ側）に配置され、ランド１４５Ｐ_２と信号ヴィア１４３Ｐ_２とを電気的に接続する。

差動信号線１４０Ｎ_２は、ランド１４１Ｎ_２、信号パターン１４２Ｎ_２（第７の配線パターン）、信号ヴィア１４３Ｎ_２、信号パターン１４４Ｎ_２（第８の配線パターン）及びランド１４５Ｎ_２を有して構成されている。ランド１４１Ｎ_２は、表層１０１Ａに形成され、出力端子１２１Ｎ_２がはんだ等で接合される導体であり、差動信号線１４０Ｎ_２の配線方向の一端となる。信号ヴィア１４３Ｎ_２は、プリント配線板１０１に形成されたヴィアホール（スルーホール）に形成された導体である。信号パターン１４２Ｎ_２は、表層１０１Ａに形成された導体であり、信号ヴィア１４３Ｎ_２に対してＩＣ１１１側（第１の半導体パッケージ側）に配置され、ランド１４１Ｎ_２と信号ヴィア１４３Ｎ_２とを電気的に接続する。ランド１４５Ｎ_２は、表層１０１Ｂに形成され、入力端子１３１Ｎ_２がはんだ等で接合される導体であり、差動信号線１４０Ｎ_２の配線方向の他端となる。信号パターン１４４Ｎ_２は、表層１０１Ｂに形成された導体であり、信号ヴィア１４３Ｎ_２に対してＩＣ１１２側（第２の半導体パッケージ側）に配置され、ランド１４５Ｎ_２と信号ヴィア１４３Ｎ_２とを電気的に接続する。

以上、隣り合う２組の差動信号線１４０_１，１４０_２における差動信号線１４０Ｐ_１，１４０Ｎ_１，１４０Ｐ_２，１４０Ｎ_２は、第１層である表層１０１Ａと、第１層とは異なる第２層である表層１０１Ｂとに信号ヴィアを介して配線されている。

２組の差動信号線１４０_１，１４０_２は隣り合うように配置されている。第１実施形態では、隣り合う２組の差動信号線１４０_１，１４０_２の間には、グラウンド線や電源線等の他の導体が介在していない。

また、隣り合う差動信号線１４０Ｐ_１と差動信号線１４０Ｎ_１との間、及び隣り合う差動信号線１４０Ｐ_２と差動信号線１４０Ｎ_２との間にも、グラウンド線や電源線等の他の導体が介在していない。

ここで、図１に示すように、プリント配線板１０１の表層（表面）１０１Ａ，１０１Ｂに垂直な方向（垂直方向）をＺ方向とする。第１実施形態では、Ｚ方向から平面視した場合、差動信号線１４０_１（１４０_２）における一方の差動信号線１４０Ｐ_１（１４０Ｐ_２）と他方の差動信号線１４０Ｎ_１（１４０Ｎ_２）とが、信号線の経路の途中で１回交差するように配線されている。即ち、差動信号線１４０_１と差動信号線１４０_２のポジティブ側／ネガティブ側の信号線の並び順が、それぞれ交差領域を形成する信号ヴィア１４３Ｐ_１，１４３Ｎ_１と交差領域を形成する信号ヴィア１４３Ｐ_２，１４３Ｎ_２で交差している。

具体的には、信号出力回路１２１_１，１２１_２に近い側では、ネガティブ側の信号パターン１４２Ｎ_１、ポジティブ側の信号パターン１４２Ｐ_１、ポジティブ側の信号パターン１４２Ｐ_２、ネガティブ側の信号パターン１４２Ｎ_２の並び順となる。また、信号入力回路１３１_１，１３１_２に近い側では、ポジティブ側の信号パターン１４４Ｐ_１、ネガティブ側の信号パターン１４４Ｎ_１、ネガティブ側の信号パターン１４４Ｎ_２、ポジティブ側の信号パターン１４４Ｐ_２の並び順となる。

換言すると、信号出力回路１２１_１，１２１_２に近い側では、差動信号線１４０_１のうちポジティブ側の信号線１４０Ｐ_１と、差動信号線１４０_２のうちポジティブ側の信号線１４０Ｐ_２とが向かい合っている。また、信号入力回路１３１_１，１３１_２に近い側では、差動信号線１４０_１のうちネガティブ側の信号線１４０Ｎ_１と、差動信号線１４０_２のうちネガティブ側の信号線１４０Ｎ_２とが向かい合っている。

このように、第１実施形態では、差動信号線１４０_１，１４０_２において、信号ヴィア１４３Ｐ_１，１４３Ｎ_１と信号ヴィア１４３Ｐ_２，１４３Ｎ_２が、信号線の経路の途中で交差する部分を構成している。即ち、差動信号線１４０_１（１４０_２）は、表層１０１Ａと表層１０１Ｂとで、一方の差動信号線１４０Ｐ_１（１４０Ｐ_２）と他方の差動信号線１４０Ｎ_１（１４０Ｎ_２）とが交差するように配線されている。

第１実施形態の構成では、差動信号線１４０_１のポジティブ側の信号線１４０Ｐ_１の信号パターン１４２Ｐ_１から差動信号線１４０_２のポジティブ側の信号線１４０Ｐ_２の信号パターン１４２Ｐ_２にクロストークが重畳する。一方、差動信号線１４０_１のネガティブ側の信号線１４０Ｎ_１の信号パターン１４４Ｎ_１から差動信号線１４０_２のネガティブ側の信号線１４０Ｎ_２の信号パターン１４４Ｎ_２には、ポジティブ側の信号線とは逆相のクロストークが重畳する。

同様に、差動信号線１４０_２のポジティブ側の信号線１４０Ｐ_２の信号パターン１４２Ｐ_２から差動信号線１４０_１のポジティブ側の信号線１４０Ｐ_１の信号パターン１４２Ｐ_１にクロストークが重畳する。一方、差動信号線１４０_２のネガティブ側の信号線１４０Ｎ_２の信号パターン１４４Ｎ_２から差動信号線１４０_１のネガティブ側の信号線１４０Ｎ_１の信号パターン１４４Ｎ_１には、ポジティブ側の信号線とは逆相のクロストークが重畳する。

これにより、各信号入力回路１３１_１，１３１_２の入力端子１３１Ｐ_１，１３１Ｎ_１，１３１Ｐ_２，１３１Ｎ_２において、ポジティブ側の信号とネガティブ側の信号とでクロストークによるスルーレートの変動量が近付く。従って、差動信号Ｐ１，Ｎ１（Ｐ２，Ｎ２）の交差電圧の変動量が低減する。

また、複数組の差動信号線のうち隣り合う２組の差動信号線１４０_１，１４０_２について配置が交差する部分が、２組の差動信号線１４０_１，１４０_２の間の配線方向に沿う中心線Ｃ_１に対して線対称となるように形成されている。

第１実施形態では、配置が交差する部分は、信号ヴィア１４３Ｐ_１，１４３Ｎ_１と信号ヴィア１４３Ｐ_２，１４３Ｎ_２である。したがって、信号ヴィア１４３Ｐ_１，１４３Ｎ_１と信号ヴィア１４３Ｐ_２，１４３Ｎ_２とが中心線Ｃ_１に対して線対称に配置されている。このように、線対称構成にすることで、信号パターン１４２Ｐ_１と信号パターン１４２Ｐ_２との間で重畳するクロストークと、信号パターン１４４Ｎ_１と信号パターン１４４Ｎ_２との間で重畳するクロストークとの位相が効果的に一致する。これにより、差動信号の交差電圧の変動量が効果的に低減する。

更に、第１実施形態では、差動信号線１４０_１と差動信号線１４０_２とが、中心線Ｃ_１に対して線対称に配置されている。このように、線対称構成にすることで、信号パターン１４２Ｐ_１と信号パターン１４２Ｐ_２との間で重畳するクロストークと、信号パターン１４４Ｎ_１と信号パターン１４４Ｎ_２との間で重畳するクロストークとの位相が更に効果的に一致する。これにより、差動信号の交差電圧の変動量が更に効果的に低減する。

また、図１のように、信号ヴィア１４３Ｐ_１，１４３Ｎ_１と信号ヴィア１４３Ｐ_２，１４３Ｎ_２とは、クロストークを低減するために、隣接しないように互いに２組の差動信号線１４０_１，１４０_２における外側へ配置することが好ましい。

また、第１実施形態では、隣り合う２組の差動信号線１４０_１，１４０_２について、差動信号線１４０_１と差動信号線１４０_２との間で隣接して配置される各配線部分を伝達する信号が同相となるように配線されている。ここで、信号パターン１４２Ｐ_１と信号パターン１４２Ｐ_２とが、隣接して配置される配線部分であり、信号パターン１４４Ｎ_１と信号パターン１４４Ｎ_２とが、隣接して配置される配線部分である。

隣接して配置される各配線部分（信号パターン１４２Ｐ_１と信号パターン１４２Ｐ_２、信号パターン１４４Ｎ_１と信号パターン１４４Ｎ_２）を伝搬する差動信号が同相の場合、隣接して配置される各配線部分間の電界結合が強くなり、交差電圧が低減する。一方、隣接して配置される各配線部分を伝搬する信号が逆相の場合、磁界結合が強まり、交差電圧の変動量が低減する。

信号の向きに対するクロストークの発生する向き（電圧の正負）は、出力インピーダンスや基板、終端条件によって異なる。すなわち、隣接して配置される各配線部分に流れる信号が同方向の場合、隣り合う一方の配線部分から発生するクロストークは、一方の配線部分を流れる信号の、立ち上がり／立ち下がり時間を短くする。また、交差電圧の変動改善に加え、アイパターンの開口も改善させることが出来る。逆に、隣接して配置される各配線部分に流れる信号が逆方向の場合、隣り合う一方の配線部分から発生するクロストークは、一方の配線部分を流れる信号の、立ち上がり／立ち下がり時間が長くする。また、交差電圧の変動に加え、オーバー／アンダーシュートの抑制が可能となる。

実際には、設計上の制約（アイパターンの開口を優先するかオーバー／アンダーシュートを優先するか）を考慮した上で、隣り合う２組の差動信号線から受けるクロストークを同相となるように配線するか逆相となるように配線するかを選択するのが良い。

なお、信号ヴィア１４３Ｐ_１，１４３Ｎ_１と信号ヴィア１４３Ｐ_２，１４３Ｎ_２とが線対称に配置されない場合であっても、ポジティブ側とネガティブ側に互いに逆相のクロストークが一部重畳されるため、交差電圧の変動の低減は可能となる。また、信号ヴィア１４３Ｐ_１，１４３Ｎ_１と信号ヴィア１４３Ｐ_２，１４３Ｎ_２とが隣接配置される場合も信号パターンにおけるクロストークの方が通常のプリント配線板では大きいため、交差電圧の変動の影響は小さい。

また、信号ヴィア１４３Ｐ_１，１４３Ｎ_１及び信号ヴィア１４３Ｐ_２，１４３Ｎ_２がＩＣ１１１とＩＣ１１２との中心付近に配置されているが、これに限定するものではない。中心に配置されない場合でもポジティブ配線とネガティブ配線とに互いに逆相のクロストークが一部重畳されるため、交差電圧の変動の低減は可能となる。

図２は、本発明の第１実施形態に係るプリント回路板１００の原理を説明するための図である。図２（ａ）は、プリント回路板１００における配線構造の模式図であり、図２（ｂ）は、各信号Ｐ１，Ｎ１，Ｐ２，Ｎ２の波形図である。なお、図２（ｂ）において、実線がクロストークを受けた場合、点線がクロストークがない場合を示している。

信号出力回路１２１_１，１２１_２と信号入力回路１３１_１，１３１_２との間で、２組の差動信号線１４０_１，１４０_２が隣接して配置されている。信号出力回路１２１_１，１２１_２から配線並び替え部（信号ヴィア）迄の区間Ｉと、配線並び替え部から信号入力回路１３１_１，１３１_２迄の区間ＩＩとでポジティブ側／ネガティブ側の信号線の並び順が変更されている。つまり、図２（ａ）は、経路の途中で配線の並び替えが行われる様子を模式的に表している。

図２（ａ）では、区間Ｉにおいて差動信号線１４０_１，１４０_２は、ネガティブ側の信号線１４０Ｎ_１、ポジティブ側の信号線１４０Ｐ_１、ポジティブ側の信号線１４０Ｐ_２、ネガティブ側の信号線１４０Ｎ_２の並び順になっている。区間ＩＩにおいて差動信号線１４０_１，１４０_２は、ポジティブ側の信号線１４０Ｐ_１、ネガティブ側の信号線１４０Ｎ_１、ネガティブ側の信号線１４０Ｎ_２、ポジティブ側の信号線１４０Ｐ_２の並び順になっている。

上記伝送路のクロストークを考えると、区間Ｉでは、ポジティブ側の信号線１４０Ｐ_１とポジティブ側の信号線１４０Ｐ_２とが隣接配置されているため、図２（ｂ）に示すように、この２線間で主にクロストークによる波形変化が発生する。信号線１４０Ｐ_１，１４０Ｐ_２を伝搬する差動信号が同相であるので、ポジティブ側の信号線１４０Ｐ_１と信号線１４０Ｐ_２の各々に、コモンモードクロストークが重畳する。

一方で、区間ＩＩでは、ネガティブ側の信号線１４０Ｎ_１とネガティブ側の信号線１４０Ｎ_２とが隣接配置されているため、図２（ｂ）に示すように、この２線間で主にクロストークによる波形変化が発生する。信号線１４０Ｎ_１，１４０Ｎ_２を伝搬する差動信号が同相であるので、ネガティブ側の信号線１４０Ｎ_１と信号線１４０Ｎ_２の各々に、コモンモードクロストークが重畳する。

つまり、差動信号線１４０_１のポジティブ側の信号線１４０Ｐ_１はコモンモードクロストークによってスルーレートが変動する。ネガティブ側の信号線１４０Ｎ_１は信号線１４０Ｐ_１が受けるクロストークとは逆相のコモンモードクロストークによってスルーレートが変動する。

同様に、差動信号線１４０_２のポジティブ側の信号線１４０Ｐ_２はコモンモードクロストークによってスルーレートが変動する。ネガティブ側の信号線１４０Ｎ_２は信号線１４０Ｐ_２が受けるクロストークとは逆相のコモンモードクロストークによってスルーレートが変動する。

これにより、信号受信側、即ち各信号入力回路１３１_１，１３１_２の入力端子で、差動信号におけるポジティブ側の信号とネガティブ側の信号とのスルーレートが近づくことで、差動信号の交差電圧の変動量が低減する。

さらに、２組の差動信号線１４０_１，１４０_２は、区間Ｉにおいて隣接して配置される各配線部分の配線方向の配線長と、区間ＩＩにおいて隣接して配置される各配線部分の配線方向の配線長とが等しくなるように配線されている。なお本願発明における実施形態において、配線長が等しいとは、３ｍｍ以下の配線長の差を言う。ただし、この配線長の差は、伝送する信号の周波数にもよる。

具体的には、信号パターン１４２Ｐ_１（１４２Ｐ_２）と信号パターン１４４Ｎ_１（１４４Ｎ_２）との配線長が等しい。また、第１実施形態では、信号パターン１４２Ｐ_１と信号パターン１４２Ｐ_２、信号パターン１４４Ｎ_１と信号パターン１４４Ｎ_２との配線長が等しい。

以上の構成により、差動信号線１４０_１と差動信号線１４０_２の各々のポジティブ側の信号線１４０Ｐ_１，１４０Ｐ_２とネガティブ側の信号線１４０Ｎ_１，１４０Ｎ_２に重畳するクロストークが逆相でかつ等量となる。それ故、ポジティブ側の信号とネガティブ側の信号のスルーレートはクロストークによる変動量が同一となるため、一対の差動信号の交差電圧の変動量がより低減する。

ここで、差動信号線１４０Ｐ_１の立ち上り／立ち下り時間をＴｒｆ_Ｐ１とする。一対の差動信号Ｐ１に対する一対の差動信号Ｐ２の出力位相差をδ_{Ｐ２，Ｐ１}とする。また、差動信号線１４０Ｐ_１に対する差動信号線１４０Ｐ_２の配線長差をΔｌ_{１４０Ｐ２，１４０Ｐ１}、差動信号線１４０Ｐ_１に対する差動信号線１４０Ｎ_２の配線長差をΔｌ_{１４０Ｎ２，１４０Ｐ１}、差動信号線周囲の絶縁体に対する実効比誘電率をε_Ｓとする。この時、交差電圧の変動量の低減効果を十分に発揮させるために、以下の数式が成り立っていることが好ましい（ｃは光速）。なお、差動信号線１４０Ｎ_１、１４０Ｐ_２、１４０Ｎ_２の立ち上り／立ち下り時間についても同様である。

また、図１に示す構成で交差電圧の変動量の低減効果が顕著に現れるのは、分布定数線路としての考慮が必要な配線長でクロストークが重畳する場合である。差動信号線１４０Ｐ_１の信号パターン１４２Ｐ_１の長さ（区間Ｉの長さ）をＬ_{１４２Ｐ１}とする。また、差動信号線１４０Ｐ_１の信号パターン１４４Ｐ_１の長さ（区間ＩＩの長さ）をＬ_{１４４Ｐ１}とする。この時、交差電圧の変動量の低減効果を十分に発揮させるために、以下の数式を満たすことが好ましい。なお、信号パターン１４２Ｎ_１、１４２Ｐ_２、１４２Ｎ_２、１４４Ｎ_１、１４４Ｐ_２、１４４Ｎ_２についても同様である。また、信号反射の影響を受けないように、信号出力回路１２１、信号入力回路１３１、配線パターン１４２Ｐ，１４２Ｎ，１４４Ｐ，１４４Ｎ、配線並び替え部である信号ヴィア１４３Ｐ，１４３Ｎのインピーダンスは揃えておくことが好ましい。

第１実施形態において、プリント配線板１０１は、４層構成の例で示したが、４層に限定するものではない。また、信号パターン１４２Ｐ_１と信号パターン１４２Ｐ_２との間や信号パターン１４４Ｎ_１と信号パターン１４４Ｎ_２との間にグラウンド線などの信号線以外の配線が介在していてもよい。

隣接して配置される各配線部分（信号パターン１４２Ｐ_１と信号パターン１４２Ｐ_２、信号パターン１４４Ｎ_１と信号パターン１４４Ｎ_２）を伝搬する差動信号が同相でなくてもよく、逆相やランダムパルスであっても交差電圧の変動量の低減効果は発揮される。そのため、２組の差動信号線１４０_１，１４０_２のポジティブ／ネガティブの配線の並び順は第１実施形態に限定されず、どのような組み合わせであってもよい。

また、第１実施形態では、プリント配線板１０１が、２組の差動信号線１４０_１，１４０_２を有する場合について説明したが、これに限定するものではなく、差動信号線を３組以上有している場合についても本発明は適用可能である。この場合、複数組の差動信号線のうち、隣り合う２組の差動信号線について、第１実施形態のように、各差動信号線における一方の信号線と他方の信号線とが、経路の途中で交差するように配線されていればよい。

［第２実施形態］
次に、本発明の第２実施形態に係るプリント回路板について説明する。図３は、本発明の第２実施形態に係るプリント回路板を示す平面図である。図３に示すプリント回路板２００は、プリント配線板２０１と、プリント配線板２０１に実装された、第１の半導体パッケージであるＩＣ２１１及び第２の半導体パッケージであるＩＣ２１２と、を備えている。

プリント配線板２０１は、導体パターンが配置された導体層を複数有する多層（例えば４層）のプリント配線板である。導体層である内層のうちの１つが主に不図示の電源パターンが配置された電源層であり、１つが主に不図示のグラウンドパターンが配置されたグラウンド層である。電源パターンは、電源電位が印加される、プレーン状に形成された導体であり、グラウンドパターンは、グラウンド電位が印加される、プレーン状に形成された導体である。なお、電源層には、電源電位が印加される導体以外の導体（グラウンド線や信号線等）が配置されていてもよく、また、グラウンド層には、グラウンド電位が印加される導体以外の導体（電源線や信号線等）が配置されていてもよい。

プリント配線板２０１の一対の表層（表面）２０１Ａ，２０１Ｂは、主に信号線が配置される信号配線層（第１信号配線層及び第２信号配線層）である。なお、信号配線層には、信号が印加される導体以外の導体（グラウンド線や電源線等）が配置されていてもよい。

一対の表層２０１Ａ，２０１Ｂのうち一方の表層２０１Ａには、ＩＣ２１１及びＩＣ２１２が実装されている。即ち、ＩＣ２１１及びＩＣ２１２は、同一の面２０１Ａに実装されている。

第２実施形態では、第１信号配線層である表層２０１Ａには、絶縁体層を介してグラウンド層が隣接して配置され、第２信号配線層である表層２０１Ｂには、絶縁体層を介して電源層が隣接して配置されている。このように、第１信号配線層、グラウンド層、電源層及び第２信号配線層の４つの導体層が絶縁体層を介して積層された４層のプリント配線板２０１が構成されている。

ＩＣ２１１は、複数（第２実施形態では２つ）の信号出力回路（信号送信回路、ドライバ）２２１_１，２２１_２を有する。また、ＩＣ２１２は、複数（第２実施形態では２つ）の信号入力回路（信号受信回路、レシーバ）２３１_１，２３１_２を有する。

信号出力回路（第１の信号送信回路）２２１_１は、一対の差動信号（ポジティブ側の差動信号Ｐ１及びネガティブ側の差動信号Ｎ１）Ｐ１，Ｎ１を出力（送信）する一対の出力端子（送信端子）２２１Ｐ_１，２２１Ｎ_１を有する。即ち、信号出力回路２２１_１は、差動信号Ｐ１を出力する出力端子２２１Ｐ_１と、差動信号Ｎ１を出力する出力端子２２１Ｎ_１とを有する。

同様に、信号出力回路（第２の信号送信回路）２２１_２は、一対の差動信号（ポジティブ側の差動信号Ｐ２及びネガティブ側の差動信号Ｎ２）Ｐ２，Ｎ２を出力（送信）する一対の出力端子（送信端子）２２１Ｐ_２，２２１Ｎ_２を有する。即ち、信号出力回路２２１_２は、差動信号Ｐ２を出力する出力端子２２１Ｐ_２と、差動信号Ｎ２を出力する出力端子２２１Ｎ_２とを有する。これら複数の信号出力回路２２１_１，２２１_２は、同一の回路構成である。

信号入力回路（第１の信号受信回路）２３１_１は、一対の差動信号Ｐ１，Ｎ１を入力（受信）する一対の入力端子（受信端子）２３１Ｐ_１，２３１Ｎ_１を有する。即ち、信号入力回路２３１_１は、差動信号Ｐ１を入力する入力端子２３１Ｐ_１と、差動信号Ｎ１を入力する入力端子２３１Ｎ_１とを有する。

同様に、信号入力回路（第２の信号受信回路）２３１_２は、一対の差動信号Ｐ２，Ｎ２を入力（受信）する一対の入力端子（受信端子）２３１Ｐ_２，２３１Ｎ_２を有する。即ち、信号入力回路２３１_２は、差動信号Ｐ２を入力する入力端子２３１Ｐ_２と、差動信号Ｎ２を入力する入力端子２３１Ｎ_２とを有する。これら複数の信号入力回路２３１_１，２３１_２は、同一の回路構成である。

第２実施形態では、複数の信号出力回路２２１_１，２２１_２が、１つの半導体パッケージでパッケージ化されている場合について説明するが、個別の半導体パッケージで構成されていてもよい。同様に、複数の信号入力回路２３１_１，２３１_２が、１つの半導体パッケージでパッケージ化されている場合について説明するが、個別の半導体パッケージで構成されていてもよい。

プリント配線板２０１には、配線方向の一端に一対の出力端子が接続され、配線方向の他端に一対の入力端子が接続されて、一対の差動信号の伝送路となる差動信号線が複数組、並行して形成されている。

即ち、プリント配線板２０１には、複数組（第２実施形態では２組）の差動信号線２４０_１（第１の差動信号線），２４０_２（第２の差動信号線）が配線方向と直交する方向に互いに間隔をあけて並行して形成されている。各差動信号線２４０_１，２４０_２は、それぞれ一対の信号伝送路からなる。即ち、差動信号線２４０_１は、ネガティブ側の差動信号Ｎ１の伝送路となる差動信号線２４０Ｎ_１（第１の信号伝送路）と、ポジティブ側の差動信号Ｐ１の伝送路となる差動信号線２４０Ｐ_１（第２の信号伝送路）とからなる。差動信号線２４０_２は、ポジティブ側の差動信号Ｐ２の伝送路となる差動信号線２４０Ｐ_２（第３の信号伝送路）と、ネガティブ側の差動信号Ｎ２の伝送路となる差動信号線２４０Ｎ_２（第４の信号伝送路）とからなる。差動信号線２４０Ｐ_１と差動信号線２４０Ｎ_１とは、互いに隣接して配置されている。差動信号線２４０Ｐ_２と差動信号線２４０Ｎ_２とは、互いに隣接して配置されている。これらＩＣ２１１の信号出力回路２２１_１，２２１_２、ＩＣ２１２の信号入力回路２３１_１，２３１_２及び差動信号線２４０_１，２４０_２を有して差動伝送回路２６０が構成されている。

差動信号線２４０Ｎ_１は、ランド２４１Ｎ_１、信号パターン２４２Ｎ_１（第１の配線パターン）及び信号ヴィア２４３Ｎ_１を有している。また差動信号線２４０Ｎ_１は、信号パターン２４４Ｎ_１（第２の配線パターン）、信号ヴィア２４５Ｎ_１、信号パターン２４６Ｎ_１（第３の配線パターン）及びランド２４７Ｎ_１を有している。ランド２４１Ｎ_１は、表層２０１Ａに形成され、出力端子２２１Ｎ_１がはんだ等で接合される導体であり、差動信号線２４０Ｎ_１の配線方向の一端となる。ランド２４７Ｎ_１は、表層２０１Ａに形成され、入力端子２３１Ｎ_１がはんだ等で接合される導体であり、差動信号線２４０Ｎ_１の配線方向の他端となる。信号ヴィア２４３Ｎ_１，２４５Ｎ_１は、プリント配線板２０１に形成されたヴィアホール（スルーホール）に形成された導体である。

信号パターン２４２Ｎ_１は、表層２０１Ａに形成された導体であり、信号ヴィア２４３Ｎ_１に対してＩＣ２１１側（第１の半導体パッケージ側）に配置され、ランド２４１Ｎ_１と信号ヴィア２４３Ｎ_１とを電気的に接続する。信号パターン２４４Ｎ_１は、表層２０１Ｂに形成された導体であり、信号ヴィア２４３Ｎ_１と信号ヴィア２４５Ｎ_１との間に配置され、信号ヴィア２４３Ｎ_１と信号ヴィア２４５Ｎ_１とを電気的に接続する。信号パターン２４６Ｎ_１は、表層２０１Ａに形成された導体であり、信号ヴィア２４５Ｎ_１に対してＩＣ２１２側（第２の半導体パッケージ側）に配置され、信号ヴィア２４５Ｎ_１とランド２４７Ｎ_１とを電気的に接続する。

差動信号線２４０Ｐ_１は、ランド２４１Ｐ_１、信号パターン２４２Ｐ_１（第４の配線パターン）及び信号ヴィア２４３Ｐ_１を有している。また差動信号線２４０Ｐ_１は、信号パターン２４４Ｐ_１（第５の配線パターン）、信号ヴィア２４５Ｐ_１、信号パターン２４６Ｐ_１（第６の配線パターン）及びランド２４７Ｐ_１を有している。ランド２４１Ｐ_１は、表層２０１Ａに形成され、出力端子２２１Ｐ_１がはんだ等で接合される導体であり、差動信号線２４０Ｐ_１の配線方向の一端となる。ランド２４７Ｐ_１は、表層２０１Ａに形成され、入力端子２３１Ｐ_１がはんだ等で接合される導体であり、差動信号線２４０Ｐ_１の配線方向の他端となる。信号ヴィア２４３Ｐ_１，２４５Ｐ_１は、プリント配線板２０１に形成されたヴィアホール（スルーホール）に形成された導体である。

信号パターン２４２Ｐ_１は、表層２０１Ａに形成された導体であり、信号ヴィア２４３Ｐ_１に対してＩＣ２１１側（第１の半導体パッケージ側）に配置され、ランド２４１Ｐ_１と信号ヴィア２４３Ｐ_１とを電気的に接続する。信号パターン２４４Ｐ_１は、表層２０１Ｂに形成された導体であり、信号ヴィア２４３Ｐ_１と信号ヴィア２４５Ｐ_１との間に配置され、信号ヴィア２４３Ｐ_１と信号ヴィア２４５Ｐ_１とを電気的に接続する。信号パターン２４６Ｐ_１は、表層２０１Ａに形成された導体であり、信号ヴィア２４５Ｐ_１に対してＩＣ２１２側（第２の半導体パッケージ側）に配置され、信号ヴィア２４５Ｐ_１とランド２４７Ｐ_１とを電気的に接続する。

差動信号線２４０Ｐ_２は、ランド２４１Ｐ_２、信号パターン２４２Ｐ_２（第７の配線パターン）及び信号ヴィア２４３Ｐ_２を有している。また差動信号線２４０Ｐ_２は、信号パターン２４４Ｐ_２（第８の配線パターン）、信号ヴィア２４５Ｐ_２、信号パターン２４６Ｐ_２（第９の配線パターン）及びランド２４７Ｐ_２を有している。ランド２４１Ｐ_２は、表層２０１Ａに形成され、出力端子２２１Ｐ_２がはんだ等で接合される導体であり、差動信号線２４０Ｐ_２の配線方向の一端となる。ランド２４７Ｐ_２は、表層２０１Ａに形成され、入力端子２３１Ｐ_２がはんだ等で接合される導体であり、差動信号線２４０Ｐ_２の配線方向の他端となる。信号ヴィア２４３Ｐ_２，２４５Ｐ_２は、プリント配線板２０１に形成されたヴィアホール（スルーホール）に形成された導体である。

信号パターン２４２Ｐ_２は、表層２０１Ａに形成された導体であり、信号ヴィア２４３Ｐ_２に対してＩＣ２１１側（第１の半導体パッケージ側）に配置され、ランド２４１Ｐ_２と信号ヴィア２４３Ｐ_２とを電気的に接続する。信号パターン２４４Ｐ_２は、表層２０１Ｂに形成された導体であり、信号ヴィア２４３Ｐ_２と信号ヴィア２４５Ｐ_２との間に配置され、信号ヴィア２４３Ｐ_２と信号ヴィア２４５Ｐ_２とを電気的に接続する。信号パターン２４６Ｐ_２は、表層２０１Ａに形成された導体であり、信号ヴィア２４５Ｐ_２に対してＩＣ２１２側（第２の半導体パッケージ側）に配置され、信号ヴィア２４５Ｐ_２とランド２４７Ｐ_２とを電気的に接続する。

差動信号線２４０Ｎ_２は、ランド２４１Ｎ_２、信号パターン２４２Ｎ_２（第１０の配線パターン）及び信号ヴィア２４３Ｎ_２を有している。また差動信号線２４０Ｎ_２は、信号パターン２４４Ｎ_２（第１１の配線パターン）、信号ヴィア２４５Ｎ_２、信号パターン２４６Ｎ_２（第１２の配線パターン）及びランド２４７Ｎ_２を有している。ランド２４１Ｎ_２は、表層２０１Ａに形成され、出力端子２２１Ｎ_２がはんだ等で接合される導体であり、差動信号線２４０Ｎ_２の配線方向の一端となる。ランド２４７Ｎ_２は、表層２０１Ａに形成され、入力端子２３１Ｎ_２がはんだ等で接合される導体であり、差動信号線２４０Ｎ_２の配線方向の他端となる。信号ヴィア２４３Ｎ_２，２４５Ｎ_２は、プリント配線板２０１に形成されたヴィアホール（スルーホール）に形成された導体である。

信号パターン２４２Ｎ_２は、表層２０１Ａに形成された導体であり、信号ヴィア２４３Ｎ_２に対してＩＣ２１１側（第１の半導体パッケージ側）に配置され、ランド２４１Ｎ_２と信号ヴィア２４３Ｎ_２とを電気的に接続する。信号パターン２４４Ｎ_２は、表層２０１Ｂに形成された導体であり、信号ヴィア２４３Ｎ_２と信号ヴィア２４５Ｎ_２との間に配置され、信号ヴィア２４３Ｎ_２と信号ヴィア２４５Ｎ_２とを電気的に接続する。信号パターン２４６Ｎ_２は、表層２０１Ａに形成された導体であり、信号ヴィア２４５Ｎ_２に対してＩＣ２１２側（第２の半導体パッケージ側）に配置され、信号ヴィア２４５Ｎ_２とランド２４７Ｎ_２とを電気的に接続する。

以上、隣り合う２組の差動信号線２４０_１，２４０_２における差動信号線２４０Ｐ_１，２４０Ｎ_１，２４０Ｐ_２，２４０Ｎ_２は、第１層である表層２０１Ａと、第１層とは異なる第２層である表層２０１Ｂとに複数の信号ヴィアを介して配線されている。

２組の差動信号線２４０_１，２４０_２は隣り合うように配置されている。第２実施形態では、隣り合う２組の差動信号線２４０_１，２４０_２の間には、グラウンド線や電源線等の他の導体が介在していない。

また、隣り合う差動信号線２４０Ｐ_１と差動信号線２４０Ｎ_１との間、及び隣り合う差動信号線２４０Ｐ_２と差動信号線２４０Ｎ_２との間にも、グラウンド線や電源線等の他の導体が介在していない。

ここで、図３に示すように、プリント配線板２０１の表層（表面）２０１Ａ，２０１Ｂに垂直な方向（垂直方向）をＺ方向とする。第２実施形態では、Ｚ方向から平面視した場合、差動信号線２４０_１（２４０_２）における一方の差動信号線２４０Ｐ_１（２４０Ｐ_２）と他方の差動信号線２４０Ｎ_１（２４０Ｎ_２）とが、経路の途中で２回交差するように配線されている。即ち、差動信号線２４０_１と差動信号線２４０_２のポジティブ側／ネガティブ側の信号線の並び順がそれぞれ交差している。

具体的には、信号出力回路２２１_１，２２１_２に近い側では、ネガティブ側の信号パターン２４２Ｎ_１、ポジティブ側の信号パターン２４２Ｐ_１、ポジティブ側の信号パターン２４２Ｐ_２、ネガティブ側の信号パターン２４２Ｎ_２の並び順となる。また、信号出力回路と信号入力回路との中間（信号ヴィア間）では、ポジティブ側の信号パターン２４４Ｐ_１、ネガティブ側の信号パターン２４４Ｎ_１、ネガティブ側の信号パターン２４４Ｎ_２、ポジティブ側の信号パターン２４４Ｐ_２の並び順となる。また、信号入力回路２３１_１，２３１_２に近い側では、ネガティブ側の信号パターン２４６Ｎ_１、ポジティブ側の信号パターン２４６Ｐ_１、ポジティブ側の信号パターン２４６Ｐ_２、ネガティブ側の信号パターン２４６Ｎ_２の並び順となる。即ち、信号パターン２４６Ｐ_１，２４６Ｎ_１，２４６Ｐ_２，２４６Ｎ_２のポジティブ／ネガティブの配線の並び順は、信号パターン２４２Ｐ_１，２４２Ｎ_１，２４２Ｐ_２，２４２Ｎ_２のポジティブ／ネガティブの配線の並び順と同じである。一方、信号パターン２４４Ｐ_１，２４４Ｎ_１，２４４Ｐ_２，２４４Ｎ_２のポジティブ／ネガティブの配線の並び順は、信号パターン２４２Ｐ_１，２４２Ｎ_１，２４２Ｐ_２，２４２Ｎ_２のポジティブ／ネガティブの配線の並び順と異なる。

換言すると、信号出力回路２２１_１，２２１_２に近い側では、差動信号線２４０_１のうちポジティブ側の信号線２４０Ｐ_１と、差動信号線２４０_２のうちポジティブ側の信号線２４０Ｐ_２とが向かい合っている。中間部分（信号ヴィア間）では、差動信号線２４０_１のうちネガティブ側の信号線２４０Ｎ_１と、差動信号線２４０_２のうちネガティブ側の信号線２４０Ｎ_２とが向かい合っている。また、信号入力回路２３１_１，２３１_２に近い側では、差動信号線２４０_１のうちポジティブ側の信号線２４０Ｐ_１と、差動信号線２４０_２のうちポジティブ側の信号線２４０Ｐ_２とが向かい合っている。

このように、第２実施形態では、差動信号線２４０_１，２４０_２において、信号ヴィア２４３Ｐ_１，２４３Ｎ_１と信号ヴィア２４３Ｐ_２，２４３Ｎ_２が、配線方向と直交する方向で交差する部分を構成している。また、差動信号線２４０_１，２４０_２において、信号ヴィア２４５Ｐ_１，２４５Ｎ_１と信号ヴィア２４５Ｐ_２，２４５Ｎ_２が、配線方向と直交する方向で交差する部分を構成している。即ち、差動信号線２４０_１（２４０_２）は、表層２０１Ａと表層２０１Ｂとで、一方の差動信号線２４０Ｐ_１（２４０Ｐ_２）と他方の差動信号線２４０Ｎ_１（２４０Ｎ_２）とが交差するように配線されている。

上記の構成にすることで、ＩＣ２１１及びＩＣ２１２を、例えば耐熱性や重量、高さ制約の観点などで、同一の面２０１Ａに配置した場合、ポジティブ側の信号線に重畳したクロストークに対して、ネガティブ側の信号線には逆相のクロストークが重畳する。これにより、各差動信号線を流れる差動信号に関して、ポジティブ側の信号とネガティブ側の信号とのスルーレートが近づき、一対の差動信号の交差電圧の変動量が低減する。

また、複数組の差動信号線のうち隣り合う２組の差動信号線２４０_１，２４０_２について配置が交差する部分が、２組の差動信号線２４０_１，２４０_２の間の配線方向に沿う中心線Ｃ_２に対して線対称となるように形成されている。

第２実施形態では、配置が交差する部分は、信号ヴィア２４３Ｐ_１，２４３Ｎ_１と信号ヴィア２４３Ｐ_２，２４３Ｎ_２、並びに信号ヴィア２４５Ｐ_１，２４５Ｎ_１と信号ヴィア２４５Ｐ_２，２４５Ｎ_２である。従って、信号ヴィア２４３Ｐ_１，２４３Ｎ_１と信号ヴィア２４３Ｐ_２，２４３Ｎ_２とが中心線Ｃ_２に対して線対称に配置され、信号ヴィア２４５Ｐ_１，２４５Ｎ_１と信号ヴィア２４５Ｐ_２，２４５Ｎ_２とが中心線Ｃ_２に対して線対称に配置されている。この線対称構成にすることで、信号パターン２４２Ｐ_１，２４６Ｐ_１と信号パターン２４２Ｐ_２，２４６Ｐ_２との間で重畳するクロストークと、信号パターン２４４Ｎ_１と信号パターン２４４Ｎ_２との間で重畳するクロストークとの位相が効果的に一致する。これにより、差動信号の交差電圧の変動量が効果的に低減する。

更に、第２実施形態では、差動信号線２４０_１と差動信号線２４０_２とが、中心線Ｃ_２に対して線対称に配置されている。これにより、差動信号の交差電圧の変動量が更に効果的に低減する。

また、第２実施形態では、隣り合う２組の差動信号線２４０_１，２４０_２について、差動信号線２４０_１と差動信号線２４０_２との間で隣接して配置される各配線部分を伝達する信号が同相となるように配線されている。即ち、信号パターン２４２Ｐ_１と信号パターン２４２Ｐ_２とが、隣接して配置される各配線部分である。また、信号パターン２４４Ｎ_１と信号パターン２４４Ｎ_２とが、隣接して配置される各配線部分であり、信号パターン２４６Ｐ_１と信号パターン２４６Ｐ_２とが、隣接して配置される各配線部分である。

更に、ポジティブ側の信号パターン２４２Ｐ_１，２４２Ｐ_２と信号パターン２４６Ｐ_１，２４６Ｐ_２の配線長の合計と、ネガティブ側の信号パターン２４４Ｎ_１，２４４Ｎ_２の配線長の合計とが等しい。

即ち、差動信号線２４０_１の差動信号線２４０Ｐ_１と差動信号線２４０_２の差動信号線２４０Ｐ_２とが隣接して配置される配線部分の配線方向の配線長の合計をＬ_１ｓｕｍとする。また、差動信号線２４０_１の差動信号線２４０Ｎ_１と差動信号線２４０_２の差動信号線２４０Ｎ_２とが隣接して配置される配線部分の配線方向の配線長の合計をＬ_２ｓｕｍとする。２組の差動信号線２４０_１，２４０_２は、配線長Ｌ_１ｓｕｍと配線長Ｌ_２ｓｕｍが等しくなるように配線されている。

具体的には、信号パターン２４２Ｐ_１（２４２Ｐ_２）と信号パターン２４６Ｐ_１（２４６Ｐ_２）の配線長の合計と、信号パターン２４４Ｎ_１（２４４Ｎ_２）の配線長とが等しい。

以上、ポジティブ側の配線とネガティブ側の配線に重畳するクロストークが逆相、かつ、等量となる。そのため、ポジティブ側の信号とネガティブ側の信号のスルーレートは、クロストークによる変動量が同一となる。したがって、一対の差動信号の交差電圧の変動量がより低減する。

なお、第２実施形態では、各差動信号線２４０Ｐ_１，２４０Ｎ_１，２４０Ｐ_２，２４０Ｎ_２において信号ヴィアが２つの場合について説明したが、２つ以上であってもよい。この場合、信号パターンと信号ヴィアとのインピーダンス不整合による信号反射やポジティブ側の信号とネガティブ側の信号との差動性の崩れを考えると、必要最小限のヴィア数（２つ以下）であることが好ましい。

また、第２実施形態において、プリント配線板２０１は、４層構成の例で示したが、４層に限定するものではない。また、信号パターン２４２Ｐ_１と信号パターン２４２Ｐ_２との間や信号パターン２４４Ｎ_１と信号パターン２４４Ｎ_２との間などにグラウンド線などの信号線以外の配線が介在していてもよい。

また、隣接して配置される各配線部分（信号パターン２４２Ｐ_１と信号パターン２４２Ｐ_２、信号パターン２４４Ｎ_１と信号パターン２４４Ｎ_２、信号パターン２４６Ｐ_１と信号パターン２４６Ｐ_２）を伝搬する差動信号が同相でなくてもよい。例えば、逆相やランダムパルスであっても同様に効果は発揮される。そのため、差動信号線２４０_１，２４０_２のポジティブ／ネガティブの配線の並び順は第２実施形態に限定されず、どのような組み合わせであってもよい。

また、第２実施形態では、プリント配線板２０１が、２組の差動信号線２４０_１，２４０_２を有する場合について説明したが、これに限定するものではなく、差動信号線を３組以上有している場合についても本発明は適用可能である。この場合、複数組の差動信号線のうち、隣り合う２組の差動信号線について、第２実施形態のように、各差動信号線における一方の信号線と他方の信号線とが、経路の途中で交差するように配線されていればよい。

［第３実施形態］
次に、本発明の第３実施形態に係るプリント回路板について説明する。図４は、本発明の第３実施形態に係るプリント回路板を示す平面図である。図４に示すプリント回路板３００は、プリント配線板３０１と、プリント配線板３０１に実装された、第１の半導体パッケージであるＩＣ３１１及び第２の半導体パッケージであるＩＣ３１２と、を備えている。また、プリント回路板３００は、電子素子であるチップ部品３５０_１，３５０_２を備えている。

プリント配線板３０１は、片面板（１層のプリント配線板）からなる。表層３０１Ａには、ＩＣ３１１及びＩＣ３１２が実装されている。即ち、ＩＣ３１１及びＩＣ３１２は、同一の面３０１Ａに実装されている。

ＩＣ３１１は、複数（第３実施形態では２つ）の信号出力回路（信号送信回路、ドライバ）３２１_１，３２１_２を有する。また、ＩＣ３１２は、複数（第３実施形態では２つ）の信号入力回路（信号送信回路、レシーバ）３３１_１，３３１_２を有する。

信号出力回路（第１の信号送信回路）３２１_１は、一対の差動信号（ポジティブ側の差動信号Ｐ１及びネガティブ側の差動信号Ｎ１）Ｐ１，Ｎ１を出力（送信）する一対の出力端子（送信端子）３２１Ｐ_１，３２１Ｎ_１を有する。即ち、信号出力回路３２１_１は、差動信号Ｐ１を出力する出力端子３２１Ｐ_１と、差動信号Ｎ１を出力する出力端子３２１Ｎ_１とを有する。

同様に、信号出力回路（第２の信号送信回路）３２１_２は、一対の差動信号（ポジティブ側の差動信号Ｐ２及びネガティブ側の差動信号Ｎ２）Ｐ２，Ｎ２を出力（送信）する一対の出力端子（送信端子）３２１Ｐ_２，３２１Ｎ_２を有する。即ち、信号出力回路３２１_２は、差動信号Ｐ２を出力する出力端子３２１Ｐ_２と、差動信号Ｎ２を出力する出力端子３２１Ｎ_２とを有する。これら複数の信号出力回路３２１_１，３２１_２は、同一の回路構成である。

信号入力回路（第１の信号受信回路）３３１_１は、一対の差動信号Ｐ１，Ｎ１を入力（受信）する一対の入力端子（受信端子）３３１Ｐ_１，３３１Ｎ_１を有する。即ち、信号入力回路３３１_１は、差動信号Ｐ１を入力する入力端子３３１Ｐ_１と、差動信号Ｎ１を入力する入力端子３３１Ｎ_１とを有する。

同様に、信号入力回路（第２の信号受信回路）３３１_２は、一対の差動信号Ｐ２，Ｎ２を入力（受信）する一対の入力端子（受信端子）３３１Ｐ_２，３３１Ｎ_２を有する。即ち、信号入力回路３３１_２は、差動信号Ｐ２を入力する入力端子３３１Ｐ_２と、差動信号Ｎ２を入力する入力端子３３１Ｎ_２とを有する。これら複数の信号入力回路３３１_１，３３１_２は、同一の回路構成である。

第３実施形態では、ＩＣ３１１は、複数のグラウンド端子３２１Ｇ_１，３２１Ｇ_２，３２１Ｇ_３を有し、ＩＣ３１２は、複数のグラウンド端子３３１Ｇ_１，３３１Ｇ_２，３３１Ｇ_３を有する。

グラウンド端子３２１Ｇ_１，３２１Ｇ_２の間に、出力端子３２１Ｐ_１，３２１Ｎ_１が配置され、グラウンド端子３２１Ｇ_２，３２１Ｇ_３の間に、出力端子３２１Ｐ_２，３２１Ｎ_２が配置されている。また、グラウンド端子３３１Ｇ_１，３３１Ｇ_２の間に、入力端子３３１Ｐ_１，３３１Ｎ_１が配置され、グラウンド端子３３１Ｇ_２，３３１Ｇ_３の間に、入力端子３３１Ｐ_２，３３１Ｎ_２が配置されている。

プリント配線板３０１には、配線方向の一端に一対の出力端子が接続され、配線方向の他端に一対の入力端子が接続されて、一対の差動信号の伝送路となる差動信号線が複数組、並行して形成されている。

即ち、プリント配線板３０１には、表層３０１Ａに、複数組（第３実施形態では２組）の差動信号線３４０_１（第１の差動信号線），３４０_２（第２の差動信号線）が配線方向と直交する方向に互いに間隔をあけて並行して形成されている。各差動信号線３４０_１，３４０_２は、それぞれ一対の信号伝送路からなる。即ち、差動信号線３４０_１は、ネガティブ側の差動信号Ｎ１の伝送路となる差動信号線３４０Ｎ_１（第１の信号伝送路）と、ポジティブ側の差動信号Ｐ１の伝送路となる差動信号線３４０Ｐ_１（第２の信号伝送路）とからなる。差動信号線３４０_２は、ポジティブ側の差動信号Ｐ２の伝送路となる差動信号線３４０Ｐ_２（第３の信号伝送路）と、ネガティブ側の差動信号Ｎ２の伝送路となる差動信号線３４０Ｎ_２（第４の信号伝送路）とからなる。差動信号線３４０Ｐ_１と差動信号線３４０Ｎ_１とは、互いに隣接して配置されている。差動信号線３４０Ｐ_２と差動信号線３４０Ｎ_２とは、互いに隣接して配置されている。

また、プリント配線板３０１には、複数組の差動信号線のうち隣り合う２組の差動信号線３４０_１，３４０_２の間に、グラウンド線又は電源線、第３実施形態ではグラウンド線３４０Ｇ_２が形成されている。グラウンド線３４０Ｇ_２を挟んで差動信号線３４０_１と差動信号線３４０_２とが隣り合って配置されているので、差動インピーダンスが安定する。また、プリント配線板３０１には、グラウンド線３４０Ｇ_１，３４０Ｇ_３が形成されている。差動信号線３４０_１が一対のグラウンド線３４０Ｇ_１，３４０Ｇ_２により挟まれているので、より差動インピーダンスが安定する。また、差動信号線３４０_２が一対のグラウンド線３４０Ｇ_２，３４０Ｇ_３により挟まれているので、より差動インピーダンスが安定する。

差動信号線３４０Ｎ_１は、ランド３４１Ｎ_１、信号パターン３４２Ｎ_１及びランド３４６Ｎ_１を有して構成される。ランド３４１Ｎ_１は、表層３０１Ａに形成され、出力端子３２１Ｎ_１がはんだ等で接合される導体であり、差動信号線３４０Ｎ_１の配線方向の一端となる。ランド３４６Ｎ_１は、表層３０１Ａに形成され、入力端子３３１Ｎ_１がはんだ等で接合される導体であり、差動信号線３４０Ｎ_１の配線方向の他端となる。信号パターン３４２Ｎ_１は、表層３０１Ａに形成された導体であり、ランド３４１Ｎ_１とランド３４６Ｎ_１とを電気的に接続する。

差動信号線３４０Ｐ_１は、ランド３４１Ｐ_１、信号パターン３４２Ｐ_１、ランド３４３Ｐ_１、ランド３４４Ｐ_１、信号パターン３４５Ｐ_１及びランド３４６Ｐ_１を有して構成される。ランド３４１Ｐ_１は、表層３０１Ａに形成され、出力端子３２１Ｐ_１がはんだ等で接合される導体であり、差動信号線３４０Ｐ_１の配線方向の一端となる。ランド３４６Ｐ_１は、表層３０１Ａに形成され、入力端子３３１Ｐ_１がはんだ等で接合される導体であり、差動信号線３４０Ｐ_１の配線方向の他端となる。ランド３４３Ｐ_１及びランド３４４Ｐ_１は、表層３０１Ａに形成され、信号パターン３４２Ｎ_１を挟んで配置されている。信号パターン３４２Ｐ_１は、ランド３４１Ｐ_１とランド３４３Ｐ_１とを電気的に接続する。信号パターン３４５Ｐ_１は、ランド３４４Ｐ_１とランド３４６Ｐ_１とを電気的に接続する。

第３実施形態では、チップ部品３５０_１の一端がランド３４３Ｐ_１に接合され、他端がランド３４４Ｐ_１に接合されている。これにより、表層３０１Ａにおいて一対の差動信号線３４０Ｎ_１，３４０Ｐ_１のうち一方の差動信号線３４０Ｐ_１が、他方の差動信号線３４０Ｎ_１をプリント配線板３０１の外側でチップ部品３５０_１により跨ぐように配線されている。

差動信号線３４０Ｎ_２は、ランド３４１Ｎ_２、信号パターン３４２Ｎ_２及びランド３４６Ｎ_２を有して構成される。ランド３４１Ｎ_２は、表層３０１Ａに形成され、出力端子３２１Ｎ_２がはんだ等で接合される導体であり、差動信号線３４０Ｎ_２の配線方向の一端となる。ランド３４６Ｎ_２は、表層３０１Ａに形成され、入力端子３３１Ｎ_２がはんだ等で接合される導体であり、差動信号線３４０Ｎ_２の配線方向の他端となる。信号パターン３４２Ｎ_２は、表層３０１Ａに形成された導体であり、ランド３４１Ｎ_２とランド３４６Ｎ_２とを電気的に接続する。

差動信号線３４０Ｐ_２は、ランド３４１Ｐ_２、信号パターン３４２Ｐ_２、ランド３４３Ｐ_２、ランド３４４Ｐ_２、信号パターン３４５Ｐ_２及びランド３４６Ｐ_２を有して構成される。ランド３４１Ｐ_２は、表層３０１Ａに形成され、出力端子３２１Ｐ_２がはんだ等で接合される導体であり、差動信号線３４０Ｐ_２の配線方向の一端となる。ランド３４６Ｐ_２は、表層３０１Ａに形成され、入力端子３３１Ｐ_２がはんだ等で接合される導体であり、差動信号線３４０Ｐ_２の配線方向の他端となる。ランド３４３Ｐ_２及びランド３４４Ｐ_２は、表層３０１Ａに形成され、信号パターン３４２Ｎ_２を挟んで配置されている。信号パターン３４２Ｐ_２は、ランド３４１Ｐ_２とランド３４３Ｐ_２とを電気的に接続する。信号パターン３４５Ｐ_２は、ランド３４４Ｐ_２とランド３４６Ｐ_２とを電気的に接続する。

第３実施形態では、チップ部品３５０_２の一端がランド３４３Ｐ_２に接合され、他端がランド３４４Ｐ_２に接合されている。これにより、表層３０１Ａにおいて一対の差動信号線３４０Ｎ_２，３４０Ｐ_２のうち一方の差動信号線３４０Ｐ_２が、他方の差動信号線３４０Ｎ_２をプリント配線板３０１の外側でチップ部品３５０_２により跨ぐように配線されている。

グラウンド線３４０Ｇ_１は、ランド３４１Ｇ_１、グラウンドパターン３４２Ｇ_１及びランド３４６Ｇ_１を有して構成される。ランド３４１Ｇ_１は、表層３０１Ａに形成され、グラウンド端子３２１Ｇ_１がはんだ等で接合される導体であり、グラウンド線３４０Ｇ_１の配線方向の一端となる。ランド３４６Ｇ_１は、表層３０１Ａに形成され、グラウンド端子３３１Ｇ_１がはんだ等で接合される導体であり、グラウンド線３４０Ｇ_１の配線方向の他端となる。グラウンドパターン３４２Ｇ_１は、ランド３４１Ｇ_１とランド３４６Ｇ_１とを電気的に接続する。

同様に、グラウンド線３４０Ｇ_２は、ランド３４１Ｇ_２、グラウンドパターン３４２Ｇ_２及びランド３４６Ｇ_２を有して構成される。ランド３４１Ｇ_２は、表層３０１Ａに形成され、グラウンド端子３２１Ｇ_２がはんだ等で接合される導体であり、グラウンド線３４０Ｇ_２の配線方向の一端となる。ランド３４６Ｇ_２は、表層３０１Ａに形成され、グラウンド端子３３１Ｇ_２がはんだ等で接合される導体であり、グラウンド線３４０Ｇ_２の配線方向の他端となる。グラウンドパターン３４２Ｇ_２は、ランド３４１Ｇ_２とランド３４６Ｇ_２とを電気的に接続する。

同様に、グラウンド線３４０Ｇ_３は、ランド３４１Ｇ_３、グラウンドパターン３４２Ｇ_３及びランド３４６Ｇ_３を有して構成される。ランド３４１Ｇ_３は、表層３０１Ａに形成され、グラウンド端子３２１Ｇ_３がはんだ等で接合される導体であり、グラウンド線３４０Ｇ_３の配線方向の一端となる。ランド３４６Ｇ_３は、表層３０１Ａに形成され、グラウンド端子３３１Ｇ_３がはんだ等で接合される導体であり、グラウンド線３４０Ｇ_３の配線方向の他端となる。グラウンドパターン３４２Ｇ_３は、ランド３４１Ｇ_３とランド３４６Ｇ_３とを電気的に接続する。

ＩＣ３１１の信号出力回路３２１_１，３２１_２、ＩＣ３１２の信号入力回路３３１_１，３３１_２、差動信号線３４０_１，３４０_２、グラウンド線３４０Ｇ_１，３４０Ｇ_２，３４０Ｇ_３及びチップ部品３５０_１，３５０_２で差動伝送回路３６０が構成されている。

ここで、図４に示すように、プリント配線板３０１の表層（表面）３０１Ａに垂直な方向（垂直方向）をＺ方向とする。第３実施形態では、Ｚ方向から平面視した場合、差動信号線３４０_１（３４０_２）における一方の差動信号線３４０Ｐ_１（３４０Ｐ_２）と他方の差動信号線３４０Ｎ_１（３４０Ｎ_２）とが、経路の途中で１回交差するように配線されている。即ち、差動信号線３４０_１と差動信号線３４０_２のポジティブ側／ネガティブ側の信号線の並び順がそれぞれ交差している。

具体的には、信号出力回路３２１_１，３２１_２に近い側では、ネガティブ側の信号パターン３４２Ｎ_１、ポジティブ側の信号パターン３４２Ｐ_１、ポジティブ側の信号パターン３４２Ｐ_２、ネガティブ側の信号パターン３４２Ｎ_２の並び順となる。また、信号入力回路３３１_１，３３１_２に近い側では、ポジティブ側の信号パターン３４５Ｐ_１、ネガティブ側の信号パターン３４２Ｎ_１、ネガティブ側の信号パターン３４２Ｎ_２、ポジティブ側の信号パターン３４５Ｐ_２の並び順となる。即ち、信号パターン３４２Ｎ_１、３４２Ｐ_１、３４２Ｐ_２、３４２Ｎ_２の並び順から信号パターン３４５Ｐ_１、３４２Ｎ_１、３４２Ｎ_２、３４５Ｐ_２の並び順に交差する。

換言すると、信号出力回路３２１_１，３２１_２に近い側では、差動信号線３４０_１のうちポジティブ側の信号線３４０Ｐ_１と、差動信号線３４０_２のうちポジティブ側の信号線３４０Ｐ_２とが向かい合っている。また、信号入力回路３３１_１，３３１_２に近い側では、差動信号線３４０_１のうちネガティブ側の信号線３４０Ｎ_１と、差動信号線３４０_２のうちネガティブ側の信号線３４０Ｎ_２とが向かい合っている。

このように、第３実施形態では、差動信号線３４０_１，３４０_２において、チップ部品３５０_１，３５０_２が、配線方向と直交する方向で交差する部分を構成している。このように、差動信号線３４０Ｐ_１，３４０Ｐ_２を、チップ部品３５０_１，３５０_２を用いて差動信号線３４０Ｎ_１，３４０Ｎ_２を跨いて配線することができ、表層３０１Ａにおいて、交差する部分を形成することができる。

チップ部品３５０_１，３５０_２としては、抵抗素子またはコンデンサ素子が好適であり、波形伝送に好ましい部品定数が選択されるが、特に低抵抗の抵抗素子が好ましい。

第３実施形態によれば、差動信号線３４０_２のポジティブ側の信号線３４０Ｐ_２から差動信号線３４０_１のポジティブ側の信号線３４０Ｐ_１にクロストークが重畳する。また、差動信号線３４０_２のネガティブ側の信号線３４０Ｎ_２から差動信号線３４０_１のネガティブ側の信号線３４０Ｎ_１には、ポジティブ側の信号線に重畳するクロストークとは逆相のクロストークが重畳する。

また、差動信号線３４０_１のポジティブ側の信号線３４０Ｐ_１から差動信号線３４０_２のポジティブ側の信号線３４０Ｐ_２にクロストークが重畳する。また、差動信号線３４０_１のネガティブ側の信号線３４０Ｎ_１から差動信号線３４０_２のネガティブ側の信号線３４０Ｎ_２には、ポジティブ側の信号線に重畳するクロストークとは逆相のクロストークが重畳する。

これにより、安価な片面のプリント配線板３０１において、各差動信号線を流れる信号に関して、ポジティブとネガティブのスルーレートが近づくことで、一対の差動信号の交差電圧の変動量が低減する。

なお、プリント配線板３０１は２層以上であってもよい。また、各差動信号線にチップ部品が複数あってもよい。１組の差動信号線に対してチップ部品が２個の場合は、ポジティブ側とネガティブ側の回路構成が同様となるように、ポジティブ側とネガティブ側の配線各々に１個ずつ配置することが好ましい。

また、複数組の差動信号線のうち隣り合う２組の差動信号線３４０_１，３４０_２について配置が交差する部分が、２組の差動信号線３４０_１，３４０_２の間の配線方向に沿う中心線に対して線対称となるように形成されている。第３実施形態では、複数組の差動信号線のうち隣り合う２組の差動信号線３４０_１，３４０_２について配置が交差する部分が、中心線に沿うグラウンド線３４０Ｇ_２に対して線対称に形成されている。

第３実施形態では、配置が交差する部分は、チップ部品３５０_１，３５０_２で構成される。従って、チップ部品３５０_１とチップ部品３５０_２とがグラウンド線３４０Ｇ_２に対して線対称に配置されている。この線対称構成にすることで、差動信号の交差電圧の変動量が効果的に低減する。

更に、第３実施形態では、差動信号線３４０_１と差動信号線３４０_２とが、中心線に沿うグラウンド線３４０Ｇ_２に対して線対称に配置されている。これにより、差動信号の交差電圧の変動量が更に効果的に低減する。

また、第３実施形態では、隣り合う２組の差動信号線３４０_１，３４０_２について、差動信号線３４０_１と差動信号線３４０_２との間で隣接して配置される各配線部分を伝達する信号が同相となるように配線されている。即ち、信号パターン３４２Ｐ_１と信号パターン３４２Ｐ_２とが、隣接して配置される配線部分である。また、信号パターン３４２Ｎ_１と信号パターン３４２Ｎ_２とが、隣接して配置される配線部分である。

隣接して配置される配線部分を伝搬する差動信号が同相の場合、隣接して配置される配線部分間の電界結合が強くなる。したがって、信号の立ち上がり／立ち下がり時間が縮まり、交差電圧の変動改善に加え、アイパターンの開口も改善する（広がる）。

更にポジティブ側の信号パターン３４２Ｐ_１，３４２Ｐ_２の配線長と、ネガティブ側の信号パターン３４２Ｎ_１，３４２Ｎ_２の配線長（パターンの配置が交差する部分から入力端子迄の配線長）とが等しい。これにより、ポジティブ側の配線とネガティブ側の配線に重畳するクロストークが逆相、かつ、等量となる。そのため、ポジティブ側の信号とネガティブ側の信号のスルーレートは、クロストークによる変動量が同一となる。したがって、一対の差動信号の交差電圧の変動量がより低減する。

なお、第３実施形態では、プリント配線板３０１が、グラウンド線３４０Ｇ_１〜３４０Ｇ_３を有する場合について説明したが、グラウンド線３４０Ｇ_１〜３４０Ｇ_３を省略した構成であってもよい。

また、隣接して配置される配線部分を伝搬する差動信号が同相でなくてもよい。例えば、逆相やランダムパルスであっても同様に効果は発揮される。そのため、差動信号線３４０_１，３４０_２のポジティブ／ネガティブの配線の並び順は第３実施形態に限定されず、どのような組み合わせであってもよい。

また、第３実施形態では、プリント配線板３０１が、２組の差動信号線３４０_１，３４０_２を有する場合について説明したが、これに限定するものではなく、差動信号線を３組以上有している場合についても本発明は適用可能である。この場合、複数組の差動信号線のうち、隣り合う２組の差動信号線について、第３実施形態のように、各差動信号線における一方の信号線と他方の信号線とが、経路の途中で交差するように配線されていればよい。

［第４実施形態］
次に、本発明の第４実施形態に係るプリント回路板について説明する。図５は、本発明の第４実施形態に係るプリント回路板を示す平面図である。図５に示すプリント回路板４００は、プリント配線板４０１と、プリント配線板４０１に実装された、第１の半導体パッケージであるＩＣ４１１及び第２の半導体パッケージであるＩＣ４１２と、を備えている。

プリント配線板４０１は、導体パターンが配置された導体層を複数有する３層以上（例えば４層）の多層プリント配線板である。導体層である内層のうちの１つが主に不図示の電源パターン４０２が配置された電源層であり、１つが主に不図示のグラウンドパターン４０３が配置されたグラウンド層である。電源パターン４０２は、電源電位が印加される、プレーン状に形成された導体であり、グラウンドパターン４０３は、グラウンド電位が印加される、プレーン状に形成された導体である。電源パターン４０２及びグラウンドパターン４０３がプレーン状であるため、広面積であり、電源電位及びグラウンド電位が安定化されている。なお、電源層には、電源電位が印加される導体以外の導体（グラウンド線や信号線等）が配置されていてもよく、また、グラウンド層には、グラウンド電位が印加される導体以外の導体（電源線や信号線等）が配置されていてもよい。

プリント配線板４０１の一対の表層（表面）４０１Ａ，４０１Ｂは、主に信号線が配置される信号配線層（第１信号配線層及び第２信号配線層）である。なお、信号配線層には、信号が印加される導体以外の導体（グラウンド線や電源線等）が配置されていてもよい。

一対の表層４０１Ａ，４０１Ｂのうち、一方の表層４０１ＡにはＩＣ４１１が実装され、他方の表層４０１ＢにはＩＣ４１２が実装されている。

第４実施形態では、第１信号配線層である表層４０１Ａには、絶縁体層を介してグラウンド層が隣接して配置され、第２信号配線層である表層４０１Ｂには、絶縁体層を介して電源層が隣接して配置されている。このように、第１信号配線層、グラウンド層、電源層及び第２信号配線層の４つの導体層が絶縁体層を介して積層された４層のプリント配線板４０１が構成されている。

ＩＣ４１１は、複数（第４実施形態では６つ）の信号出力回路（信号送信回路、ドライバ）４２１_１，４２１_２，４２１_３，４２１_４，４２１_５，４２１_６を有する。また、ＩＣ４１２は、複数（第４実施形態では６つ）の信号入力回路（信号受信回路、レシーバ）４３１_１，４３１_２，４３１_３，４３１_４，４３１_５，４３１_６を有する。各信号出力回路４２１_１〜４２１_６は、上記第１実施形態の信号出力回路１２１_１，１２１_２と同様の構成である。また、各信号入力回路４３１_１〜４３１_６は、上記第１実施形態の信号入力回路１３１_１，１３１_２と同様の構成である。

プリント配線板４０１には、配線方向の一端に一対の出力端子が接続され、配線方向の他端に一対の入力端子が接続されて、一対の差動信号の伝送路となる差動信号線が複数組、並行して形成されている。

即ち、プリント配線板４０１には、複数組（第４実施形態では６組）の差動信号線４４０_１，４４０_２，４４０_３，４４０_４，４４０_５，４４０_６が配線方向と直交する方向に互いに間隔をあけて並行して形成されている。各差動信号線４４０_１，４４０_２，４４０_３，４４０_４，４４０_５，４４０_６は、一対の信号伝送路からなる。

差動信号線４４０_１は、ポジティブ側の差動信号Ｐ１の伝送路となる差動信号線４４０Ｐ_１と、ネガティブ側の差動信号Ｎ１の伝送路となる差動信号線４４０Ｎ_１とからなる。差動信号線４４０_２は、ポジティブ側の差動信号Ｐ２の伝送路となる差動信号線４４０Ｐ_２と、ネガティブ側の差動信号Ｎ２の伝送路となる差動信号線４４０Ｎ_２とからなる。差動信号線４４０_３は、ポジティブ側の差動信号Ｐ３の伝送路となる差動信号線４４０Ｐ_３と、ネガティブ側の差動信号Ｎ３の伝送路となる差動信号線４４０Ｎ_３とからなる。差動信号線４４０_４は、ポジティブ側の差動信号Ｐ４の伝送路となる差動信号線４４０Ｐ_４と、ネガティブ側の差動信号Ｎ４の伝送路となる差動信号線４４０Ｎ_４とからなる。差動信号線４４０_５は、ポジティブ側の差動信号Ｐ５の伝送路となる差動信号線４４０Ｐ_５と、ネガティブ側の差動信号Ｎ５の伝送路となる差動信号線４４０Ｎ_５とからなる。差動信号線４４０_６は、ポジティブ側の差動信号Ｐ６の伝送路となる差動信号線４４０Ｐ_６と、ネガティブ側の差動信号Ｎ６の伝送路となる差動信号線４４０Ｎ_６とからなる。

差動信号線４４０_１，４４０_３，４４０_５は、上記第１実施形態の差動信号線１４０_１と同様の配線構造である。差動信号線４４０_２，４４０_４，４４０_６は、上記第１実施形態の差動信号線１４０_２と同様の配線構造である。よって、第４実施形態では、プリント配線板４０１には、上記第１実施形態の２組の差動信号線１４０_１，１４０_２と同様の構成の配線を複数（３つ）形成されていることとなる。

ここで、図５に示すように、プリント配線板４０１の表層（表面）４０１Ａ，４０１Ｂに垂直な方向（垂直方向）をＺ方向とする。第４実施形態では、Ｚ方向から平面視した場合、各差動信号線４４０_１〜４４０_６における一方の差動信号線４４０Ｐ_１〜４４０Ｐ_６と他方の差動信号線４４０Ｎ_１〜４４０Ｎ_６とが、経路の途中で１回交差するように配線されている。

また、第４実施形態では、差動信号線４４０_１〜４４０_６において、信号ヴィア４４３Ｐ_１，４４３Ｎ_１〜４４３Ｐ_６，４４３Ｎ_６が、経路の途中で交差する部分を構成している。

更に、第４実施形態では、プリント配線板４０１には、信号ヴィア４４３Ｎ_１，４４３Ｐ_１の近傍にグラウンドヴィア４５１_１及び電源ヴィア４５２_１が形成されている。また、プリント配線板４０１には、信号ヴィア４４３Ｎ_１，４４３Ｐ_１の近傍にランド４５３_１及びランド４５４_１が形成されている。グラウンドヴィア４５１_１とランド４５３_１とは、グラウンド線４５５_１で電気的に接続されている。電源ヴィア４５２_１とランド４５４_１とは、電源線４５６_１で電気的に接続されている。そして、一対のランド４５３_１，４５４_１にコンデンサ素子４５７_１が接合されている。これにより、コンデンサ素子４５７_１は、信号ヴィア４４３Ｎ_１，４４３Ｐ_１の近傍に配置され、電源パターン４０２とグラウンドパターン４０３とに、電源ヴィア４５２_１とグラウンドヴィア４５１_１を介して電気的に接続されている。

また、プリント配線板４０１には、信号ヴィア４４３Ｎ_２，４４３Ｐ_２の近傍にグラウンドヴィア４５１_２及び電源ヴィア４５２_２が形成されている。本実施形態では、グラウンドヴィア４５１_２及び電源ヴィア４５２_２は、信号ヴィア４４３Ｎ_３，４４３Ｐ_３の近傍に形成したことにもなる。つまり、グラウンドヴィア４５１_２及び電源ヴィア４５２_２は、信号ヴィア４４３Ｎ_２，４４３Ｐ_２と信号ヴィア４４３Ｎ_３，４４３Ｐ_３との間に形成したことになる。

また、プリント配線板４０１には、信号ヴィア４４３Ｎ_２，４４３Ｐ_２の近傍にランド４５３_２及びランド４５４_２が形成されている。グラウンドヴィア４５１_２とランド４５３_２とは、グラウンド線４５５_２で電気的に接続されている。電源ヴィア４５２_２とランド４５４_２とは、電源線４５６_２で電気的に接続されている。そして、一対のランド４５３_２，４５４_２にコンデンサ素子４５７_２が接合されている。これにより、コンデンサ素子４５７_２は、電源パターン４０２とグラウンドパターン４０３とに、電源ヴィア４５２_２とグラウンドヴィア４５１_２を介して電気的に接続されている。また、コンデンサ素子４５７_２は、信号ヴィア４４３Ｎ_２，４４３Ｐ_２及び信号ヴィア４４３Ｎ_３，４４３Ｐ_３の近傍に配置されている。

信号ヴィア４４３Ｎ_４，４４３Ｐ_４と信号ヴィア４４３Ｎ_５，４４３Ｐ_５との間にも同様に、グラウンドヴィア４５１_３、グラウンド線４５５_３、ランド４５３_３，４５４_３、電源ヴィア４５２_３が形成されている。そして、一対のランド４５３_３，４５４_３にコンデンサ素子４５７_３が接合されている。

同様に、信号ヴィア４４３Ｎ_６，４４３Ｐ_６の近傍にグラウンドヴィア４５１_４、グラウンド線４５５_４、ランド４５３_４，４５４_４、電源ヴィア４５２_４が形成されている。そして、一対のランド４５３_４，４５４_４にコンデンサ素子４５７_４が接合されている。

ＩＣ４１１の信号出力回路４２１_１〜４２１_６、ＩＣ４１２の信号入力回路４３１_１〜４３１_６、差動信号線４４０_１〜４４０_６及びコンデンサ素子４５７_１〜４５７_４で差動伝送回路４６０が構成されている。

以上説明したように、２組の差動信号線を配置し、さらにコンデンサ素子４５７を信号ヴィア４４３Ｎ，４４３Ｐに隣接して配置している。特にコンデンサ素子４５７_２は、信号ヴィア４４３Ｎ_２，４４３Ｐ_２と信号ヴィア４４３Ｎ_３，４４３Ｐ_３との間に、コンデンサ素子４５７_３は、信号ヴィア４４３Ｎ_４，４４３Ｐ_４と信号ヴィア４４３Ｎ_５，４４３Ｐ_５との間に各々配置されている。これにより、信号ヴィアの間隔が広がり、信号ヴィアで発生するクロストークが発生しにくい状態となり、差動信号の交差電圧の変動量が低減する。

また、各差動信号線４４０において表層４０１Ａ側を流れる信号のリターン経路は、内層のグラウンドパターン４０３であり、各差動信号線４４０において表層４０１Ｂ側を流れる信号のリターン経路は、電源パターン４０２である。コンデンサ素子４５７（電源ヴィア及びグラウンドヴィア）を信号ヴィア４４３の近傍に配置したことにより、信号のリターン経路が確保され、リターン経路の不連続によるインピーダンス不整合が原因の信号反射の影響を低減できる。それゆえに、差動信号の交差電圧の変動量が低減する。

なお、不図示であるが、差動信号線を流れる信号のリターン経路がグラウンドのみの場合は、バイパスコンデンサを配置せずにグラウンドヴィアを配置させることが好ましい。上記構成の場合に、信号ヴィアにおけるグラウンドパターンのリターン電流のみにして、リターン経路の不連続による信号反射の影響を低減できる。そのため、差動信号の交差電圧の変動量が低減する。さらに、コンデンサ素子などの部品を設けないことで配線面積を縮小することが可能となる。

［第５実施形態］
次に、本発明の第５実施形態に係るプリント回路板について説明する。図６は、本発明の第５実施形態に係るプリント回路板を示す平面図である。図６に示すプリント回路板１０００は、プリント配線板１００１と、プリント配線板１００１に実装された、第１の半導体パッケージであるＩＣ１０１１及び第２の半導体パッケージであるＩＣ１０１２と、を備えている。

プリント配線板１００１は、導体パターンが配置された導体層を複数有する多層（例えば４層）のプリント配線板である。導体層である内層のうちの１つが主に不図示の電源パターンが配置された電源層であり、１つが主に不図示のグラウンドパターンが配置されたグラウンド層である。電源パターンは、電源電位が印加される、プレーン状に形成された導体であり、グラウンドパターンは、グラウンド電位が印加される、プレーン状に形成された導体である。電源パターン及びグラウンドパターンがプレーン状であるため、広面積であり、電源電位及びグラウンド電位が安定化されている。なお、電源層には、電源電位が印加される導体以外の導体（グラウンド線や信号線等）が配置されていてもよく、また、グラウンド層には、グラウンド電位が印加される導体以外の導体（電源線や信号線等）が配置されていてもよい。

プリント配線板１００１の表層１００１Ａには、ＩＣ１０１１及びＩＣ１０１２が実装されている。即ち、ＩＣ１０１１及びＩＣ１０１２は、同一の面１００１Ａに実装されている。表層１００１Ａには、絶縁体層を介してグラウンド層が隣接して配置されている。

ＩＣ１０１１は、複数（第５実施形態では２つ）の信号出力回路（信号送信回路、ドライバ）１０２１_１，１０２１_２を有する。また、ＩＣ１０１２は、複数（第５実施形態では２つ）の信号入力回路（信号受信回路、レシーバ）１０３１_１，１０３１_２を有する。

信号出力回路（第１の信号送信回路）１０２１_１は、一対の差動信号（ポジティブ側の差動信号Ｐ１及びネガティブ側の差動信号Ｎ１）Ｐ１，Ｎ１を出力（送信）する一対の出力端子（送信端子）１０２１Ｐ_１，１０２１Ｎ_１を有する。即ち、信号出力回路１０２１_１は、差動信号Ｐ１を出力する出力端子１０２１Ｐ_１と、差動信号Ｎ１を出力する出力端子１０２１Ｎ_１とを有する。

同様に、信号出力回路（第２の信号送信回路）１０２１_２は、一対の差動信号（ポジティブ側の差動信号Ｐ２及びネガティブ側の差動信号Ｎ２）Ｐ２，Ｎ２を出力（送信）する一対の出力端子（送信端子）１０２１Ｐ_２，１０２１Ｎ_２を有する。即ち、信号出力回路１０２１_２は、差動信号Ｐ２を出力する出力端子１０２１Ｐ_２と、差動信号Ｎ２を出力する出力端子１０２１Ｎ_２とを有する。これら複数の信号出力回路１０２１_１，１０２１_２は、同一の回路構成である。

信号入力回路（第１の信号受信回路）１０３１_１は、一対の差動信号Ｐ１，Ｎ１を入力（受信）する一対の入力端子（受信端子）１０３１Ｐ_１，１０３１Ｎ_１を有する。即ち、信号入力回路１０３１_１は、差動信号Ｐ１を入力する入力端子１０３１Ｐ_１と、差動信号Ｎ１を入力する入力端子１０３１Ｎ_１とを有する。

同様に、信号入力回路（第２の信号受信回路）１０３１_２は、一対の差動信号Ｐ２，Ｎ２を入力（受信）する一対の入力端子（受信端子）１０３１Ｐ_２，１０３１Ｎ_２を有する。即ち、信号入力回路１０３１_２は、差動信号Ｐ２を入力する入力端子１０３１Ｐ_２と、差動信号Ｎ２を入力する入力端子１０３１Ｎ_２とを有する。これら複数の信号入力回路１０３１_１，１０３１_２は、同一の回路構成である。なお、ＩＣ１０１２はＢＧＡパッケージであり、入力端子１０３１Ｐ_１、１０３１Ｎ_１、１０３１Ｐ_２、１０３１Ｎ_２が円状のランドを示している。

プリント配線板１００１には、配線方向の一端に一対の出力端子が接続され、配線方向の他端に一対の入力端子が接続されて、一対の差動信号の伝送路となる外部差動信号線が複数組、並行して形成されている。

即ち、プリント配線板１００１には、複数組（第５実施形態では２組）の差動信号線（外部差動信号線）１０４０_１，１０４０_２が配線方向と直交する方向に互いに間隔をあけて並行して形成されている。差動信号線（第１の外部差動信号線）１０４０_１は、ポジティブ側の差動信号Ｐ１の伝送路となる差動信号線１０４０Ｐ_１と、ネガティブ側の差動信号Ｎ１の伝送路となる差動信号線１０４０Ｎ_１とからなる。差動信号線（第２の外部差動信号線）１０４０_２は、ポジティブ側の差動信号Ｐ２の伝送路となる差動信号線１０４０Ｐ_２と、ネガティブ側の差動信号Ｎ２の伝送路となる差動信号線１０４０Ｎ_２とからなる。差動信号線１０４０Ｐ_１と差動信号線１０４０Ｎ_１とは、互いに隣接して配置されている。差動信号線１０４０Ｐ_２と差動信号線１０４０Ｎ_２とは、互いに隣接して配置されている。

ＩＣ１０１２の内部のパッケージ基板には、配線方向の一端に一対の入力端子が接続され、配線方向の他端に複数（２つ）の信号入力回路（信号受信回路）１０３１_１，１０３１_２となる半導体チップ（ダイ）が接続されている。また、ＩＣ１０１２の内部のパッケージ基板には、一対の差動信号の伝送路となる内部差動信号線が複数組、並行して形成されている。

即ち、ＩＣ１０１２の内部のパッケージ基板には、複数組（第５実施形態では２組）の差動信号線（内部差動信号線）１０３０_１，１０３０_２が配線方向と直交する方向に互いに間隔をあけて並行して形成されている。差動信号線（第１の内部差動信号線）１０３０_１は、ポジティブ側の差動信号Ｐ１の伝送路となる差動信号線１０３０Ｐ_１と、ネガティブ側の差動信号Ｎ１の伝送路となる差動信号線１０３０Ｎ_１とからなる。差動信号線（第２の内部差動信号線）１０３０_２は、ポジティブ側の差動信号Ｐ２の伝送路となる差動信号線１０３０Ｐ_２と、ネガティブ側の差動信号Ｎ２の伝送路となる差動信号線１０３０Ｎ_２とからなる。差動信号線１０３０Ｐ_１と差動信号線１０３０Ｎ_１とは、互いに隣接して配置されている。差動信号線１０３０Ｐ_２と差動信号線１０３０Ｎ_２とは、互いに隣接して配置されている。

差動信号線１０４０Ｐ_１は、ランド１０４１Ｐ_１、信号パターン１０４２Ｐ_１、及びランド１０４３Ｐ_１を有して構成されている。ランド１０４１Ｐ_１は、表層１００１Ａに形成され、出力端子１０２１Ｐ_１がはんだ等で接合される導体であり、差動信号線１０４０Ｐ_１の配線方向の一端となる。ランド１０４３Ｐ_１は、表層１００１Ａに形成され、入力端子１０３１Ｐ_１がはんだ等で接合される導体であり、差動信号線１０４０Ｐ_１の配線方向の他端となる。信号パターン１０４２Ｐ_１は、表層１００１Ａに形成された導体であり、ランド１０４１Ｐ_１とランド１０４３Ｐ_１とを電気的に接続する。

差動信号線１０３０Ｐ_１は、ランド１０３１Ｐ_１、信号パターン１０３２Ｐ_１、及びチップ端１０３３Ｐ_１を有して構成されている。ランド１０３１Ｐ_１は、ＩＣ１０１２のうちプリント配線板の表層１００１Ａ側に形成され、プリント配線板のランド１０４３Ｐ_１がはんだ等で接合される導体であり、差動信号線１０３０Ｐ_１の配線方向の一端となる。差動信号線１０３０Ｐ_１の配線方向の他端は、ＩＣ１０１２の半導体チップの信号入力回路１０３１_１の差動のポジティブ側のチップ端１０３３Ｐ_１へ接続される。

差動信号線１０４０Ｎ_１は、ランド１０４１Ｎ_１、信号パターン１０４２Ｎ_１、及びランド１０４３Ｎ_１を有して構成されている。ランド１０４１Ｎ_１は、表層１００１Ａに形成され、出力端子１０２１Ｎ_１がはんだ等で接合される導体であり、差動信号線１０４０Ｎ_１の配線方向の一端となる。ランド１０４３Ｎ_１は、表層１００１Ａに形成され、入力端子１０３１Ｎ_１がはんだ等で接合される導体であり、差動信号線１０４０Ｎ_１の配線方向の他端となる。信号パターン１０４２Ｎ_１は、表層１００１Ａに形成された導体であり、ランド１０４１Ｎ_１とランド１０４３Ｎ_１とを電気的に接続する。

差動信号線１０３０Ｎ_１は、ランド１０３１Ｎ_１、信号パターン１０３２Ｎ_１、及びチップ端１０３３Ｎ_１を有して構成されている。ランド１０３１Ｎ_１は、ＩＣ１０１２のうちプリント配線板の表層１００１Ａ側に形成され、プリント配線板のランド１０４３Ｎ_１がはんだ等で接合される導体であり、差動信号線１０３０Ｎ_１の配線方向の一端となる。差動信号線１０３０Ｎ_１の配線方向の他端は、ＩＣ１０１２の半導体チップの信号入力回路１０３１_１の差動のネガティブ側のチップ端１０３３Ｎ_１へ接続される。

差動信号線１０４０Ｐ_２は、ランド１０４１Ｐ_２、信号パターン１０４２Ｐ_２、及びランド１０４３Ｐ_２を有して構成されている。ランド１０４１Ｐ_２は、表層１００１Ａに形成され、出力端子１０２１Ｐ_２がはんだ等で接合される導体であり、差動信号線１０４０Ｐ_２の配線方向の一端となる。ランド１０４３Ｐ_２は、表層１００１Ａに形成され、入力端子１０３１Ｐ_２がはんだ等で接合される導体であり、差動信号線１０４０Ｐ_２の配線方向の他端となる。信号パターン１０４２Ｐ_２は、表層１００１Ａに形成された導体であり、ランド１０４１Ｐ_２とランド１０４３Ｐ_２とを電気的に接続する。

差動信号線１０３０Ｐ_２は、ランド１０３１Ｐ_２、信号パターン１０３２Ｐ_２、及びチップ端１０３３Ｐ_２を有して構成されている。ランド１０３１Ｐ_２は、ＩＣ１０１２のうちプリント配線板の表層１００１Ａ側に形成され、プリント配線板のランド１０４３Ｐ_２がはんだ等で接合される導体であり、差動信号線１０３０Ｐ_２の配線方向の一端となる。差動信号線１０３０Ｐ_２の配線方向の他端は、ＩＣ１０１２の半導体チップの信号入力回路１０３１_２の差動のポジティブ側のチップ端１０３３Ｐ_２へ接続される。

差動信号線１０４０Ｎ_２は、ランド１０４１Ｎ_２、信号パターン１０４２Ｎ_２、及びランド１０４３Ｎ_２を有して構成されている。ランド１０４１Ｎ_２は、表層１００１Ａに形成され、出力端子１０２１Ｎ_２がはんだ等で接合される導体であり、差動信号線１０４０Ｎ_２の配線方向の一端となる。ランド１０４３Ｎ_２は、表層１００１Ａに形成され、入力端子１０３１Ｎ_２がはんだ等で接合される導体であり、差動信号線１０４０Ｎ_２の配線方向の他端となる。信号パターン１０４２Ｎ_２は、表層１００１Ａに形成された導体であり、ランド１０４１Ｎ_２とランド１０４３Ｎ_２とを電気的に接続する。

差動信号線１０３０Ｎ_２は、ランド１０３１Ｎ_２、信号パターン１０３２Ｎ_２、及びチップ端１０３３Ｎ_２を有して構成されている。ランド１０３１Ｎ_２は、ＩＣ１０１２のうちプリント配線板の表層１００１Ａ側に形成され、プリント配線板のランド１０４３Ｎ_２がはんだ等で接合される導体であり、差動信号線１０３０Ｎ_２の配線方向の一端となる。差動信号線１０３０Ｎ_２の配線方向の他端は、ＩＣ１０１２の半導体チップの信号入力回路１０３１_２の差動のネガティブ側のチップ端１０３３Ｎ_２へ接続される。

差動信号線１０４０Ｐ_１と差動信号線１０３０Ｐ_１は、ランド１０４３Ｐ_１と出力端子１０３１Ｐ_１とがはんだなどの導電性接合材を用いて接続されることで、電気的に接続される。差動信号線１０４０Ｎ_１と差動信号線１０３０Ｎ_１は、ランド１０４３Ｎ_１と出力端子１０３１Ｎ_１とがはんだなどの導電性接合材を用いて接続されることで、電気的に接続される。これらランド１０４３Ｐ_１，１０４３Ｎ_１、出力端子１０３１Ｐ_１，１０３１Ｎ_１、導電性接合材で接続領域（接合部分）が構成されている。

差動信号線１０４０Ｐ_２と差動信号線１０３０Ｐ_２は、ランド１０４３Ｐ_２と出力端子１０３１Ｐ_２とがはんだなどの導電性接合材を用いて接続されることで、電気的に接続される。差動信号線１０４０Ｎ_２と差動信号線１０３０Ｎ_２は、ランド１０４３Ｎ_２と出力端子１０３１Ｎ_２とがはんだなどの導電性接合材を用いて接続されることで、電気的に接続される。これらランド１０４３Ｐ_２，１０４３Ｎ_２、出力端子１０３１Ｐ_２，１０３１Ｎ_２、導電性接合材で接続領域（接合部分）が構成されている。

以上、プリント配線板の表層１００１Ａに配置された隣り合う２組の差動信号線１０４０_１，１０４０_２はそれぞれＩＣ１０１２の内部のパッケージ基板に配置された隣り合う２組の差動信号線１０３０_１，１０３０_２と電気的に接続されている。つまり、差動信号線１０４０Ｐ_１，１０４０Ｎ_１，１０４０Ｐ_２，１０４０Ｎ_２は、それぞれ差動信号線１０３０Ｐ_１，１０３０Ｎ_１，１０３０Ｐ_２，１０３０Ｎ_２と電気的に接続されている。これにより、差動信号線１０４０_１と差動信号線１０３０_１とが接続されて、連続した一対の差動信号伝送路（第１の差動信号伝送路）１０５０Ｎ_１，１０５０Ｐ_１からなる差動信号線１０５０_１が形成されている。また、差動信号線１０４０_２と差動信号線１０３０_２とが接続されて、連続した一対の差動信号伝送路（第２の差動信号伝送路）１０５０Ｎ_２，１０５０Ｐ_２からなる差動信号線１０５０_２が形成されている。即ち、差動信号線１０５０_１は、ネガティブ側の差動信号Ｎ１の伝送路となる差動信号伝送路１０５０Ｎ_１（第１の信号伝送路）と、ポジティブ側の差動信号Ｐ１の伝送路となる差動信号伝送路１０５０Ｐ_１（第２の信号伝送路）とからなる。差動信号線１０５０_２は、ポジティブ側の差動信号Ｐ２の伝送路となる差動信号伝送路１０５０Ｐ_２（第３の信号伝送路）と、ネガティブ側の差動信号Ｎ２の伝送路となる差動信号伝送路１０５０Ｎ_２（第４の信号伝送路）とからなる。

信号出力回路１０２１_１，１０２１_２、信号入力回路１０３１_１，１０３１_２及び差動信号線１０５０_１，１０５０_２を有して差動伝送回路１０６０が構成されている。

２組の差動信号線１０４０_１，１０４０_２は隣り合うように配置されている。同様に、２組の差動信号線１０３０_１，１０３０_２は隣り合うように配置されている。第５実施形態では、隣り合う２組の差動信号線１０４０_１，１０４０_２の間、および差動信号線１０３０_１，１０３０_２の間には、グラウンド線や電源線等の他の導体が介在していない。

また、隣り合う差動信号線１０４０Ｐ_１と差動信号線１０４０Ｎ_１との間、及び隣り合う差動信号線１０４０Ｐ_２と差動信号線１０４０Ｎ_２との間にも、グラウンド線や電源線等の他の導体が介在していない。同様に、隣り合う差動信号線１０３０Ｐ_１と差動信号線１０３０Ｎ_１との間、及び隣り合う差動信号線１０３０Ｐ_２と差動信号線１０３０Ｎ_２との間にも、グラウンド線や電源線等の他の導体が介在していない。

ここで、図６に示すように、プリント配線板１００１の表層（表面）１００１Ａに垂直な方向（垂直方向）をＺ方向とする。第５実施形態では、Ｚ方向から平面視した場合、差動信号線１０５０_１（１０５０_２）が、差動信号線１０４０_１（１０４０_２）と差動信号線１０３０_１（１０３０_２）との接続領域（接合部分）で交差するように配線されている。つまり、一方の差動信号線１０４０Ｐ_１（１０４０Ｐ_２）と他方の差動信号線１０４０Ｎ_１（１０４０Ｎ_２）の並び順が一方の差動信号線１０３０Ｐ_１（１０３０Ｐ_２）と他方の差動信号線１０３０Ｎ_１（１０３０Ｎ_２）の並び順と異なるように配線されている。即ち、差動信号線１０４０_１と差動信号線１０４０_２のポジティブ側／ネガティブ側の信号線の並び順が、差動信号線１０３０_１と差動信号線１０３０_２のポジティブ側／ネガティブ側の信号線の並び順とそれぞれ交差している。

具体的には、プリント配線板の表層１００１Ａにおいては、ネガティブ側の信号パターン１０４２Ｎ_１、ポジティブ側の信号パターン１０４２Ｐ_１、ポジティブ側の信号パターン１０４２Ｐ_２、ネガティブ側の信号パターン１０４２Ｎ_２の並び順となる。また、ＩＣ１０２１の内部のパッケージ基板においては、ポジティブ側の信号パターン１０３２Ｐ_１、ネガティブ側の信号パターン１０３２Ｎ_１、ネガティブ側の信号パターン１０３２Ｎ_２、ポジティブ側の信号パターン１０３２Ｐ_２の並び順となる。即ち、信号パターン１０３２Ｐ_１，１０３２Ｎ_１，１０３２Ｐ_２，１０３２Ｎ_２のポジティブ／ネガティブの配線の並び順は、信号パターン１０４２Ｐ_１，１０４２Ｎ_１，１０４２Ｐ_２，１０４２Ｎ_２のポジティブ／ネガティブの配線の並び順と異なる。

換言すると、プリント配線板の表層１００１Ａにおいては、差動信号線１０４０_１のうちポジティブ側の信号線１０４０Ｐ_１と、差動信号線１０４０_２のうちポジティブ側の信号線１０４０Ｐ_２とが向かい合っている。また、ＩＣ１０１２内部のパッケージ基板においては、差動信号線１０３０_１のうちネガティブ側の信号線１０３０Ｎ_１と、差動信号線１０３０_２のうちネガティブ側の信号線１０３０Ｎ_２とが向かい合っている。

このように、第５実施形態では、ランド１０４３Ｐ_１，１０４３Ｎ_１とランド１０４３Ｐ_２，１０４３Ｎ_２が、配線方向の途中で交差する部分を構成している。即ち、差動信号線１０４０_１（１０４０_２）は、差動信号線１０３０_１（１０３０_２）に対して一方の差動信号線１０４０Ｐ_１（１０４０Ｐ_２）と他方の差動信号線１０４０Ｎ_１（１０４０Ｎ_２）とが交差するように配線されている。

上記の構成にすることで、プリント配線板上でポジティブ側の信号線に重畳したクロストークに対して、ＩＣ１０１２の内部のパッケージ基板においてネガティブ側の信号線には逆相のクロストークが重畳する。これにより、各差動信号線を流れる差動信号に関して、ポジティブ側の信号とネガティブ側の信号とのスルーレートが近づき、一対の差動信号の交差電圧の変動量が低減する。さらに、プリント配線板上に信号ヴィアやチップ部品などの配線を並び替える為の部材を設ける必要が無くなるため、プリント配線板を省スペースで設計することができる。また、信号パターンと信号ヴィアとのインピーダンス不整合による信号反射を抑制できる。

また、図６に示すように、一般的にはＩＣの内部のパッケージ基板の配線の幅および配線間隔は、プリント配線板の配線パターンの幅および配線間隔よりも微細である。その為、ＩＣ１０１２の内部のパッケージ基板の配線の方が単位長さ当たりのクロストーク量は、プリント配線板１００１の配線よりも大きい。その為、ポジティブ側の信号パターン１０４２Ｐ_１，１０４２Ｐ_２の配線長を、ネガティブ側の信号パターン１０３２Ｎ_１，１０３２Ｎ_２の配線長よりも長くすることで、より交差電圧の変動量を低減できる。更に交差電圧の低減を図るためには、物理長に加えて電気長を考慮して設計するのが好ましい。

また、第５実施形態では、ＩＣ１０１２の出力端子１０３１Ｐ_１，１０３１Ｎ_１および出力端子１０３１Ｐ_２，１０３１Ｎ_２は２×２列の格子状に配置されている。そして、プリント配線板１００１のランド１０４３Ｐ_１，１０４３Ｎ_１とランド１０４３Ｐ_２，１０４３Ｎ_２もまたＩＣ１０１２の出力端子と導電接合する為に２×２列の格子状に配置される。その結果、ポジティブ／ネガティブの配線のうちの片方（図６の場合、信号パターン１０４２Ｎ_１，１０４２Ｎ_２）を出力端子の２列目内側へ配線することで、相対的な配置を入れ替える為の部分（面積）を出力端子が１列に並んだ場合に比べて縮小できる。それゆえに、ポジティブとネガティブの差動性が崩れることによるインピーダンス不整合の影響が小さくなり、交差電圧の変動量を低減できる。

なお、図６ではＩＣ１０１２とプリント配線板１００１の導電接続部分において配線の並び替えをしているが、ＩＣ１０１１内のクロストークが懸念される場合は、ＩＣ１０１１とプリント配線板１００１との導電接続部分で配線の並び替えをしてもよい。また、ＩＣ１０１２とプリント配線板１００１の導電接続部分、およびＩＣ１０１１とプリント配線板１００１の導電接続部分の両方について配線の並び替えをしてもよい。

また、プリント配線板１００１とＩＣ１０１１およびＩＣ１０１２のパッケージ基板の配線のインピーダンスを出来るだけ揃える事により、信号反射の影響が低減できて、クロストークによる交差電圧の変動量の低減効果がより発揮される。

ＩＣ１０１１およびＩＣ１０１２は必ずしもパッケージ基板を有する必要は無く、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）やＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−Ｌｅａｄｅｄ Ｐａｃｋａｇｅ）などでも良い。つまり、パッケージ内部に基板を有さないリードフレームにおいても本発明の思想を転用可能となる。

［実施例］
（実施例１）
実施例１のプリント回路板について説明する。図１に示すプリント回路板１００の構成において、プリント配線板１０１の条件を以下となるように設計した。板厚１．０ｍｍの４層基板とし、銅箔厚は３６μｍ、銅箔を覆うレジスト層は２０μｍとした。また、表層の銅箔と内層の銅箔との間のプリプレグ（ＦＲ−４）の厚みは１００μｍとした。

信号パターン１４２Ｐ_１，１４２Ｎ_１，１４２Ｐ_２，１４２Ｎ_２の配線幅は全て１５０μｍとし、信号パターン１４２Ｐ_１，１４２Ｎ_１，１４２Ｐ_２，１４２Ｎ_２の配線方向と直交する方向の間隔は全て１８０μｍとした。信号パターン１４２Ｐ_１，１４２Ｎ_１，１４２Ｐ_２，１４２Ｎ_２の長さはポジティブ側とネガティブ側のうち短い方を５０ｍｍとし、ポジティブ側とネガティブ側との配線長差は０．５ｍｍとしたが、合計配線長はポジティブ側とネガティブ側とで同一とした。つまり、図１のように、差動信号線１４０_１でポジティブ側の信号パターン１４２Ｐ_１がネガティブ側の信号パターン１４２Ｎ_１よりも０．５ｍｍ長い配線構造とした。また、差動信号線１４０_１でネガティブ側の信号パターン１４４Ｎ_１がポジティブ側の信号パターン１４４Ｐ_１よりも０．５ｍｍ長い配線構造とした。レジストの比誘電率を３．５、プリプレグの比誘電率を４．６とし、そのときの配線の特性インピーダンスＺ０は４８．３Ω、差動インピーダンスＺｄｉｆｆは８４．６Ωと算出された。プリント配線板１０１に実装されるＩＣ１１１の出力には３４Ωのバッファを用いて、ＩＣ１１２の入力には４０Ωで終端されるバッファを用いた。なお、終端される電位は、電源電圧の半分とした。信号ヴィア１４３Ｐ_１，１４３Ｎ_１，１４３Ｐ_２，１４３Ｎ_２に関しては、穴径は０．２５ｍｍ、ヴィアホール内周のメッキ厚は２０μｍ、ランド径は０．５５ｍｍ、ランド外周のクリアランス径は０．８ｍｍとした。これにより、信号ヴィアの特性インピーダンスＺ０は３８．４Ωと算出された。

図７は、実施例１及び比較例１，２における交差電圧のシミュレーション結果を示すグラフである。ＩＣ１１１およびＩＣ１１２に供給される電源電圧は１．５７５Ｖとした。これはＤＤＲ３インタフェースのＪＥＤＥＣ規格に基づき、かつ、スルーレートが最も大きくなる電圧条件である。そして、ＩＣ１１１が信号を出力した際のＩＣ１１２に入力されるポジティブとネガティブの差動信号の交差電圧を伝送線路シミュレーションにより求めた。ＩＣ１１１の出力パルスは、測定器メーカなどで一般的に使われるＩＴＵ−Ｔ勧告Ｏ．１５０及びＯ．１５１で規定されたＰＲＢＳ２＾７−１のパルスパターンを用いて、動作速度８００Ｍｂｐｓを想定して周波数を４００ＭＨｚとした。ＩＣ１１２に入力される信号の立ち上がり／立ち下がり時間は、クロストークが重畳しない場合に１５０ｐｓとなった。このときの実施例１における差動信号の交差電圧の変動量（電源電圧の半分である０．７８７５Ｖを基準電位とした変動量）を見積もった。その結果を図７に”○”でプロットした。なお図７においてプロットされた”○”は、重ねた状態で表わしている。

図８は、比較例１，２のプリント回路板における配線構造を示す模式図であり、図８（ａ）は、比較例１、図８（ｂ）は比較例２を示している。

（比較例１）
比較例１では、実施例１とほぼ同様の構成のプリント回路板としたが、信号ヴィアにおいて２組の差動信号線のうちの一方について、ポジティブ／ネガティブの並び順を替えていない点が実施例１と異なる。

つまり、図８（ａ）に示すように、ポジティブとネガティブの配線の並び順を経路の途中で反転しない差動信号線とポジティブとネガティブの配線の並び順を経路の途中で反転した差動信号線が隣接している。このときの比較例１における差動信号の交差電圧の変動量をシミュレーションで見積もった。その結果を図７に”◇”でプロットした。なお図７においてプロットされた”◇”は、重ねた状態で表わしている。

（比較例２）
比較例２では、信号ヴィアホールが設けられておらず、二つのＩＣが同一面に実装され、配線接続される構成とした。そのため、配線の並び順を替えるための配線の並び替え部は設けられておらず、ポジティブとネガティブの配線長差も生じない。これら以外の基板や配線の条件は実施例１と同様である。このときの比較例２における差動信号の交差電圧の変動量をシミュレーションにより見積もった。その結果を図７に”×”でプロットした。なお図７においてプロットされた”×”は、重ねた状態で表わしている。

図７によれば、２組の差動信号線の構成によって、交差電圧の変動量がどのように変化するかを、実施例１と比較例１，２とで比較することができる。

実施例１では、交差電圧の最大値は０．７９５Ｖで最小値は０．７９０Ｖであり、交差電圧の変動量の最大値は、約７ｍＶとなった。比較例１では、交差電圧の最大値は０．８３０Ｖで最小値は０．７５４Ｖであり、交差電圧の変動量の最大値は、約４３ｍＶとなった。比較例２では、交差電圧の最大値は０．８３０Ｖで最小値は０．７５５Ｖであり、交差電圧の変動量の最大値は、約４２ｍＶとなった。つまり、実施例１の構成に基づいて差動信号線を配置したときに、最も交差電圧の変動量が低減できることを示している。

実施例１では２組の差動信号線の両方に配線の並び替え部が設けられている。そのため、信号パターン１４２Ｐ_２から信号パターン１４２Ｐ_１に重畳するクロストークに対して、信号パターン１４４Ｎ_２から信号パターン１４４Ｎ_１には逆相のクロストークが重畳する。また、信号パターン１４２Ｐ_１から信号パターン１４２Ｐ_２に重畳したクロストークに対して、信号パターン１４４Ｎ_１から信号パターン１４４Ｎ_２には逆相のクロストークが重畳する。これにより、信号パターン１４４Ｐ_１，１４４Ｎ_１，１４４Ｐ_２，１４４Ｎ_２を流れる信号に関して、レシーバ端でポジティブ側の信号とネガティブ側の信号とのスルーレートに影響を与えるクロストーク量がポジティブ側とネガティブ側で近付く。したがって、差動信号の交差電圧の変動量が低減する。

一方で、比較例１では、図８（ａ）に示すように、ポジティブとネガティブの配線の並び順を経路の途中で反転しない差動信号線と、ポジティブとネガティブの配線の並び順を経路の途中で反転する差動信号線とが隣接している。一方の差動信号線及び他方の差動信号線は、ドライバから一方の差動信号線の中点および他方の差動信号線の配線並び替え部までの区間Ｉで互いにクロストークが重畳される。また、一方の差動信号線及び他方の差動信号線は、一方の差動信号線の中点および他方の差動信号線の配線並び替え部からレシーバまでの区間ＩＩにおいて、区間Ｉとは逆相のクロストークが重畳される。そのため、レシーバ端において区間Ｉと区間ＩＩで重畳するクロストークが互いに打ち消し合って交差電圧の変動量は少なくなる。

一方で、他方の差動信号線が一方の差動信号線から重畳するクロストークを考える。図９は、比較例１のプリント回路板における各信号Ｐ１，Ｎ１，Ｐ２，Ｎ２の波形図である。

図９に示すように、他方の差動信号線のポジティブ側の信号線に隣接する一方の差動信号線のポジティブ側の信号線からコモンモードクロストークが重畳する。また、他方の差動信号線のネガティブ側の信号線には隣接する一方の差動信号線のポジティブ側の信号線からディファレンシャルモードクロストークが重畳する。そのため、レシーバ端において他方の差動信号線のポジティブ側の信号線とネガティブ側の信号線を伝搬する信号のスルーレートの差が大きくなる。それゆえに、配線の並びを反転した差動信号が配線の並びを反転しない差動信号から重畳するクロストークは、配線の並びを反転した差動信号のポジティブ配線に重畳するクロストークに対して、ネガティブ配線に同相のクロストークが重畳する。そのため、ポジティブ側とネガティブ側の信号のスルーレートの差が広がり、交差電圧は大きく変動する。

比較例２では、ポジティブ側とネガティブ側の信号線のうちの片側の信号線に主にクロストークが重畳して、ポジティブ側とネガティブ側の信号のスルーレートが異なるため、交差電圧は大きく変動する。

よって、実施例１のように交差電圧の変動量が低い方が、タイミングを規定する閾値電圧付近でポジティブとネガティブが交差することができ、信号の誤動作を起きにくくなる。

以上、２組の差動信号線における各差動信号線にてクロストークの影響が等しくなるように各差動信号線の配置を入れ替えて配線したので、各一対の差動信号の交差電圧の変動量が低減される。

（実施例２）
実施例２のプリント回路板について説明する。実施例１とほぼ同様の構成のプリント回路板としたが、図１の信号ヴィア１４３Ｐ_１、１４３Ｎ_１、１４３Ｐ_２、１４３Ｎ_２の位置を様々に変更した点が実施例１と異なる。具体的な実施条件を以下に示す。

ドライバから一対の差動信号線のうち、ドライバから配線並び替え部までの配線の長さの短い方（図１の場合、１４２Ｎ_１，１４２Ｎ_２）をＸとした。また、一対の差動信号線のうち、レシーバから配線並び替え部までの配線の長さの短い方（図１の場合、１４４Ｐ_１，１４４Ｐ_２）をＹとした。このとき、ＸとＹを０．１ｍｍから９９．９ｍｍ迄変化させたが、ＸとＹの長さの和は１００ｍｍとなるように設計した。また、ポジティブ側とネガティブ側との配線長差は０．５ｍｍとしたが、合計配線長はポジティブ側とネガティブ側とで同一とした。なお、隣り合う２組の一対の差動信号線１４０１，１４０２について配置が交差する部分が、２組の一対の差動信号線１４０１，１４０２の間の配線方向に沿う中心線Ｃ１に対して線対称となるように設計している。

図１０は、実施例２における交差電圧のシミュレーション結果を示すグラフである。伝送線路シミュレーションの条件は実施例１で記述の内容と同様であり、差動信号の交差電圧の変動量を見積もった。その結果を図１０に棒グラフで表現した。

図１０によると、ＸとＹの長さの差が小さくなるほど、交差電圧の変動量が小さくなることを示している。つまり、信号パターン１４２Ｐ_２から信号パターン１４２Ｐ_１に重畳するクロストークに対して、信号パターン１４４Ｎ_２から信号パターン１４４Ｎ_１には逆相のクロストークの重畳が等量に近付くほど交差電圧が低減する。それゆえに、一方の一対の差動信号線のポジティブとネガティブの配線がそれぞれ隣接する他方の一対の差動信号線と隣接して配置される各配線長を等しくなるように配線されることが望ましい。

なお、ＤＤＲ３メモリインタフェースの差動信号線への適用した場合に、ＪＥＤＥＣの交差電圧の変動量（Ｖｉｘ）は１５０ｍＶと規定されている。このうち、メモリコントローラなどのＩＣにおける交差電圧の変動（ポジティブとネガティブの出力位相差やＩＣパッケージ内の配線長差）を１２５ｍＶと想定すると、プリント配線板における交差電圧の変動量の許容は２５ｍＶである。図１０によると、ＸとＹの長さの差は等しくなくても、２５ｍｍ（総配線長の約２５％）差があっても十分な効果が発揮されることを示している。実際には、差動インタフェースの種類や入出力ＩＣの性能（信号のスルーレートやポジティブとネガティブの位相差）によって交差電圧の変動量の許容値は変わってくるが、一定の効果を得るにはＸとＹの長さは前述の数式２を満たすように設計するのが望ましい。

（実施例３）
実施例３のプリント回路板について説明する。実施例２とほぼ同様の構成のプリント回路板としたが、以下の点で条件が異なる。実施例２よりも高密度な配線を想定して、信号パターン１０４２Ｐ_１，１０４２Ｎ_１，１０４２Ｐ_２，１０４２Ｎ_２の配線幅は全て１２５μｍとした。また、信号パターン１０４２Ｐ_１，１０４２Ｎ_１，１０４２Ｐ_２，１０４２Ｎ_２の配線方向と直交する方向の間隔は全て１２５μｍとした。さらに、ＩＣ１０１１，ＩＣ１０１２の内部のパッケージ基板においてもクロストークが発生するように信号パターンの配線幅は４５μｍとして、信号パターンの配線方向と直交する方向の間隔は全て５５μｍで設計した。

ドライバから一方の一対の差動信号線のうち、ドライバから配線並び替え部までの配線の長さの短い方（図１の場合、１４２Ｎ_１，１４２Ｎ_２）をＸとした。また、一方の一対の差動信号線のうち、レシーバから配線並び替え部までの配線の長さの短い方（図１の場合、１４４Ｐ_１，１４４Ｐ_２）をＹとした。このとき、ＸとＹを２ｍｍから１８ｍｍ迄変化させたが、ＸとＹの長さの和は２０ｍｍとなるように設計した。ポジティブ側とネガティブ側との配線長差は０．５ｍｍとしたが、合計配線長はポジティブ側とネガティブ側とで同一とした。なお、隣り合う２組の一対の差動信号線１４０１，１４０２について配置が交差する部分が、２組の一対の差動信号線１４０１，１４０２の間の配線方向に沿う中心線Ｃ１に対して線対称となるように設計している。

ＩＣ１０１１の信号パターンの長さはポジティブ側とネガティブ側共に５ｍｍとして、ＩＣ１０１２の信号パターンの長さはポジティブ側とネガティブ側共に１０ｍｍとした。

ＩＣ１０１１，１０１２の内部のパッケージ基板の層の構造はプリント配線板１００１と同様に、板厚１．０ｍｍの４層基板とし、銅箔厚は３６μｍ、銅箔を覆うレジスト層は２０μｍとした。また、表層の銅箔と内層の銅箔との間のプリプレグ（ＦＲ−４）の厚みは１００μｍとした。レジストの比誘電率を３．５、プリプレグの比誘電率を４．６とし、そのときのプリント配線板１００１の配線の特性インピーダンスＺ０は５２．０Ω、差動インピーダンスＺｄｉｆｆは８４．５Ωと算出された。また、ＩＣ１０１１，１０１２の内部のパッケージ基板の配線の特性インピーダンスＺ０は７３．０Ω、差動インピーダンスＺｄｉｆｆは８４．８Ωと算出された。プリント配線板１００１に実装されるＩＣ１０１１の出力には３４Ωのバッファを用いて、ＩＣ１０１２の入力には４０Ωで終端されるバッファを用いた。なお、終端される電位は、電源電圧の半分とした。

図１１は、実施例３および後述する実施例４における交差電圧のシミュレーション結果を示すグラフである。伝送線路シミュレーションの条件は実施例１で記述の内容と同様であり、差動信号の交差電圧の変動量を見積もった。その結果を図１１に棒グラフで表現した。

（実施例４）
実施例４のプリント回路板について説明する。実施例３とほぼ同様の構成のプリント回路板としたが、図６に示すプリント回路板１０００の構成のように、信号パターンの並び替えをプリント配線板１００１とＩＣ１０１２の導電接続部で行っている点が異なる。

信号パターン１０４２Ｐ_１，１０４２Ｎ_１，１０４２Ｐ_２，１０４２Ｎ_２の長さはポジティブ側とネガティブ側のうち短い方を２０ｍｍとし、ポジティブ側とネガティブ側との配線長差は０．８ｍｍピッチのＢＧＡを想定して１．１ｍｍとした。ＩＣ１０１２の信号パターン１０３２Ｐ_１，１０３２Ｎ_１，１０３２Ｐ_２，１０３２Ｎ_２の配線幅は、プリント配線板１００１よりも高密度な配線を想定して、全て４５μｍとした。また、信号パターン１０３２Ｐ_１，１０３２Ｎ_１，１０３２Ｐ_２，１０３２Ｎ_２の配線方向と直交する方向の間隔は全て５５μｍとした。信号パターン１０３２Ｐ_１，１０３２Ｎ_１，１０３２Ｐ_２，１０３２Ｎ_２の長さはポジティブ側とネガティブ側のうち短い方を１０ｍｍとし、ポジティブ側とネガティブ側との配線長差は１．１ｍｍとした。また、ＩＣ１０１１の信号パターンもＩＣ１０１２と同様の配線幅、配線間隔にして信号パターンの長さはポジティブ側とネガティブ側共に５ｍｍとした。その結果、プリント配線板１００１の差動信号線１０４０１，１０４０２と差動信号線１０３０１，１０３０２との合計配線長はポジティブ側とネガティブ側とで同一とした。つまり、図６のように、差動信号線１０４０１でネガティブ側の信号パターン１０４２Ｎ_１がポジティブ側の信号パターン１０４２Ｐ_１よりも１．１ｍｍ長い配線構造とした。また、差動信号線１０３０１でポジティブ側の信号パターン１０３０Ｎ_１がネガティブ側の信号パターン１０３０Ｐ_１よりも１．１ｍｍ長い配線構造とした。レジストの比誘電率を３．５、プリプレグの比誘電率を４．６とし、そのときのプリント配線板１００１の配線の特性インピーダンスＺ０は５２．０Ω、差動インピーダンスＺｄｉｆｆは８４．５Ωと算出された。また、ＩＣ１０１１，１０１２の内部のパッケージ基板の配線の特性インピーダンスＺ０は７３．０Ω、差動インピーダンスＺｄｉｆｆは８４．８Ωと算出された。プリント配線板１００１に実装されるＩＣ１０１１の出力には３４Ωのバッファを用いて、ＩＣ１０１２の入力には４０Ωで終端されるバッファを用いた。なお、終端される電位は、電源電圧の半分とした。

図１１は、実施例３および実施例４における交差電圧のシミュレーション結果を示すグラフである。伝送線路シミュレーションの条件は実施例１で記述の内容と同様であり、差動信号の交差電圧の変動量を見積もった。その結果を図１１に棒グラフで表現した。

図１１によると、ＩＣ１０１１およびＩＣ１０１２の内部のパッケージ基板のクロストークが発生した場合には図１０とは異なって配線並び替えの位置がＩＣ１０１２寄りになるほど交差電圧の変動量が低減出来ていることが分かる。この理由は、ＩＣ１０１２の内部のパッケージ基板の配線の幅および配線間隔が、プリント配線板１００１の配線パターンの幅および配線間隔よりも微細である事による。つまり、単位長さ当たりのクロストーク量は、ＩＣ１０１２の内部のパッケージ基板の配線の方がプリント配線板１００１の配線よりも大きい為である。また、ＩＣ１０１２の内部のパッケージ基板の配線の長さが十分長い。

その為、プリント配線板１００１とＩＣ１０１２との接続部で配線が並び替わるように配線する事で、差動信号線のポジティブの配線に重畳されるクロストークと逆相のクロストークをネガティブの配線にも重畳させる。つまり、プリント配線板１００１のポジティブ側の、隣接して配置される各配線で重畳するクロストークに対して、ＩＣ１０１２の内部のパッケージ基板のネガティブ側の、隣接して配置される各配線で重畳するクロストークを逆相かつ等量に近付ける。その結果、交差電圧の変動量を低減できる。

なお、本発明は、以上説明した実施形態に限定されるものではなく、本発明の技術的思想内で多くの変形が可能である。

第１、第３〜第５実施形態では、一対の信号伝送路が経路の途中で１回交差し、第２実施形態では、一対の信号伝送路が経路の途中で２回交差する場合について説明したが、これに限定するものではない。一対の信号伝送路が３回以上交差するようにしてもよい。即ち、一対の信号伝送路は少なくとも１回交差すればよい。

１００…プリント回路板、１０１…プリント配線板、１１１…ＩＣ（第１の半導体パッケージ）、１１２…ＩＣ（第２の半導体パッケージ）、１４０_１…差動信号線（第１の差動信号線）、１４０_２…差動信号線（第２の差動信号線）

Claims (16)

1. 差動信号を送信する第１の半導体パッケージと、
   差動信号を受信する第２の半導体パッケージと、
   前記第１の半導体パッケージ及び前記第２の半導体パッケージが実装されたプリント配線板と、を備え、
   前記プリント配線板には、
   前記第１の半導体パッケージと前記第２の半導体パッケージとを接続する、一対の信号伝送路である第１の信号伝送路及び第２の信号伝送路からなる第１の差動信号線と、
   前記第１の半導体パッケージと前記第２の半導体パッケージとを接続し、前記第１の差動信号線と並行して配置された、一対の信号伝送路である第３の信号伝送路及び第４の信号伝送路からなる第２の差動信号線と、が形成されており、
   前記第１の差動信号線は、前記プリント配線板の表面に垂直方向から平面視した場合に、前記第１の信号伝送路と前記第２の信号伝送路とが交差する第１交差部を少なくとも１つ有し、
   前記第２の差動信号線は、前記プリント配線板の表面に垂直方向から平面視した場合に、前記第３の信号伝送路と前記第４の信号伝送路とが交差する第２交差部を少なくとも１つ有し、
   前記第１の信号伝送路及び前記第２の信号伝送路の前記第１交差部から見て前記第１の半導体パッケージ側に配置された部分と、前記第３の信号伝送路及び前記第４の信号伝送路の前記第２交差部から見て前記第１の半導体パッケージ側に配置された部分は、前記プリント配線板の同じ配線層に配置されており、
   前記第２の信号伝送路と前記第３の信号伝送路は、前記第１の半導体パッケージに対して互いが隣接して接続されており、前記第１の信号伝送路と前記第４の信号伝送路は同相の信号が流れ、前記第２の信号伝送路と前記第３の信号伝送路は同相の信号が流れるように配線されていることを特徴とするプリント回路板。
2. 前記プリント配線板の表面に垂直方向から平面視した場合に、前記第２の信号伝送路と前記第３の信号伝送路とが隣接して配置されている部分の配線の長さと、前記第１の信号伝送路と前記第４の信号伝送路とが隣接して配置されている部分の配線の長さが、等しいことを特徴とする請求項１に記載のプリント回路板。
3. 前記第１の信号伝送路は、前記第１交差部から見て、前記第１の半導体パッケージ側の第１の配線パターンと、前記第２の半導体パッケージ側の第２の配線パターンと、を有し、
   前記第２の信号伝送路は、前記第１交差部から見て、前記第１の半導体パッケージ側の第３の配線パターンと、前記第２の半導体パッケージ側の第４の配線パターンと、を有し、
   前記第３の信号伝送路は、前記第２交差部から見て、前記第１の半導体パッケージ側の第５の配線パターンと、前記第２の半導体パッケージ側の第６の配線パターンと、を有し、
   前記第４の信号伝送路は、前記第２交差部から見て、前記第１の半導体パッケージ側の第７の配線パターンと、前記第２の半導体パッケージ側の第８の配線パターンと、を有し、
   前記プリント配線板の表面に垂直方向から平面視した場合に、前記第３の配線パターンと前記第５の配線パターンとが隣接しており、前記第２の配線パターンと前記第８の配線パターンとが隣接しており、
   前記第３の配線パターンと前記第５の配線パターンが隣接している配線の長さと、前記第２の配線パターンと前記第８の配線パターンが隣接している配線の長さが、等しいことを特徴とする請求項１に記載のプリント回路板。
4. 前記第１の差動信号線は、前記第１交差部として前記第１の半導体パッケージ側に位置する第１交差部と、前記第２の半導体パッケージ側に位置する第１交差部と、を有し、
   前記第１の信号伝送路は、
   前記第１の半導体パッケージ側に位置する前記第１交差部から見て、前記第１の半導体パッケージ側の第１の配線パターンと、
   前記第１の半導体パッケージ側に位置する前記第１交差部と、前記第２の半導体パッケージ側に位置する前記第１交差部との間の第２の配線パターンと、
   前記第２の半導体パッケージ側に位置する前記第１交差部から見て、前記第２の半導体パッケージ側の第３の配線パターンと、を有し、
   前記第２の信号伝送路は、
   前記第１の半導体パッケージ側に位置する前記第１交差部から見て、前記第１の半導体パッケージ側の第４の配線パターンと、
   前記第１の半導体パッケージ側に位置する前記第１交差部と、前記第２の半導体パッケージ側に位置する前記第１交差部との間の第５の配線パターンと、
   前記第２の半導体パッケージ側に位置する前記第１交差部から見て、前記第２の半導体パッケージ側の第６の配線パターンと、を有し、
   前記第２の差動信号線は、前記第２交差部として前記第１の半導体パッケージ側に位置する第２交差部と、前記第２の半導体パッケージ側に位置する第２交差部と、を有し、
   前記第３の信号伝送路は、
   前記第１の半導体パッケージ側に位置する前記第２交差部から見て、前記第１の半導体パッケージ側の第７の配線パターンと、
   前記第１の半導体パッケージ側に位置する前記第２交差部と、前記第２の半導体パッケージ側に位置する前記第２交差部との間の第８の配線パターンと、
   前記第２の半導体パッケージ側に位置する前記第２交差部から見て、前記第２の半導体パッケージ側の第９の配線パターンと、を有し、
   前記第４の信号伝送路は、
   前記第１の半導体パッケージ側に位置する前記第２交差部から見て、前記第１の半導体パッケージ側の第１０の配線パターンと、
   前記第１の半導体パッケージ側に位置する前記第２交差部と、前記第２の半導体パッケージ側に位置する前記第２交差部との間の第１１の配線パターンと、
   前記第２の半導体パッケージ側に位置する前記第２交差部から見て、前記第２の半導体パッケージ側の第１２の配線パターンと、を有し、
   前記プリント配線板の表面に垂直方向から平面視した場合に、前記第４の配線パターンと前記第７の配線パターンが隣接しており、前記第２の配線パターンと前記第１１の配線パターンが隣接しており、前記第６の配線パターンと前記第９の配線パターンが隣接しており、
   前記第４の配線パターンと前記第７の配線パターンが隣接している配線の長さと、前記第６の配線パターンと前記第９の配線パターンが隣接している配線の長さとの和と、前記第２の配線パターンと前記第１１の配線パターンが隣接している配線の長さが、等しいことを特徴とする請求項１に記載のプリント回路板。
5. 前記第１交差部と、前記第２交差部は、前記プリント配線板に形成された信号ヴィアを有することを特徴とする請求項１乃至４のいずれか１項に記載のプリント回路板。
6. 前記プリント配線板は、内層に電源パターンとグラウンドパターンとを有する３層以上の多層プリント配線板であり、
   前記プリント配線板の一方または他方の表面にはコンデンサ素子が実装されており、
   前記コンデンサ素子は、電源ヴィアと介して前記電源パターンと接続され、グラウンドヴィアと介して前記グラウンドパターンと接続されており、
   前記電源ヴィア及び前記グラウンドヴィアは、前記信号ヴィアに隣接して配置されていることを特徴とする請求項５に記載のプリント回路板。
7. 前記第１の半導体パッケージと前記第２の半導体パッケージは前記プリント配線板の一方の表面に形成され、
   前記第１交差部及び前記第２交差部は、前記一対の信号伝送路のうち一方の信号伝送路が、他方の信号伝送路を前記プリント配線板の一方の表面に実装された電子素子により跨ぐように配線されていることを特徴とする請求項１乃至５のいずれか１項に記載のプリント回路板。
8. 前記電子素子は、抵抗素子又はコンデンサ素子であることを特徴とする請求項７に記載のプリント回路板。
9. 差動信号を送信する第１の信号送信回路と、差動信号を送信する第２の信号送信回路と、を有する第１の半導体パッケージと、
   差動信号を受信する第１の信号受信回路と、差動信号を受信する第２の信号受信回路と、を有する第２の半導体パッケージと、
   前記第１の半導体パッケージ及び前記第２の半導体パッケージが実装されたプリント配線板と、を備え、
   前記第１の半導体パッケージと前記第２の半導体パッケージの少なくとも一方には、前記第１の信号受信回路または第１の信号送信回路に接続された、一対の信号伝送路からなる第１の内部差動信号線と、前記第２の信号受信回路または第２の信号送信回路に接続され、前記第１の内部差動信号線と並行して配置された一対の信号伝送路からなる第２の内部差動信号線と、が形成されており、
   前記プリント配線板には、前記第１の半導体パッケージと前記第２の半導体パッケージとを接続する、一対の信号伝送路からなる第１の外部差動信号線と、前記第１の半導体パッケージと前記第２の半導体パッケージとを接続し、前記第１の外部差動信号線と並行して配置された、一対の信号伝送路からなる第２の外部差動信号線と、が形成されており、
   前記第１の外部差動信号線と前記第１の内部差動信号線とが接続されて、連続した一対の第１の差動信号伝送路からなる第１の差動信号線が形成されており、
   前記第２の外部差動信号線と前記第２の内部差動信号線とが接続されて、連続した一対の第２の差動信号伝送路からなる第２の差動信号線が形成されており、
   前記第１の差動信号線は、前記第１の外部差動信号線と前記第１の内部差動信号線との接続領域で交差する第１交差部を有し、
   前記第２の差動信号線は、前記第２の外部差動信号線と前記第２の内部差動信号線との接続領域で交差する第２交差部を有し、
   前記第１の差動信号線の前記第１交差部から見て前記第１の半導体パッケージ側に配置された部分と、前記第２の差動信号線の前記第２交差部から見て前記第１の半導体パッケージ側に配置された部分は、前記プリント配線板の同じ配線層に配置されていることを特徴とするプリント回路板。
10. 差動信号を送信する第１の信号送信回路と、差動信号を送信する第２の信号送信回路と、を有する第１の半導体パッケージと、
    差動信号を受信する第１の信号受信回路と、差動信号を受信する第２の信号受信回路と、を有する第２の半導体パッケージと、
    前記第１の半導体パッケージ及び前記第２の半導体パッケージが実装されたプリント配線板と、を備え、
    前記第１の半導体パッケージ及び前記第２の半導体パッケージには、前記第１の信号受信回路および前記第１の信号送信回路に接続された、一対の信号伝送路からなる第１の内部差動信号線と、前記第２の信号受信回路および前記第２の信号送信回路に接続され、前記第１の内部差動信号線と並行して配置された一対の信号伝送路からなる第２の内部差動信号線と、が形成されており、
    前記プリント配線板には、前記第１の半導体パッケージと前記第２の半導体パッケージとを接続する、一対の信号伝送路からなる第１の外部差動信号線と、前記第１の半導体パッケージと前記第２の半導体パッケージとを接続し、前記第１の外部差動信号線と並行して配置された、一対の信号伝送路からなる第２の外部差動信号線と、が形成されており、
    前記第１の外部差動信号線と前記２つの第１の内部差動信号線とが接続されて、連続した一対の第１の差動信号伝送路からなる第１の差動信号線が形成されており、
    前記第２の外部差動信号線と前記２つの第２の内部差動信号線とが接続されて、連続した一対の第２の差動信号伝送路からなる第２の差動信号線が形成されており、
    前記第１の差動信号線は、前記第１の外部差動信号線と前記第１の内部差動信号線との２つの接続領域で交差する第１交差部を有し、
    前記第２の差動信号線は、前記第２の外部差動信号線と前記第２の内部差動信号線との２つの接続領域で交差する第２交差部を有し、
    前記第１の差動信号線の前記第１交差部から見て前記第１の半導体パッケージ側に配置された部分と、前記第２の差動信号線の前記第２交差部から見て前記第１の半導体パッケージ側に配置された部分は、前記プリント配線板の同じ配線層に配置されていることを特徴とするプリント回路板。
11. 前記第１の差動信号線を形成する前記一対の第１の差動信号伝送路は、第１の信号伝送路と第２の信号伝送路からなり、
    前記第２の差動信号線を形成する前記一対の第２の差動信号伝送路は、第３の信号伝送路と第４の信号伝送路からなり、
    前記第２の信号伝送路と前記第３の信号伝送路は、前記第１の半導体パッケージに対して互いが隣接して接続されており、前記第１の信号伝送路と前記第４の信号伝送路は同相の信号が流れており、前記第２の信号伝送路と前記第３の信号伝送路は同相の信号が流れていることを特徴とする請求項９または１０に記載のプリント回路板。
12. 前記第１の外部差動信号線及び前記第２の外部差動信号線が、前記第１の内部差動信号線及び前記第２の内部差動信号線よりも長いことを特徴とする請求項９または１１に記載のプリント回路板。
13. 前記第１交差部と、前記第２交差部は、前記プリント配線板と前記第２の半導体パッケージとの接合部分に配置されている請求項９又は１２に記載のプリント回路板。
14. 前記第１交差部と前記第２交差部の数が等しいことを特徴とする請求項１乃至１３のいずれか１項に記載のプリント回路板。
15. 前記第１交差部と前記第２交差部は、配線方向に対して直交する方向に隣接して配置されている請求項１乃至１４のいずれか１項に記載のプリント回路板。
16. 第１の半導体パッケージと第２の半導体パッケージとを接続する、一対の信号伝送路である第１の信号伝送路及び第２の信号伝送路からなる第１の差動信号線と、
    前記第１の半導体パッケージと前記第２の半導体パッケージとを接続する、一対の信号伝送路である第３の信号伝送路及び第４の信号伝送路からなる第２の差動信号線と、を有するプリント配線板において、
    前記第１の差動信号線と前記第２の差動信号線とは、並行して配置されており、
    前記第１の差動信号線は、前記プリント配線板の表面に垂直方向から平面視した場合に、前記第１の信号伝送路と前記第２の信号伝送路とが交差する第１交差部を少なくとも１つ有し、
    前記第２の差動信号線は、前記プリント配線板の表面に垂直方向から平面視した場合に、前記第３の信号伝送路と前記第４の信号伝送路とが交差する第２交差部を少なくとも１つ有し、
    前記第１の信号伝送路及び前記第２の信号伝送路の前記第１交差部から見て前記第１の半導体パッケージが配置される側の部分と、前記第３の信号伝送路及び前記第４の信号伝送路の前記第２交差部から見て前記第１の半導体パッケージが配置される側の部分は、前記プリント配線板の同じ配線層に配置されており、
    前記第２の信号伝送路と前記第３の信号伝送路は、前記第１の半導体パッケージが配置される部分に対して互いが隣接しており、前記第１の信号伝送路と前記第４の信号伝送路は同相の信号が流れ、前記第２の信号伝送路と前記第３の信号伝送路は同相の信号が流れるように配線されていることを特徴とするプリント配線板。

Images