JP6614903B2 - プリント回路板及びプリント配線板 - Google Patents
プリント回路板及びプリント配線板 Download PDFInfo
- Publication number
- JP6614903B2 JP6614903B2 JP2015196419A JP2015196419A JP6614903B2 JP 6614903 B2 JP6614903 B2 JP 6614903B2 JP 2015196419 A JP2015196419 A JP 2015196419A JP 2015196419 A JP2015196419 A JP 2015196419A JP 6614903 B2 JP6614903 B2 JP 6614903B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- differential signal
- semiconductor package
- signal transmission
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000008054 signal transmission Effects 0.000 claims description 158
- 239000004065 semiconductor Substances 0.000 claims description 133
- 239000003990 capacitor Substances 0.000 claims description 18
- 239000004020 conductor Substances 0.000 description 130
- 239000002344 surface layer Substances 0.000 description 112
- 239000010410 layer Substances 0.000 description 107
- 230000005540 biological transmission Effects 0.000 description 62
- 229910000679 solder Inorganic materials 0.000 description 44
- 239000000758 substrate Substances 0.000 description 24
- 230000000052 comparative effect Effects 0.000 description 19
- 238000004088 simulation Methods 0.000 description 13
- 230000000694 effects Effects 0.000 description 12
- 239000012212 insulator Substances 0.000 description 11
- 230000008707 rearrangement Effects 0.000 description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 239000011889 copper foil Substances 0.000 description 8
- 230000001902 propagating effect Effects 0.000 description 8
- 238000013459 approach Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 230000008859 change Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000009699 differential effect Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0243—Printed circuits associated with mounted high frequency components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09236—Parallel layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09245—Crossing layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09636—Details of adjacent, not connected vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09827—Tapered, e.g. tapered hole, via or groove
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10159—Memory
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Structure Of Printed Boards (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
図1は、本発明の第1実施形態に係るプリント回路板を示す平面図である。プリント回路板100は、プリント配線板101と、プリント配線板101に実装された、第1の半導体パッケージであるIC111及び第2の半導体パッケージであるIC112と、を備えている。なお、プリント配線板とは、電子部品が実装されていない状態のプリント基板を示し、プリント回路板とは、電子部品が実装されたプリント基板を示している。
次に、本発明の第2実施形態に係るプリント回路板について説明する。図3は、本発明の第2実施形態に係るプリント回路板を示す平面図である。図3に示すプリント回路板200は、プリント配線板201と、プリント配線板201に実装された、第1の半導体パッケージであるIC211及び第2の半導体パッケージであるIC212と、を備えている。
次に、本発明の第3実施形態に係るプリント回路板について説明する。図4は、本発明の第3実施形態に係るプリント回路板を示す平面図である。図4に示すプリント回路板300は、プリント配線板301と、プリント配線板301に実装された、第1の半導体パッケージであるIC311及び第2の半導体パッケージであるIC312と、を備えている。また、プリント回路板300は、電子素子であるチップ部品3501,3502を備えている。
次に、本発明の第4実施形態に係るプリント回路板について説明する。図5は、本発明の第4実施形態に係るプリント回路板を示す平面図である。図5に示すプリント回路板400は、プリント配線板401と、プリント配線板401に実装された、第1の半導体パッケージであるIC411及び第2の半導体パッケージであるIC412と、を備えている。
次に、本発明の第5実施形態に係るプリント回路板について説明する。図6は、本発明の第5実施形態に係るプリント回路板を示す平面図である。図6に示すプリント回路板1000は、プリント配線板1001と、プリント配線板1001に実装された、第1の半導体パッケージであるIC1011及び第2の半導体パッケージであるIC1012と、を備えている。
(実施例1)
実施例1のプリント回路板について説明する。図1に示すプリント回路板100の構成において、プリント配線板101の条件を以下となるように設計した。板厚1.0mmの4層基板とし、銅箔厚は36μm、銅箔を覆うレジスト層は20μmとした。また、表層の銅箔と内層の銅箔との間のプリプレグ(FR−4)の厚みは100μmとした。
比較例1では、実施例1とほぼ同様の構成のプリント回路板としたが、信号ヴィアにおいて2組の差動信号線のうちの一方について、ポジティブ/ネガティブの並び順を替えていない点が実施例1と異なる。
比較例2では、信号ヴィアホールが設けられておらず、二つのICが同一面に実装され、配線接続される構成とした。そのため、配線の並び順を替えるための配線の並び替え部は設けられておらず、ポジティブとネガティブの配線長差も生じない。これら以外の基板や配線の条件は実施例1と同様である。このときの比較例2における差動信号の交差電圧の変動量をシミュレーションにより見積もった。その結果を図7に”×”でプロットした。なお図7においてプロットされた”×”は、重ねた状態で表わしている。
実施例2のプリント回路板について説明する。実施例1とほぼ同様の構成のプリント回路板としたが、図1の信号ヴィア143P1、143N1、143P2、143N2の位置を様々に変更した点が実施例1と異なる。具体的な実施条件を以下に示す。
実施例3のプリント回路板について説明する。実施例2とほぼ同様の構成のプリント回路板としたが、以下の点で条件が異なる。実施例2よりも高密度な配線を想定して、信号パターン1042P1,1042N1,1042P2,1042N2の配線幅は全て125μmとした。また、信号パターン1042P1,1042N1,1042P2,1042N2の配線方向と直交する方向の間隔は全て125μmとした。さらに、IC1011,IC1012の内部のパッケージ基板においてもクロストークが発生するように信号パターンの配線幅は45μmとして、信号パターンの配線方向と直交する方向の間隔は全て55μmで設計した。
実施例4のプリント回路板について説明する。実施例3とほぼ同様の構成のプリント回路板としたが、図6に示すプリント回路板1000の構成のように、信号パターンの並び替えをプリント配線板1001とIC1012の導電接続部で行っている点が異なる。
Claims (16)
- 差動信号を送信する第1の半導体パッケージと、
差動信号を受信する第2の半導体パッケージと、
前記第1の半導体パッケージ及び前記第2の半導体パッケージが実装されたプリント配線板と、を備え、
前記プリント配線板には、
前記第1の半導体パッケージと前記第2の半導体パッケージとを接続する、一対の信号伝送路である第1の信号伝送路及び第2の信号伝送路からなる第1の差動信号線と、
前記第1の半導体パッケージと前記第2の半導体パッケージとを接続し、前記第1の差動信号線と並行して配置された、一対の信号伝送路である第3の信号伝送路及び第4の信号伝送路からなる第2の差動信号線と、が形成されており、
前記第1の差動信号線は、前記プリント配線板の表面に垂直方向から平面視した場合に、前記第1の信号伝送路と前記第2の信号伝送路とが交差する第1交差部を少なくとも1つ有し、
前記第2の差動信号線は、前記プリント配線板の表面に垂直方向から平面視した場合に、前記第3の信号伝送路と前記第4の信号伝送路とが交差する第2交差部を少なくとも1つ有し、
前記第1の信号伝送路及び前記第2の信号伝送路の前記第1交差部から見て前記第1の半導体パッケージ側に配置された部分と、前記第3の信号伝送路及び前記第4の信号伝送路の前記第2交差部から見て前記第1の半導体パッケージ側に配置された部分は、前記プリント配線板の同じ配線層に配置されており、
前記第2の信号伝送路と前記第3の信号伝送路は、前記第1の半導体パッケージに対して互いが隣接して接続されており、前記第1の信号伝送路と前記第4の信号伝送路は同相の信号が流れ、前記第2の信号伝送路と前記第3の信号伝送路は同相の信号が流れるように配線されていることを特徴とするプリント回路板。 - 前記プリント配線板の表面に垂直方向から平面視した場合に、前記第2の信号伝送路と前記第3の信号伝送路とが隣接して配置されている部分の配線の長さと、前記第1の信号伝送路と前記第4の信号伝送路とが隣接して配置されている部分の配線の長さが、等しいことを特徴とする請求項1に記載のプリント回路板。
- 前記第1の信号伝送路は、前記第1交差部から見て、前記第1の半導体パッケージ側の第1の配線パターンと、前記第2の半導体パッケージ側の第2の配線パターンと、を有し、
前記第2の信号伝送路は、前記第1交差部から見て、前記第1の半導体パッケージ側の第3の配線パターンと、前記第2の半導体パッケージ側の第4の配線パターンと、を有し、
前記第3の信号伝送路は、前記第2交差部から見て、前記第1の半導体パッケージ側の第5の配線パターンと、前記第2の半導体パッケージ側の第6の配線パターンと、を有し、
前記第4の信号伝送路は、前記第2交差部から見て、前記第1の半導体パッケージ側の第7の配線パターンと、前記第2の半導体パッケージ側の第8の配線パターンと、を有し、
前記プリント配線板の表面に垂直方向から平面視した場合に、前記第3の配線パターンと前記第5の配線パターンとが隣接しており、前記第2の配線パターンと前記第8の配線パターンとが隣接しており、
前記第3の配線パターンと前記第5の配線パターンが隣接している配線の長さと、前記第2の配線パターンと前記第8の配線パターンが隣接している配線の長さが、等しいことを特徴とする請求項1に記載のプリント回路板。 - 前記第1の差動信号線は、前記第1交差部として前記第1の半導体パッケージ側に位置する第1交差部と、前記第2の半導体パッケージ側に位置する第1交差部と、を有し、
前記第1の信号伝送路は、
前記第1の半導体パッケージ側に位置する前記第1交差部から見て、前記第1の半導体パッケージ側の第1の配線パターンと、
前記第1の半導体パッケージ側に位置する前記第1交差部と、前記第2の半導体パッケージ側に位置する前記第1交差部との間の第2の配線パターンと、
前記第2の半導体パッケージ側に位置する前記第1交差部から見て、前記第2の半導体パッケージ側の第3の配線パターンと、を有し、
前記第2の信号伝送路は、
前記第1の半導体パッケージ側に位置する前記第1交差部から見て、前記第1の半導体パッケージ側の第4の配線パターンと、
前記第1の半導体パッケージ側に位置する前記第1交差部と、前記第2の半導体パッケージ側に位置する前記第1交差部との間の第5の配線パターンと、
前記第2の半導体パッケージ側に位置する前記第1交差部から見て、前記第2の半導体パッケージ側の第6の配線パターンと、を有し、
前記第2の差動信号線は、前記第2交差部として前記第1の半導体パッケージ側に位置する第2交差部と、前記第2の半導体パッケージ側に位置する第2交差部と、を有し、
前記第3の信号伝送路は、
前記第1の半導体パッケージ側に位置する前記第2交差部から見て、前記第1の半導体パッケージ側の第7の配線パターンと、
前記第1の半導体パッケージ側に位置する前記第2交差部と、前記第2の半導体パッケージ側に位置する前記第2交差部との間の第8の配線パターンと、
前記第2の半導体パッケージ側に位置する前記第2交差部から見て、前記第2の半導体パッケージ側の第9の配線パターンと、を有し、
前記第4の信号伝送路は、
前記第1の半導体パッケージ側に位置する前記第2交差部から見て、前記第1の半導体パッケージ側の第10の配線パターンと、
前記第1の半導体パッケージ側に位置する前記第2交差部と、前記第2の半導体パッケージ側に位置する前記第2交差部との間の第11の配線パターンと、
前記第2の半導体パッケージ側に位置する前記第2交差部から見て、前記第2の半導体パッケージ側の第12の配線パターンと、を有し、
前記プリント配線板の表面に垂直方向から平面視した場合に、前記第4の配線パターンと前記第7の配線パターンが隣接しており、前記第2の配線パターンと前記第11の配線パターンが隣接しており、前記第6の配線パターンと前記第9の配線パターンが隣接しており、
前記第4の配線パターンと前記第7の配線パターンが隣接している配線の長さと、前記第6の配線パターンと前記第9の配線パターンが隣接している配線の長さとの和と、前記第2の配線パターンと前記第11の配線パターンが隣接している配線の長さが、等しいことを特徴とする請求項1に記載のプリント回路板。 - 前記第1交差部と、前記第2交差部は、前記プリント配線板に形成された信号ヴィアを有することを特徴とする請求項1乃至4のいずれか1項に記載のプリント回路板。
- 前記プリント配線板は、内層に電源パターンとグラウンドパターンとを有する3層以上の多層プリント配線板であり、
前記プリント配線板の一方または他方の表面にはコンデンサ素子が実装されており、
前記コンデンサ素子は、電源ヴィアと介して前記電源パターンと接続され、グラウンドヴィアと介して前記グラウンドパターンと接続されており、
前記電源ヴィア及び前記グラウンドヴィアは、前記信号ヴィアに隣接して配置されていることを特徴とする請求項5に記載のプリント回路板。 - 前記第1の半導体パッケージと前記第2の半導体パッケージは前記プリント配線板の一方の表面に形成され、
前記第1交差部及び前記第2交差部は、前記一対の信号伝送路のうち一方の信号伝送路が、他方の信号伝送路を前記プリント配線板の一方の表面に実装された電子素子により跨ぐように配線されていることを特徴とする請求項1乃至5のいずれか1項に記載のプリント回路板。 - 前記電子素子は、抵抗素子又はコンデンサ素子であることを特徴とする請求項7に記載のプリント回路板。
- 差動信号を送信する第1の信号送信回路と、差動信号を送信する第2の信号送信回路と、を有する第1の半導体パッケージと、
差動信号を受信する第1の信号受信回路と、差動信号を受信する第2の信号受信回路と、を有する第2の半導体パッケージと、
前記第1の半導体パッケージ及び前記第2の半導体パッケージが実装されたプリント配線板と、を備え、
前記第1の半導体パッケージと前記第2の半導体パッケージの少なくとも一方には、前記第1の信号受信回路または第1の信号送信回路に接続された、一対の信号伝送路からなる第1の内部差動信号線と、前記第2の信号受信回路または第2の信号送信回路に接続され、前記第1の内部差動信号線と並行して配置された一対の信号伝送路からなる第2の内部差動信号線と、が形成されており、
前記プリント配線板には、前記第1の半導体パッケージと前記第2の半導体パッケージとを接続する、一対の信号伝送路からなる第1の外部差動信号線と、前記第1の半導体パッケージと前記第2の半導体パッケージとを接続し、前記第1の外部差動信号線と並行して配置された、一対の信号伝送路からなる第2の外部差動信号線と、が形成されており、
前記第1の外部差動信号線と前記第1の内部差動信号線とが接続されて、連続した一対の第1の差動信号伝送路からなる第1の差動信号線が形成されており、
前記第2の外部差動信号線と前記第2の内部差動信号線とが接続されて、連続した一対の第2の差動信号伝送路からなる第2の差動信号線が形成されており、
前記第1の差動信号線は、前記第1の外部差動信号線と前記第1の内部差動信号線との接続領域で交差する第1交差部を有し、
前記第2の差動信号線は、前記第2の外部差動信号線と前記第2の内部差動信号線との接続領域で交差する第2交差部を有し、
前記第1の差動信号線の前記第1交差部から見て前記第1の半導体パッケージ側に配置された部分と、前記第2の差動信号線の前記第2交差部から見て前記第1の半導体パッケージ側に配置された部分は、前記プリント配線板の同じ配線層に配置されていることを特徴とするプリント回路板。 - 差動信号を送信する第1の信号送信回路と、差動信号を送信する第2の信号送信回路と、を有する第1の半導体パッケージと、
差動信号を受信する第1の信号受信回路と、差動信号を受信する第2の信号受信回路と、を有する第2の半導体パッケージと、
前記第1の半導体パッケージ及び前記第2の半導体パッケージが実装されたプリント配線板と、を備え、
前記第1の半導体パッケージ及び前記第2の半導体パッケージには、前記第1の信号受信回路および前記第1の信号送信回路に接続された、一対の信号伝送路からなる第1の内部差動信号線と、前記第2の信号受信回路および前記第2の信号送信回路に接続され、前記第1の内部差動信号線と並行して配置された一対の信号伝送路からなる第2の内部差動信号線と、が形成されており、
前記プリント配線板には、前記第1の半導体パッケージと前記第2の半導体パッケージとを接続する、一対の信号伝送路からなる第1の外部差動信号線と、前記第1の半導体パッケージと前記第2の半導体パッケージとを接続し、前記第1の外部差動信号線と並行して配置された、一対の信号伝送路からなる第2の外部差動信号線と、が形成されており、
前記第1の外部差動信号線と前記2つの第1の内部差動信号線とが接続されて、連続した一対の第1の差動信号伝送路からなる第1の差動信号線が形成されており、
前記第2の外部差動信号線と前記2つの第2の内部差動信号線とが接続されて、連続した一対の第2の差動信号伝送路からなる第2の差動信号線が形成されており、
前記第1の差動信号線は、前記第1の外部差動信号線と前記第1の内部差動信号線との2つの接続領域で交差する第1交差部を有し、
前記第2の差動信号線は、前記第2の外部差動信号線と前記第2の内部差動信号線との2つの接続領域で交差する第2交差部を有し、
前記第1の差動信号線の前記第1交差部から見て前記第1の半導体パッケージ側に配置された部分と、前記第2の差動信号線の前記第2交差部から見て前記第1の半導体パッケージ側に配置された部分は、前記プリント配線板の同じ配線層に配置されていることを特徴とするプリント回路板。 - 前記第1の差動信号線を形成する前記一対の第1の差動信号伝送路は、第1の信号伝送路と第2の信号伝送路からなり、
前記第2の差動信号線を形成する前記一対の第2の差動信号伝送路は、第3の信号伝送路と第4の信号伝送路からなり、
前記第2の信号伝送路と前記第3の信号伝送路は、前記第1の半導体パッケージに対して互いが隣接して接続されており、前記第1の信号伝送路と前記第4の信号伝送路は同相の信号が流れており、前記第2の信号伝送路と前記第3の信号伝送路は同相の信号が流れていることを特徴とする請求項9または10に記載のプリント回路板。 - 前記第1の外部差動信号線及び前記第2の外部差動信号線が、前記第1の内部差動信号線及び前記第2の内部差動信号線よりも長いことを特徴とする請求項9または11に記載のプリント回路板。
- 前記第1交差部と、前記第2交差部は、前記プリント配線板と前記第2の半導体パッケージとの接合部分に配置されている請求項9又は12に記載のプリント回路板。
- 前記第1交差部と前記第2交差部の数が等しいことを特徴とする請求項1乃至13のいずれか1項に記載のプリント回路板。
- 前記第1交差部と前記第2交差部は、配線方向に対して直交する方向に隣接して配置されている請求項1乃至14のいずれか1項に記載のプリント回路板。
- 第1の半導体パッケージと第2の半導体パッケージとを接続する、一対の信号伝送路である第1の信号伝送路及び第2の信号伝送路からなる第1の差動信号線と、
前記第1の半導体パッケージと前記第2の半導体パッケージとを接続する、一対の信号伝送路である第3の信号伝送路及び第4の信号伝送路からなる第2の差動信号線と、を有するプリント配線板において、
前記第1の差動信号線と前記第2の差動信号線とは、並行して配置されており、
前記第1の差動信号線は、前記プリント配線板の表面に垂直方向から平面視した場合に、前記第1の信号伝送路と前記第2の信号伝送路とが交差する第1交差部を少なくとも1つ有し、
前記第2の差動信号線は、前記プリント配線板の表面に垂直方向から平面視した場合に、前記第3の信号伝送路と前記第4の信号伝送路とが交差する第2交差部を少なくとも1つ有し、
前記第1の信号伝送路及び前記第2の信号伝送路の前記第1交差部から見て前記第1の半導体パッケージが配置される側の部分と、前記第3の信号伝送路及び前記第4の信号伝送路の前記第2交差部から見て前記第1の半導体パッケージが配置される側の部分は、前記プリント配線板の同じ配線層に配置されており、
前記第2の信号伝送路と前記第3の信号伝送路は、前記第1の半導体パッケージが配置される部分に対して互いが隣接しており、前記第1の信号伝送路と前記第4の信号伝送路は同相の信号が流れ、前記第2の信号伝送路と前記第3の信号伝送路は同相の信号が流れるように配線されていることを特徴とするプリント配線板。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2015/080472 WO2016072337A1 (en) | 2014-11-04 | 2015-10-22 | Printed circuit board, printed wiring board, and differential transmission circuit |
US15/518,135 US10470296B2 (en) | 2014-11-04 | 2015-10-22 | Printed circuit board, printed wiring board, and differential transmission circuit |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014223999 | 2014-11-04 | ||
JP2014223999 | 2014-11-04 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016092405A JP2016092405A (ja) | 2016-05-23 |
JP6614903B2 true JP6614903B2 (ja) | 2019-12-04 |
Family
ID=56019899
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015196419A Active JP6614903B2 (ja) | 2014-11-04 | 2015-10-02 | プリント回路板及びプリント配線板 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10470296B2 (ja) |
JP (1) | JP6614903B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017199879A (ja) * | 2016-04-28 | 2017-11-02 | 富士通株式会社 | 配線基板 |
JP6717128B2 (ja) * | 2016-09-02 | 2020-07-01 | 富士ゼロックス株式会社 | 信号伝送装置及び画像形成装置 |
TWI683613B (zh) * | 2017-02-10 | 2020-01-21 | 華碩電腦股份有限公司 | 電路佈設結構 |
US10477686B2 (en) | 2017-07-26 | 2019-11-12 | Canon Kabushiki Kaisha | Printed circuit board |
TWI684245B (zh) * | 2018-08-29 | 2020-02-01 | 財團法人工業技術研究院 | 差動訊號傳輸電路板 |
EP3809517A1 (en) * | 2019-10-17 | 2021-04-21 | ALCAN Systems GmbH | Transmission line for radio frequency signals |
JP7334610B2 (ja) * | 2019-12-20 | 2023-08-29 | 株式会社オートネットワーク技術研究所 | 配線部材 |
EP3849286A1 (en) | 2020-01-09 | 2021-07-14 | Murata Manufacturing Co., Ltd. | Electronic device with differential transmission lines equipped with 3d capacitors supported by a base, and corresponding manufacturing method |
EP3882937A1 (en) | 2020-03-19 | 2021-09-22 | Murata Manufacturing Co., Ltd. | Electronic device with differential transmission lines equipped with capacitors separated by a cavity, and corresponding manufacturing method |
CN114521047A (zh) * | 2020-11-19 | 2022-05-20 | 中兴通讯股份有限公司 | 一种印制电路板 |
US11751323B2 (en) * | 2021-07-27 | 2023-09-05 | Dell Products L.P. | Quad-trace structures for high-speed signaling |
KR20230033122A (ko) * | 2021-08-27 | 2023-03-08 | 삼성전자주식회사 | 회로기판 및 반도체 모듈 |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3757028A (en) * | 1972-09-18 | 1973-09-04 | J Schlessel | Terference printed board and similar transmission line structure for reducing in |
JPS6212976U (ja) * | 1985-07-08 | 1987-01-26 | ||
JP2736107B2 (ja) * | 1989-03-14 | 1998-04-02 | 株式会社東芝 | 信号配線基板 |
JPH033289A (ja) * | 1989-05-30 | 1991-01-09 | Gurafuiko:Kk | ツイスト・プリント配線 |
JPH05136650A (ja) * | 1991-11-11 | 1993-06-01 | Sharp Corp | Sawフイルタ取付用プリント配線基板 |
US5430247A (en) * | 1993-08-31 | 1995-07-04 | Motorola, Inc. | Twisted-pair planar conductor line off-set structure |
US5397862A (en) * | 1993-08-31 | 1995-03-14 | Motorola, Inc. | Horizontally twisted-pair planar conductor line structure |
ATE297623T1 (de) * | 1998-10-30 | 2005-06-15 | Broadcom Corp | Internet-gigabit-ethernet-sender-architektur |
JP2001060746A (ja) * | 1999-08-23 | 2001-03-06 | Fuji Electric Co Ltd | フレキシブルプリント配線板 |
AU2001267086A1 (en) * | 2000-06-14 | 2001-12-24 | Rambus Inc. | Method and apparatus for transmitting data with reduced coupling noise |
US6433272B1 (en) * | 2000-09-19 | 2002-08-13 | Storage Technology Corporation | Crosstalk reduction in constrained wiring assemblies |
JP4433881B2 (ja) * | 2004-05-27 | 2010-03-17 | 富士ゼロックス株式会社 | プリント配線基板 |
JP2006041193A (ja) | 2004-07-27 | 2006-02-09 | Sharp Corp | フレキシブル配線板、電子機器、ならびに配線配置方法 |
JP2007149157A (ja) * | 2005-11-24 | 2007-06-14 | Fujitsu Ltd | 記憶装置、磁気ヘッド駆動装置、及び中継フレキシブルプリント基板 |
US7405477B1 (en) * | 2005-12-01 | 2008-07-29 | Altera Corporation | Ball grid array package-to-board interconnect co-design apparatus |
JP4924715B2 (ja) * | 2007-06-22 | 2012-04-25 | 日本電気株式会社 | データ伝送システムと方法並びに該データ伝送システムを備えた電子機器 |
JP2009033710A (ja) * | 2007-06-28 | 2009-02-12 | Panasonic Corp | 差動伝送線路用コネクタ |
KR101383704B1 (ko) * | 2008-01-18 | 2014-04-10 | 삼성디스플레이 주식회사 | 회로 기판 및 이를 포함하는 표시 장치 |
US7830221B2 (en) * | 2008-01-25 | 2010-11-09 | Micron Technology, Inc. | Coupling cancellation scheme |
US7894173B2 (en) * | 2008-09-16 | 2011-02-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Enhancing bandwidth of ESD network using transformers |
US20100104029A1 (en) * | 2008-10-27 | 2010-04-29 | Inyeol Lee | Independent link(s) over differential pairs using common-mode signaling |
JP5320345B2 (ja) | 2010-06-09 | 2013-10-23 | 株式会社村田製作所 | 配線基板 |
JP2012129443A (ja) | 2010-12-17 | 2012-07-05 | Canon Inc | プリント回路板 |
JP5216147B2 (ja) * | 2011-03-08 | 2013-06-19 | 日本オクラロ株式会社 | 差動伝送回路、光送受信モジュール、及び情報処理装置 |
US9240619B2 (en) * | 2011-04-28 | 2016-01-19 | Texas Instruments Incorporated | Differential transmission line pairs using a coupling orthogonalization approach to reduce cross-talk |
JP6153319B2 (ja) * | 2011-12-08 | 2017-06-28 | キヤノン株式会社 | プリント回路板、プリント配線板及び電子機器 |
-
2015
- 2015-10-02 JP JP2015196419A patent/JP6614903B2/ja active Active
- 2015-10-22 US US15/518,135 patent/US10470296B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US10470296B2 (en) | 2019-11-05 |
JP2016092405A (ja) | 2016-05-23 |
US20170303391A1 (en) | 2017-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6614903B2 (ja) | プリント回路板及びプリント配線板 | |
US7633147B2 (en) | Semiconductor unit having two device terminals for every one input/output signal | |
JP5503567B2 (ja) | 半導体装置および半導体装置実装体 | |
JP4273098B2 (ja) | 多層プリント回路板 | |
US8120927B2 (en) | Printed circuit board | |
US9269653B2 (en) | SGS or GSGSG pattern for signal transmitting channel, and PCB assembly, chip package using such SGS or GSGSG pattern | |
TW201639113A (zh) | 半導體裝置 | |
JP2013080628A (ja) | 配線板、コネクタおよび電子装置 | |
JP2013225544A (ja) | プリント回路板 | |
US9681554B2 (en) | Printed circuit board | |
WO2016072337A1 (en) | Printed circuit board, printed wiring board, and differential transmission circuit | |
US10426035B2 (en) | SGS or GSGSG pattern for signal transmitting channel, and PCB assembly, chip package using such SGS or GSGSG pattern | |
JP5324619B2 (ja) | 信号伝送回路 | |
JP4371766B2 (ja) | プリント配線板 | |
JP5460616B2 (ja) | 半導体パッケージ | |
US20090289499A1 (en) | Prevention of the propagation of power supply noise from one output circuit to another in a semiconductor device | |
CN114025465A (zh) | 一种带隔离结构的pcb板 | |
WO2012153835A1 (ja) | プリント配線基板 | |
CN113365410B (zh) | 一种印刷电路板及电子器件 | |
CN113678574A (zh) | 一种共模抑制的封装装置和印制电路板 | |
JP2019129181A (ja) | 半導体装置 | |
JP2009302180A (ja) | 半導体装置 | |
JP2008010469A (ja) | 電子装置 | |
JPH06216477A (ja) | 配線基板及びこれを用いた電子回路装置 | |
TWI333812B (en) | A layout of print circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180926 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190716 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190912 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191008 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191105 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6614903 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |