TWI683613B - 電路佈設結構 - Google Patents

電路佈設結構 Download PDF

Info

Publication number
TWI683613B
TWI683613B TW106104448A TW106104448A TWI683613B TW I683613 B TWI683613 B TW I683613B TW 106104448 A TW106104448 A TW 106104448A TW 106104448 A TW106104448 A TW 106104448A TW I683613 B TWI683613 B TW I683613B
Authority
TW
Taiwan
Prior art keywords
transmission line
positive
signal
distance
negative
Prior art date
Application number
TW106104448A
Other languages
English (en)
Other versions
TW201831073A (zh
Inventor
林旻翰
曾斌祺
顏宗杰
Original Assignee
華碩電腦股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華碩電腦股份有限公司 filed Critical 華碩電腦股份有限公司
Priority to TW106104448A priority Critical patent/TWI683613B/zh
Priority to US15/889,694 priority patent/US10595395B2/en
Publication of TW201831073A publication Critical patent/TW201831073A/zh
Application granted granted Critical
Publication of TWI683613B publication Critical patent/TWI683613B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本案揭示一種電路佈設結構，電路佈設結構中，傳輸線組佈設於載體，其第一差分信號傳輸線對中，第一負極性傳輸線平行於第一正極性傳輸線，並用以傳輸一第一差分信號中之一第一負極傳輸信號。第二差分信號傳輸線對中，第二正極性傳輸線平行於單端信號傳輸線，並用以傳輸一第二差分信號中之一第二正極傳輸信號。第二負極性傳輸線平行於第二正極性傳輸線。單端信號傳輸線佈設於第一差分信號傳輸線對及第二差分信號傳輸線對之間，且平行於第一差分信號傳輸線對及第二差分信號傳輸線對，並分別與第一負極性傳輸線及第二正極性傳輸線相鄰。

Description

電路佈設結構
本案係有關於一種電路佈設結構。
隨著科技的高度發展，高頻化電子產品具有高傳輸速率之數位信號之特性，而也由於高頻高速化的電子產業趨勢，傳輸速度的提升使得如電磁相容(Electromagnetic Compatibility；EMC)、電磁干擾(Electromagnetic Interference；EMI)、電源完整性(Power Integrity；PI)與訊號完整性(Signal Integrity；SI)之問題漸漸受到重視，因此信號的品質與完整性成為電路設計優劣的考量。
本案提供一種電路佈設結構，包含一載體以及一傳輸線組，傳輸線組係佈設於載體，並包含一第一差分信號傳輸線對、一第二差分信號傳輸線對以及一單端信號傳輸線。第一差分信號傳輸線對係用以傳輸一第一差分信號，並且包含一第一正極性傳輸線以及一第一負極性傳輸線。第一負極性傳輸線係平行於第一正極性傳輸線，並用以傳輸第一差分信號中之一第一負極傳輸信號。第二差分信號傳輸線對係用以傳輸一第二差分信號，並且包含一第二正極性傳輸線以及一第二負極性傳輸線。第二正極性傳輸線係平行於單端信號傳輸線，並用以傳輸第二差分信號中之一第二正極傳輸信號。第二負極性傳輸線係平行於第二正極性傳輸線。單端信號傳輸線佈設於第一差分信號傳輸線對及第二差分信號傳輸線對之間，且平行於第一差分信號傳輸線對及第二差分信號傳輸線對，用以傳輸一電路信號。其中，單端信號傳輸線分別與第一負極性傳輸線及第二正極性傳輸線相鄰，使第一負極傳輸信號對電路信號造成之一第一雜訊干擾與第二正極傳輸信號對電路信號造成之一第二雜訊干擾彼此削弱。
本發明所採用的具體實施例，將藉由以下之實施例及圖式作進一步之說明。
1‧‧‧電路佈設結構
11、11a‧‧‧載體
111‧‧‧第一基材層
112‧‧‧第一介電層
113‧‧‧傳輸線佈設層
114‧‧‧第二介電層
115‧‧‧第二基材層
12‧‧‧傳輸線組
121‧‧‧第一差分信號傳輸線對
1211‧‧‧第一正極性傳輸線
1212‧‧‧第一負極性傳輸線
122、122a‧‧‧單端信號傳輸線
123、123a‧‧‧第二差分信號傳輸線對
1231、1231a‧‧‧第二正極性傳輸線
1232、1232a‧‧‧第二負極性傳輸線
100、200‧‧‧波形
L‧‧‧排列方向
S1‧‧‧第一差分信號
S11‧‧‧第一正極傳輸信號
S12‧‧‧第一負極傳輸信號
S2‧‧‧電路信號
S3‧‧‧第二差分信號
S31‧‧‧第二正極傳輸信號
S32‧‧‧第二負極傳輸信號
W1‧‧‧第一距離
W2‧‧‧第二距離
W3‧‧‧第三距離
W4‧‧‧第四距離
G1、G2‧‧‧線組
第一圖係顯示本案第一實施例之電路佈設結構之示意圖。
第二圖係顯示本案第一實施例之電路佈設結構之A-A剖面示意圖。
第三圖係顯示本案第一實施例之第一雜訊干擾與第二雜訊干擾之波形示意圖
第四圖係顯示本案第二實施例之電路佈設結構之剖面示意圖。
由於本案所提供之電路佈設結構中，其組合實施方式不勝枚舉，故在此不再一一贅述，僅列舉二個較佳實施例加以具體說明。
請參閱第一圖與第二圖，本案一實施例之電路佈設結構1包含一載體11以及一傳輸線組12，載體11為一印刷電路板(Printed circuit board；PCB)與一晶片中之一者，並包含依序堆疊之一第一基材層111、一第一介電層112與一傳輸線佈設層113，其中，第一基材層111與第一介電層112的材料與厚度可依據實務上之需求設計，不再贅述。
傳輸線組12係佈設於載體11之傳輸線佈設層113，並包含一第一差分信號傳輸線對121、一單端(single-ended)信號傳輸線122以及一第二差分信號傳輸線對123。
第一差分信號傳輸線對121係包含一第一正極性傳輸線1211以及一第一負極性傳輸線1212，第一負極性傳輸線1212係平行於第一正極性傳輸線1211，並與第一正極性傳輸線1211之間相距一第三距離W3。
單端信號傳輸線122係平行於第一正極性傳輸線1211與第一負極性傳輸線1212，並與第一負極性傳輸線1212之間相距一第一距離W1。
第二差分信號傳輸線對123係包含一第二 正極性傳輸線1231以及一第二負極性傳輸線1232，第二正極性傳輸線1231係平行於單端信號傳輸線122，並與單端信號傳輸線122之間相距一第二距離W2，且第二距離W2與第一距離W1相等。
第二負極性傳輸線1232係平行於第二正極性傳輸線1231，並與第二正極性傳輸線1231之間相距一第四距離W4，且第四距離W4與第三距離W3相等。另外，本發明第一較佳實施例中，第三距離W3與第四距離W4小於第一距離W1與第二距離W2。
此外，第一正極性傳輸線1211、第一負極性傳輸線1212、單端信號傳輸線122、第二正極性傳輸線1231與第二負極性傳輸線1232係依序沿一排列方向L(例如為X軸方向，但不限於此)排列於載體11之傳輸線佈設層113，也就是說，單端信號傳輸線122分別與第一負極性傳輸線1212及第二正極性傳輸線1231相鄰。
另外，需要說明的是，單端信號傳輸線122與第二差分信號傳輸線對123係為一線組G1，而傳輸線組12還包含一單端信號傳輸線122a與一包含有一第二正極性傳輸線1231a以及一第二負極性傳輸線1232a之第二差分信號傳輸線對123a，且單端信號傳輸線122a與第二差分信號傳輸線對123a為一線組G2，也就是說，線組G1與線組G2是沿著排列方向L排列於載體11上，圖中僅繪示出兩個線組G1與G2，實務上可為多個線組以排列方向L佈設於載體11上。
第一圖中所示，在一實施例中，第一差分信號傳輸線對121、單端信號傳輸線122與第二差分信號傳輸線對123中的下方部份之末端處為輸入端，上方部份之末端處為輸出端為例。
其中，第一差分信號傳輸線對121係用以傳輸一第一差分信號S1，且第一正極性傳輸線1211用以傳輸第一差分信號S1中之一第一正極傳輸信號S11，第一負極性傳輸線1212用以傳輸第一差分信號S1中之一第一負極傳輸信號S12，需要說明的是，圖中所繪示第一正極傳輸信號S11與第一負極傳輸信號S12的方向例如為電流的方向，但其他實施例中不限於此。
單端信號傳輸線122用以傳輸一電路信號S2，此電路信號S2即為現有技術，不再贅述。第二差分信號傳輸線對123係用以傳輸一第二差分信號S3，第二正極性傳輸線1231用以傳輸第二差分信號S3中之一第二正極傳輸信號S31，第二負極性傳輸線1232用以傳輸第二差分信號S3中之一第二負極傳輸信號S32，同樣地，圖中所繪示第二正極傳輸信號S31與第二負極傳輸信號S32的方向例如為電流的方向，但其他實施例中不限於此。
在第一差分信號傳輸線對121傳輸第一差分信號S1，且第二差分信號傳輸線對123傳輸一第二差分信號S3時，第一負極傳輸信號S12對電路信號S2造成之一第一雜訊干擾與第二正極傳輸信號S31對電路信號S2造成之一第二雜訊干擾彼此削弱。
另外，在理想的狀況下，在第一差分信號傳輸線對121、單端信號傳輸線122與第二差分信號傳輸線對123皆為直線，且第一距離W1與第二距離W2相等的情況下，第一雜訊干擾與第二雜訊干擾會彼此削弱至為零的狀態。此外，即使在佈線的過程中使第一差分信號傳輸線對121、單端信號傳輸線122與第二差分信號傳輸線對123有彎折的狀態下，仍可削弱第一雜訊干擾與第二雜訊干擾，尤其是在第一距離W1與第二距離W2相等且第一差分信號傳輸線對121與第二差分信號傳輸線對123彎折形狀對稱的情況下，可以讓第一雜訊干擾與第二雜訊干擾會完整地彼此削弱。
請參閱第三圖，在一實施例中，第一雜訊干擾之波形100與第二雜訊干擾之波形200係可彼此削弱，且波形100與200僅為示意，並非為實際上之雜訊干擾之波形，特此敘明。
請參閱第四圖，載體11a除了包含一第一基材層111、一第一介電層112與一傳輸線佈設層113外，更包含一第二介電層114與一第二基材層115，第二介電層114與第二基材層115係依序堆疊於傳輸線佈設層113(同樣地，材料與厚度可依實務上之需求而定)上而覆蓋第一差分信號傳輸線對121、單端信號傳輸線122與第二差分信號傳輸線對123，使得第一基材層111、第一介電層112、傳輸線佈設層113、第二介電層114與第二基材層115係依序堆疊，其餘第一基材層111、第一介電層112、傳輸線佈設層 113第一差分信號傳輸線對121、單端信號傳輸線122與第二差分信號傳輸線對123之結構均與第一較佳實施例相同，因此不再贅述。
綜合以上所述，在採用本發明所提供之電路佈設結構後，由於將第一正極性傳輸線、第一負極性傳輸線、單端信號傳輸線、第二正極性傳輸線與第二負極性傳輸線依序沿排列方向排列於載體上，因此可藉由第一雜訊干擾與第二雜訊干擾彼此削弱而降低串音干擾(Crosstalk)的問題，因而在有限的電路佈設面積(或空間)中，不需再保留多餘用於設置接地保護線的面積，進而有利於電子產品的輕薄短小化。
藉由以上較佳具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。
1‧‧‧電路佈設結構
11‧‧‧載體
12‧‧‧傳輸線組
121‧‧‧第一差分信號傳輸線對
1211‧‧‧第一正極性傳輸線
1212‧‧‧第一負極性傳輸線
122‧‧‧單端信號傳輸線
122a‧‧‧單端信號傳輸線
123‧‧‧第二差分信號傳輸線對
123a‧‧‧第二差分信號傳輸線對
1231‧‧‧第二正極性傳輸線
1231a‧‧‧第二正極性傳輸線
1232‧‧‧第二負極性傳輸線
1232a‧‧‧第二負極性傳輸線
G1‧‧‧線組
G2‧‧‧線組
L‧‧‧排列方向
S1‧‧‧第一差分信號
S11‧‧‧第一正極傳輸信號
S12‧‧‧第一負極傳輸信號
S2‧‧‧電路信號
S3‧‧‧第二差分信號
S31‧‧‧第二正極傳輸信號
S32‧‧‧第二負極傳輸信號
W1‧‧‧第一距離
W2‧‧‧第二距離
W3‧‧‧第三距離
W4‧‧‧第四距離

Claims (7)

  1. 一種電路佈設結構，包含：一載體；以及一傳輸線組，佈設於該載體，並包含：一第一差分信號傳輸線對，用以傳輸一第一差分信號，並且包含：一第一正極性傳輸線；以及一第一負極性傳輸線，平行於該第一正極性傳輸線，並用以傳輸該第一差分信號中之一第一負極傳輸信號；一第二差分信號傳輸線對，用以傳輸一第二差分信號，並且包含：一第二正極性傳輸線，用以傳輸該第二差分信號中之一第二正極傳輸信號；以及一第二負極性傳輸線，平行於該第二正極性傳輸線；以及一單端信號傳輸線，平行佈設於該第一差分信號傳輸線對及該第二差分信號傳輸線對之間，用以傳輸一電路信號；其中，該第二正極性傳輸線平行於該單端信號傳輸線，該單端信號傳輸線分別與該第一負極性傳輸線及該第二正極性傳輸線相鄰，使該第一負極傳輸信號對該電路信號造成之一第一雜訊干擾與該第二正極傳輸信號對該電路信號造成之一第二雜訊干擾，該第一雜訊干 擾之波形與該第二雜訊干擾之波形振幅相同且方向相反，該第一雜訊干擾與該第二雜訊干擾彼此削弱。
  2. 如申請專利範圍第1項所述之電路佈設結構，其中，該載體為一印刷電路板(Printed circuit board；PCB)或一晶片。
  3. 如申請專利範圍第1項所述之電路佈設結構，其中，該載體係包含依序堆疊之一第一基材層、一第一介電層與一傳輸線佈設層，該傳輸線組係佈設於該傳輸線佈設層。
  4. 如申請專利範圍第3項所述之電路佈設結構，其中，該載體係更包含一第二介電層與一第二基材層，該第二介電層與該第二基材層係依序堆疊於該傳輸線佈設層。
  5. 如申請專利範圍第1項所述之電路佈設結構，其中，該第一負極性傳輸線與該單端信號傳輸線之間相距一第一距離，該第二正極性傳輸線與該單端信號傳輸線之間相距一第二距離，該第一距離與該第二距離彼此相等。
  6. 如申請專利範圍第5項所述之電路佈設結 構，其中，該第一正極性傳輸線與該第一負極性傳輸線之間相距一第三距離，該第三距離係小於該第一距離與該第二距離。
  7. 如申請專利範圍第6項所述之電路佈設結構，其中，該第二正極性傳輸線與該第二負極性傳輸線之間相距一第四距離，該第四距離係小於該第一距離與該第二距離，並等於該第三距離。
TW106104448A 2017-02-10 2017-02-10 電路佈設結構 TWI683613B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106104448A TWI683613B (zh) 2017-02-10 2017-02-10 電路佈設結構
US15/889,694 US10595395B2 (en) 2017-02-10 2018-02-06 Circuit layout structure comprising a single-ended signal transmission line disposed between first and second differential signal transmission line pairs

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106104448A TWI683613B (zh) 2017-02-10 2017-02-10 電路佈設結構

Publications (2)

Publication Number Publication Date
TW201831073A TW201831073A (zh) 2018-08-16
TWI683613B true TWI683613B (zh) 2020-01-21

Family

ID=63106528

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106104448A TWI683613B (zh) 2017-02-10 2017-02-10 電路佈設結構

Country Status (2)

Country Link
US (1) US10595395B2 (zh)
TW (1) TWI683613B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111800951A (zh) * 2020-06-16 2020-10-20 江门崇达电路技术有限公司 一种印制电路板的线路制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI306009B (en) * 2003-11-11 2009-02-01 Hon Hai Prec Ind Co Ltd Arrangement of differential pairs for eliminating crosstalk in high speed digital circuit
TWI382798B (zh) * 2008-07-25 2013-01-11 Hon Hai Prec Ind Co Ltd 印刷電路板
TWI403233B (zh) * 2009-05-15 2013-07-21 Hon Hai Prec Ind Co Ltd 主機板佈局佈線方法及利用該方法佈局佈線的主機板
US20160120034A1 (en) * 2012-06-27 2016-04-28 Mediatek Inc. Sgs or gsgsg pattern for signal transmitting channel, and pcb assembly, chip package using such sgs or gsgsg pattern

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6683260B2 (en) * 2000-07-04 2004-01-27 Matsushita Electric Industrial Co., Ltd. Multilayer wiring board embedded with transmission line conductor
US8669483B2 (en) * 2009-03-30 2014-03-11 Panasonic Corporation Flexible cable and transmission system
CN103841748A (zh) 2012-11-21 2014-06-04 鸿富锦精密工业（深圳）有限公司 降低信号串扰的电路板
JP6614903B2 (ja) * 2014-11-04 2019-12-04 キヤノン株式会社 プリント回路板及びプリント配線板
CN105307383B (zh) 2015-09-08 2017-12-01 浪潮集团有限公司 一种pcb及pcb布线方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI306009B (en) * 2003-11-11 2009-02-01 Hon Hai Prec Ind Co Ltd Arrangement of differential pairs for eliminating crosstalk in high speed digital circuit
TWI382798B (zh) * 2008-07-25 2013-01-11 Hon Hai Prec Ind Co Ltd 印刷電路板
TWI403233B (zh) * 2009-05-15 2013-07-21 Hon Hai Prec Ind Co Ltd 主機板佈局佈線方法及利用該方法佈局佈線的主機板
US20160120034A1 (en) * 2012-06-27 2016-04-28 Mediatek Inc. Sgs or gsgsg pattern for signal transmitting channel, and pcb assembly, chip package using such sgs or gsgsg pattern

Also Published As

Publication number Publication date
TW201831073A (zh) 2018-08-16
US20180235079A1 (en) 2018-08-16
US10595395B2 (en) 2020-03-17

Similar Documents

Publication Publication Date Title
CN102291931B (zh) 差动对信号传输结构、线路板及电子模块
US10257910B2 (en) Optical module
CN101594729B (zh) 一种可补偿过孔残端电容特性的电路板
JP2014039162A (ja) プリント回路板
US10076024B2 (en) Differential interconnect with first and second transmission traces having a bend and including stub traces connected to the transmission traces
TW201328442A (zh) 佈設了差分對之印刷電路板
JP6140989B2 (ja) 多層基板、回路基板、情報処理装置、センサー装置、および通信装置
US20150041207A1 (en) Printed circuit board
TWI683613B (zh) 電路佈設結構
US10575382B2 (en) Optical module
US9706642B2 (en) Method and device for differential signal channel length compensation in electronic system
JP6611555B2 (ja) プリント回路板及び電子機器
US8498128B2 (en) Printed circuit board
US20070268125A1 (en) Equalization in proximity communication
JP2016066946A (ja) 信号伝送用ケーブル
US9337521B2 (en) Crosstalk reduction in signal lines by crosstalk introduction
US20040103383A1 (en) Design, layout and method of manufacture for a circuit that taps a differential signal
TW201208193A (en) Serpentine delay line structure with grounding protection lines
US10999920B1 (en) Apparatus, system, and method for mitigating crosstalk in ball grid array devices
TWI477213B (zh) 換層佈線式差模蛇形延遲線結構
US20130002378A1 (en) Digital electronic device
US20140119422A1 (en) Multi-stage equalizer
TWI566654B (zh) 多重負載拓撲佈線架構
CN111786676B (zh) 一种提高模数混合电路中模拟信号抗干扰性能的电路
CN207305041U (zh) 一种印刷电路板