CN103841748A - 降低信号串扰的电路板 - Google Patents
降低信号串扰的电路板 Download PDFInfo
- Publication number
- CN103841748A CN103841748A CN201210474670.8A CN201210474670A CN103841748A CN 103841748 A CN103841748 A CN 103841748A CN 201210474670 A CN201210474670 A CN 201210474670A CN 103841748 A CN103841748 A CN 103841748A
- Authority
- CN
- China
- Prior art keywords
- differential
- signal line
- ended signal
- differential pair
- ended
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/32—Reducing cross-talk, e.g. by compensating
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Structure Of Printed Boards (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Dc Digital Transmission (AREA)
Abstract
一种降低信号串扰的电路板,其上平行布设了至少四条信号线,这至少四条信号线中两条相邻的信号线与另两条相邻的信号线传输的信号的极性相反。
Description
技术领域
本发明是关于一种电路板,尤指一种能降低信号串扰的电路板。
背景技术
高速信号在电路板上传输时,因电磁耦合而对相邻近的传输线产生的影响,其表现为在被干扰的信号上注入了一定的耦合电压,产生信号串扰。在数字电路中,串扰的存在是非常广泛的,随着信号频率的提高和产品外型尺寸越来越小,数字系统总串扰也急剧增加,过大的串扰会影响到系统的性能,甚至引起电路的误触发,导致系统无法正常工作。
发明内容
鉴于以上内容,有必要提供一种能降低信号串扰的电路板。
一种降低信号串扰的电路板,其上平行布设了至少四条信号线,这至少四条信号线中两条相邻的信号线与另两条相邻的信号线传输的信号的极性相反。
相较于现有技术,上述电路板上两条相邻的信号线与另两条相邻的信号线传输的信号的极性相反,从而使串扰部分抵消而降低串扰。
附图说明
图1是本发明降低信号串扰的电路板一第一较佳实施例的一示意图。
图2是本发明降低信号串扰的电路板一第二较佳实施例的一示意图。
图3是本发明降低信号串扰的电路板一第三较佳实施例的一示意图。
图4是本发明降低信号串扰的电路板一第四较佳实施例的一示意图。
主要元件符号说明
电路板 | 10、20 |
第一差分对 | 11 |
第一正差分信号线 | 11P |
第一负差分信号线 | 11N |
第二差分对 | 12 |
第二正差分信号线 | 12P |
第二负差分信号线 | 12N |
第三差分对 | 13 |
第三正差分信号线 | 13P |
第三负差分信号线 | 13N |
第四差分对 | 14 |
第四正差分信号线 | 14P |
第四负差分信号线 | 14N |
第一单端信号线 | 21 |
第二单端信号线 | 22 |
第三单端信号线 | 23 |
第四单端信号线 | 24 |
反向器 | 50 |
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
请参阅图1,本发明的一较佳实施方式中,一电路板10上平行布设了若干对差分对,在一实施例中,这些差分对包括一第一差分对11、一第二差分对12、一第三差分对13和一第四差分对14。第二差分对12布设在第一差分对11的右侧,第三差分对13布设在第二差分对12的右侧,第四差分对14布设在第三差分对13的右侧。
该第一差分对11包括一第一正差分信号线11P和一第一负差分信号线11N;第二差分对12包括一第二正差分信号线12P和一第二负差分信号线12N;第三差分对13包括一第三正差分信号线13P和一第三负差分信号线13N;第四差分对14包括一第四正差分信号线14P和一第四负差分信号线14N。
在第一差分对11中,第一负差分信号线11N位于第一正差分信号线11P的右侧;在第二差分对12中,第二负差分信号线12N位于第二正差分信号线12P的右侧;在第三差分对13中,第三负差分信号线13N位于第三正差分信号线13P的左侧;在第四差分对14中,第四负差分信号线14N位于第四正差分信号线14P的左侧。
上述布线中,第三差分对13和第四差分对14中每两差分信号线的排列顺序与第一差分对11和第二差分对12的每两差分信号线的排列顺序相反,从而导致第三差分对13和第四差分对14传输的信号的极性与第一差分对11和第二差分对12传输的信号的极性相反,则这些差分对在传输信号时,串扰会部分抵消而降低串扰。
在一实际测试中,当第一差分对11、第二差分对12、第三差分对13和第四差分对14中的每两差分信号线的排列顺序均相同时,串扰会达到8.3%;但当采用图1的方式布设这些差分对时,即将第三差分对13和第四差分对14中每两差分信号线的排列顺序与第一差分对11和第二差分对12的每两差分信号线的排列顺序相反,串扰会降低到0.2%,信号传输品质得到明显改善。
上述布线不限于四个差分对,也可应用于多于四个的差分对,只要将两差分对的每两差分信号线的排列顺序设置成与相邻的另两差分对的每两差分信号线排列顺序相反,即传输的信号的极性相反,即可降低串扰;也就是将通常的差分对的排列[+,-]、[+,-]、[+,-]、[+,-]、[+,-]、[+,-]、[+,-]、[+,-]…改变为[+,-]、[+,-]、[-,+]、[-,+]、[+,-]、[+,-]、[-,+]、[-,+]…(上述中括弧中的“+”表示正差分信号线,“-”表示负差分信号线),即每两个差分对一组,下两个差分对的每两差分信号线的排列顺序与后两个差分对的每两差分信号线的排列顺序相反,从而使每两差分对与相邻的两差分对传输的信号的极性相反,如此循环,串扰可大幅降低。
请参阅图2,同样,若有大于四个的奇数个差分对,例如五个差分对,可以如下排列:[+,-]、[+,-]、[-,+]、[-,+]、[+,-],也可以降低串扰。
请参阅图3,本发明的另一较佳实施方式中,另一电路板20上平行布设了若干单端信号线,在一实施例中,这些单端信号线包括一第一单端信号线21、一第二单端信号线22、一第三单端信号线23和一第四单端信号线24。
第二单端信号线22布设在第一单端信号线21的右侧,第三单端信号线23布设在第二单端信号线22的右侧,第四单端信号线24布设在第三单端信号线23的右侧。
第三单端信号线23的两端分别连接了一反向器50,第四单端信号线24的两端也分别连接了反向器50;极性为正的信号在第三单端信号线23上传输前被反向器50转变为极性为负的信号,极性为负的信号在第三单端信号线23上传输完毕后被反向器50还原成极性为正的信号;同样,极性为正的信号在第四单端信号线24上传输前被转变为极性为负的信号,极性为负的信号在第四单端信号线24上传输完毕后被还原成极性为正的信号;第一单端信号线21和第二单端信号线22上传送的始终是极性为正的信号,则串扰会部分抵消而降低串扰。
在一实际测试中,当第一单端信号线21、第二单端信号线22、第三单端信号线23和第四单端信号线24都传输极性为正的信号时,串扰会达到38%;但当采用图3的方式布设这些单端信号线时,即让第三单端信号线23和第四单端信号线24传输极性为负的信号,第一单端信号线21和第二单端信号线22传输极性为正的信号,串扰会降低到3%,信号传输品质得到明显改善。
上述布线不限于四个单端信号线,也可应用于多于四个的单端信号线,只要将两单端信号线传输的信号的极性设置成与相邻的另两单端信号线传输的信号的极性相反,即可降低串扰;也就是将通常的单端信号线传输的信号的排列[+]、[+]、[+]、[+]、[+]、[+]、[+]、[+]…改变为[+]、[+]、[-]、[-]、[+]、[+]、[-]、[-]…(上述中括弧中的“+”表示单端信号线传输的信号的极性为正,“-”表示单端信号线传输的信号的极性为负),即每两个单端信号线为一组,每两个单端信号线传输的信号的极性与后两个单端信号线传输的信号的极性相反,如此循环,串扰可大幅降低。
请参阅图4,同样,若有大于四个的奇数个单端信号线,例如五个单端信号线,可以如下排列:[+]、[+]、[-]、[-]、[+],也可以降低串扰。
从上述实施例可看出,一组平行排列的信号线(差分对或单端信号线)传输信号时,两信号线与其相邻的另两信号线传输的信号的极性相反,即可降低串扰。
Claims (9)
1.一种降低信号串扰的电路板,其上平行布设了至少四条信号线,其特征在于:这至少四条信号线中两条相邻的信号线与另两条相邻的信号线传输的信号的极性相反。
2.如权利要求1所述的电路板,其特征在于:这至少四条信号线为四个差分对,每一差分对包括一正差分信号线和一负差分信号线,相邻的两差分对的正差分信号线和负差分信号线的排列顺序与另两相邻的差分对的正差分信号线和负差分信号线的排列顺序相反。
3.如权利要求2所述的电路板,其特征在于:所述四个差分对包括一第一差分对、一第二差分对、一第三差分对和一第四差分对,第二差分对布设在第一差分对的右侧,第三差分对布设在第二差分对的右侧,第四差分对布设在第三差分对的右侧。
4.如权利要求3所述的电路板,其特征在于:所述第一差分对包括一第一正差分信号线和一第一负差分信号线,所述第二差分对包括一第二正差分信号线和一第二负差分信号线,所述第三差分对包括一第三正差分信号线和一第三负差分信号线,所述第四差分对包括一第四正差分信号线和一第四负差分信号线,第一负差分信号线位于第一正差分信号线的右侧,第二负差分信号线位于第二正差分信号线的右侧,第三负差分信号线位于第三正差分信号线的左侧,第四负差分信号线位于第四正差分信号线的左侧。
5.如权利要求1所述的电路板,其特征在于:这至少四个信号线为四个单端信号线,相邻的两单端信号线传输的信号的极性与另两相邻的单端信号线传输的信号的极性相反。
6.如权利要求5所述的电路板,其特征在于:两相邻的单端信号线传输的信号的极性为负,另两相邻的单端信号线传输的信号的极性为正。
7.如权利要求5所述的电路板,其特征在于:所述四个单端信号线包括一第一单端信号线、一第二单端信号线、一第三单端信号线和一第四单端信号线,所述第二单端信号线布设在所述第一单端信号线的右侧,所述第三单端信号线布设在所述第二单端信号线的右侧,所述第四单端信号线布设在所述第三单端信号线的右侧。
8.如权利要求7所述的电路板,其特征在于:所述第三单端信号线和第四单端信号线的两端分别连接了一反向器。
9.如权利要求8所述的电路板,其特征在于:所述第三单端信号线和第四单端信号线传输的信号的极性为负,所述第一单端信号线和第二单端信号线传输的信号的极性为正。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210474670.8A CN103841748A (zh) | 2012-11-21 | 2012-11-21 | 降低信号串扰的电路板 |
TW101144284A TWI590752B (zh) | 2012-11-21 | 2012-11-27 | 降低信號串擾之電路板 |
US13/972,890 US20140140186A1 (en) | 2012-11-21 | 2013-08-21 | Circuit board with low signal far end crosstalk |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210474670.8A CN103841748A (zh) | 2012-11-21 | 2012-11-21 | 降低信号串扰的电路板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103841748A true CN103841748A (zh) | 2014-06-04 |
Family
ID=50727827
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210474670.8A Pending CN103841748A (zh) | 2012-11-21 | 2012-11-21 | 降低信号串扰的电路板 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20140140186A1 (zh) |
CN (1) | CN103841748A (zh) |
TW (1) | TWI590752B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10595395B2 (en) | 2017-02-10 | 2020-03-17 | Asustek Computer Inc. | Circuit layout structure comprising a single-ended signal transmission line disposed between first and second differential signal transmission line pairs |
CN114143965A (zh) * | 2021-11-30 | 2022-03-04 | 武汉天马微电子有限公司 | 线路板 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040090757A1 (en) * | 2002-11-08 | 2004-05-13 | Mitsubishi Denki Kabushiki Kaisha | Printed circuit board |
US20050067187A1 (en) * | 2003-09-30 | 2005-03-31 | Shou-Kuo Hsu | Printed circuit board and interleaving routing scenario thereof |
US20120161893A1 (en) * | 2010-12-22 | 2012-06-28 | Xiaoning Ye | Differential signal crosstalk reduction |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2736107B2 (ja) * | 1989-03-14 | 1998-04-02 | 株式会社東芝 | 信号配線基板 |
TWI306692B (en) * | 2005-12-09 | 2009-02-21 | Ind Tech Res Inst | Bidirectional current-mode transceiver |
US20100183141A1 (en) * | 2009-01-22 | 2010-07-22 | Hirose Electric USA Inc. | Reducing far-end crosstalk in chip-to-chip communication systems and components |
WO2013095335A1 (en) * | 2011-12-19 | 2013-06-27 | Intel Corporation | Crosstalk cancellation and/or reduction |
-
2012
- 2012-11-21 CN CN201210474670.8A patent/CN103841748A/zh active Pending
- 2012-11-27 TW TW101144284A patent/TWI590752B/zh active
-
2013
- 2013-08-21 US US13/972,890 patent/US20140140186A1/en not_active Abandoned
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040090757A1 (en) * | 2002-11-08 | 2004-05-13 | Mitsubishi Denki Kabushiki Kaisha | Printed circuit board |
US20050067187A1 (en) * | 2003-09-30 | 2005-03-31 | Shou-Kuo Hsu | Printed circuit board and interleaving routing scenario thereof |
US20120161893A1 (en) * | 2010-12-22 | 2012-06-28 | Xiaoning Ye | Differential signal crosstalk reduction |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10595395B2 (en) | 2017-02-10 | 2020-03-17 | Asustek Computer Inc. | Circuit layout structure comprising a single-ended signal transmission line disposed between first and second differential signal transmission line pairs |
CN114143965A (zh) * | 2021-11-30 | 2022-03-04 | 武汉天马微电子有限公司 | 线路板 |
CN114143965B (zh) * | 2021-11-30 | 2024-04-05 | 武汉天马微电子有限公司 | 线路板 |
Also Published As
Publication number | Publication date |
---|---|
US20140140186A1 (en) | 2014-05-22 |
TW201422139A (zh) | 2014-06-01 |
TWI590752B (zh) | 2017-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103188861B (zh) | 布设了差分对的印刷电路板 | |
JP5436985B2 (ja) | 内蔵型低電圧差動信号インターフェース付の高速ディジタル・ガルヴァニック・アイソレータ | |
CN102238810B (zh) | 印刷电路板及其布线方法 | |
MX2011009474A (es) | Circuitos, sistemas y metodos para implementar conectores de comunicacion de datos de alta velocidad que proporcionan cruce externo modal reducido en sistemas de comunicacion. | |
DE102011076153A1 (de) | Kommunikationssignalerzeugungseinrichtung und Kommunikationsvorrichtung für eine Verwendung in einem Kommunikationssystem | |
CN102083277A (zh) | 印刷电路板及其布线方法 | |
JP6107672B2 (ja) | コネクタ付きケーブル | |
CN103260341B (zh) | 印制电路板及基于印制电路板的差分信号线布线方法 | |
CN103841748A (zh) | 降低信号串扰的电路板 | |
CN103312281B (zh) | Usb信号放大电路 | |
CN203896579U (zh) | 一种优化阻抗的差分走线结构 | |
CN109600906A (zh) | 一种连接器及信号传输单元 | |
CN204967812U (zh) | 中继器 | |
CN205212832U (zh) | 中继器 | |
US9337521B2 (en) | Crosstalk reduction in signal lines by crosstalk introduction | |
CN103037614A (zh) | 一种提高高速背板串扰性能的背板及其设计方法 | |
CN204669516U (zh) | 一种可传输多路高清信号的高清滑环结构 | |
CN201966447U (zh) | 线缆组件 | |
CN210781062U (zh) | 基于轨道交通的hdmi差分信号接收转换器 | |
US7961062B2 (en) | Aggressor/victim transmission line pair having spaced time delay modules for providing cross-talk reduction | |
CN105785214A (zh) | 一种简易网线测试仪 | |
CN102983981B (zh) | 一种网络设备和网络设备的管脚分布方法 | |
CN104155811B (zh) | 一种显示补偿装置、显示装置及显示补偿方法 | |
CN205384901U (zh) | 一种高质多芯网络线缆 | |
CN204190784U (zh) | 一种以太网信号测试接口转换电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140604 |
|
WD01 | Invention patent application deemed withdrawn after publication |