TW201422139A - 降低信號串擾之電路板 - Google Patents

降低信號串擾之電路板 Download PDF

Info

Publication number
TW201422139A
TW201422139A TW101144284A TW101144284A TW201422139A TW 201422139 A TW201422139 A TW 201422139A TW 101144284 A TW101144284 A TW 101144284A TW 101144284 A TW101144284 A TW 101144284A TW 201422139 A TW201422139 A TW 201422139A
Authority
TW
Taiwan
Prior art keywords
signal line
differential
ended
positive
circuit board
Prior art date
Application number
TW101144284A
Other languages
English (en)
Other versions
TWI590752B (zh
Inventor
Yu-Hsu Lin
Original Assignee
Hon Hai Prec Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hon Hai Prec Ind Co Ltd filed Critical Hon Hai Prec Ind Co Ltd
Publication of TW201422139A publication Critical patent/TW201422139A/zh
Application granted granted Critical
Publication of TWI590752B publication Critical patent/TWI590752B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/32—Reducing cross-talk, e.g. by compensating

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Structure Of Printed Boards (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Dc Digital Transmission (AREA)

Abstract

一種降低信號串擾之電路板，其上平行佈設了至少四條信號線，這至少四條信號線中兩條相鄰之信號線與另兩條相鄰之信號線傳輸之信號之極性相反。

Description

降低信號串擾之電路板
本發明係關於一種電路板，尤指一種能降低信號串擾之電路板。
高速信號於電路板上傳輸時，因電磁耦合而對相鄰近之傳輸線產生之影響，其表現為於被干擾之信號上注入了一定之耦合電壓，產生信號串擾。於數位電路中，串擾之存於極為廣泛，且隨著信號頻率之提高與產品外型尺寸越來越小，數位系統總串擾亦急劇增加，過大之串擾會影響到系統之性能，甚至引起電路之誤觸發，導致系統無法正常工作。
鑒於以上內容，有必要提供一種能降低信號串擾之電路板。
一種降低信號串擾之電路板，其上平行佈設了至少四條信號線，這至少四條信號線中兩條相鄰之信號線與另兩條相鄰之信號線傳輸之信號之極性相反。
相較於習知技術，上述電路板上兩條相鄰之信號線與另兩條相鄰之信號線傳輸之信號之極性相反，從而使串擾部分抵消而降低串擾。
請參閱圖1，本發明之一較佳實施方式中，一電路板10上平行佈設了複數對差分對，於一實施例中，該等差分對包括一第一差分對11、一第二差分對12、一第三差分對13與一第四差分對14。第二差分對12佈設於第一差分對11之右側，第三差分對13佈設於第二差分對12之右側，第四差分對14佈設於第三差分對13之右側。
該第一差分對11包括一第一正差分信號線11P與一第一負差分信號線11N；第二差分對12包括一第二正差分信號線12P與一第二負差分信號線12N；第三差分對13包括一第三正差分信號線13P與一第三負差分信號線13N；第四差分對14包括一第四正差分信號線14P與一第四負差分信號線14N。
於第一差分對11中，第一負差分信號線11N位於第一正差分信號線11P之右側；於第二差分對12中，第二負差分信號線12N位於第二正差分信號線12P之右側；於第三差分對13中，第三負差分信號線13N位於第三正差分信號線13P之左側；於第四差分對14中，第四負差分信號線14N位於第四正差分信號線14P之左側。
上述佈線中，第三差分對13與第四差分對14中每兩差分信號線之排列順序與第一差分對11與第二差分對12之每兩差分信號線之排列順序相反，從而導致第三差分對13與第四差分對14傳輸之信號之極性與第一差分對11與第二差分對12傳輸之信號之極性相反，則該等差分對於傳輸信號時，串擾會部分抵消而降低串擾。
於一實際測試中，當第一差分對11、第二差分對12、第三差分對13與第四差分對14中之每兩差分信號線之排列順序均相同時，串擾會達到8.3%；但當採用圖1之方式佈設該等差分對時，即將第三差分對13與第四差分對14中每兩差分信號線之排列順序與第一差分對11與第二差分對12之每兩差分信號線之排列順序相反，串擾會降低到0.2%，信號傳輸品質得到明顯改善。
上述佈線不限於四個差分對，亦可應用於多於四個之差分對，僅要將兩差分對之每兩差分信號線之排列順序設定成與相鄰之另兩差分對之每兩差分信號線排列順序相反，即傳輸之信號之極性相反，即可降低串擾；亦就係將通常之差分對之排列[+，-]、[+，-]、[+，-]、[+，-]、[+，-]、[+，-]、[+，-]、[+，-]…改變為[+，-]、[+，-]、[-，+]、[-，+]、[+，-]、[+，-]、[-，+]、[-，+]…（上述中括弧中之“+”表示正差分信號線，“-”表示負差分信號線），即每兩個差分對一組，下兩個差分對之每兩差分信號線之排列順序與後兩個差分對之每兩差分信號線之排列順序相反，從而使每兩差分對與相鄰之兩差分對傳輸之信號之極性相反，如此迴圈，串擾可大幅降低。
請參閱圖2，同樣，若有大於四個之奇數個差分對，例如五個差分對，可如下排列：[+，-]、[+，-]、[-，+]、[-，+]、[+，-]，亦可降低串擾。
請參閱圖3，本發明之另一較佳實施方式中，另一電路板20上平行佈設了複數單端信號線，於一實施例中，該等單端信號線包括一第一單端信號線21、一第二單端信號線22、一第三單端信號線23與一第四單端信號線24。
第二單端信號線22佈設於第一單端信號線21之右側，第三單端信號線23佈設於第二單端信號線22之右側，第四單端信號線24佈設於第三單端信號線23之右側。
第三單端信號線23之兩端分別連接了一反向器50，第四單端信號線24之兩端亦分別連接了反向器50；極性為正之信號於第三單端信號線23上傳輸前被反向器50轉變為極性為負之信號，極性為負之信號於第三單端信號線23上傳輸完畢後被反向器50還原成極性為正之信號；同樣，極性為正之信號於第四單端信號線24上傳輸前被轉變為極性為負之信號，極性為負之信號於第四單端信號線24上傳輸完畢後被還原成極性為正之信號；第一單端信號線21與第二單端信號線22上傳送之始終係極性為正之信號，則串擾會部分抵消而降低串擾。
於一實際測試中，當第一單端信號線21、第二單端信號線22、第三單端信號線23與第四單端信號線24均傳輸極性為正之信號時，串擾會達到38%；但當採用圖3之方式佈設該等單端信號線時，即讓第三單端信號線23與第四單端信號線24傳輸極性為負之信號，第一單端信號線21與第二單端信號線22傳輸極性為正之信號，串擾會降低到3%，信號傳輸品質得到明顯改善。
上述佈線不限於四個單端信號線，亦可應用於多於四個之單端信號線，僅要將兩單端信號線傳輸之信號之極性設定成與相鄰之另兩單端信號線傳輸之信號之極性相反，即可降低串擾；亦就係將通常之單端信號線傳輸之信號之排列[+]、[+]、[+]、[+]、[+]、[+]、[+]、[+]…改變為[+]、[+]、[-]、[-]、[+]、[+]、[-]、[-]…（上述中括弧中之“+”表示單端信號線傳輸之信號之極性為正，“-”表示單端信號線傳輸之信號之極性為負），即每兩個單端信號線為一組，每兩個單端信號線傳輸之信號之極性與後兩個單端信號線傳輸之信號之極性相反，如此迴圈，串擾可大幅降低。
請參閱圖4，同樣，若有大於四個之奇數個單端信號線，例如五個單端信號線，可如下排列：[+]、[+]、[-]、[-]、[+]，亦可降低串擾。
從上述實施例可看出，一組平行排列之信號線（差分對或單端信號線）傳輸信號時，兩信號線與其相鄰之另兩信號線傳輸之信號之極性相反，即可降低串擾。
綜上所述，本發明係合乎發明專利申請條件，爰依法提出專利申請。惟，以上所述僅為本發明之較佳實施例，舉凡熟悉本案技藝之人士其所爰依本案之創作精神所作之等效修飾或變化，皆應涵蓋於以下之申請專利範圍內。
10、20．．．電路板
11．．．第一差分對
11P．．．第一正差分信號線
11N．．．第一負差分信號線
12．．．第二差分對
12P．．．第二正差分信號線
12N．．．第二負差分信號線
13．．．第三差分對
13P．．．第三正差分信號線
13N．．．第三負差分信號線
14．．．第四差分對
14P．．．第四正差分信號線
14N．．．第四負差分信號線
21．．．第一單端信號線
22．．．第二單端信號線
23．．．第三單端信號線
24．．．第四單端信號線
50．．．反向器
圖1係本發明降低信號串擾之電路板一第一較佳實施例之一示意圖。
圖2係本發明降低信號串擾之電路板一第二較佳實施例之一示意圖。
圖3係本發明降低信號串擾之電路板一第三較佳實施例之一示意圖。
圖4係本發明降低信號串擾之電路板一第四較佳實施例之一示意圖。
10．．．電路板
11．．．第一差分對
11P．．．第一正差分信號線
11N．．．第一負差分信號線
12．．．第二差分對
12P．．．第二正差分信號線
12N．．．第二負差分信號線
13．．．第三差分對
13P．．．第三正差分信號線
13N．．．第三負差分信號線
14．．．第四差分對
14P．．．第四正差分信號線
14N．．．第四負差分信號線

Claims (9)

  1. 一種降低信號串擾之電路板，其上平行佈設了至少四條信號線，這至少四條信號線中兩條相鄰之信號線與另兩條相鄰之信號線傳輸之信號之極性相反。
  2. 如申請專利範圍第1項所述之電路板，其中這至少四條信號線為四個差分對，每一差分對包括一正差分信號線與一負差分信號線，相鄰之兩差分對之正差分信號線與負差分信號線之排列順序與另兩相鄰之差分對之正差分信號線與負差分信號線之排列順序相反。
  3. 如申請專利範圍第2項所述之電路板，其中該四個差分對包括一第一差分對、一第二差分對、一第三差分對與一第四差分對，第二差分對佈設於第一差分對之右側，第三差分對佈設於第二差分對之右側，第四差分對佈設於第三差分對之右側。
  4. 如申請專利範圍第3項所述之電路板，其中該第一差分對包括一第一正差分信號線與一第一負差分信號線，該第二差分對包括一第二正差分信號線與一第二負差分信號線，該第三差分對包括一第三正差分信號線與一第三負差分信號線，該第四差分對包括一第四正差分信號線與一第四負差分信號線，第一負差分信號線位於第一正差分信號線之右側，第二負差分信號線位於第二正差分信號線之右側，第三負差分信號線位於第三正差分信號線之左側，第四負差分信號線位於第四正差分信號線之左側。
  5. 如申請專利範圍第1項所述之電路板，其中這至少四個信號線為四個單端信號線，相鄰之兩單端信號線傳輸之信號之極性與另兩相鄰之單端信號線傳輸之信號之極性相反。
  6. 如申請專利範圍第5項所述之電路板，其中兩相鄰之單端信號線傳輸之信號之極性為負，另兩相鄰之單端信號線傳輸之信號之極性為正。
  7. 如申請專利範圍第5項所述之電路板，其中該四個單端信號線包括一第一單端信號線、一第二單端信號線、一第三單端信號線與一第四單端信號線，該第二單端信號線佈設於該第一單端信號線之右側，該第三單端信號線佈設於該第二單端信號線之右側，該第四單端信號線佈設於該第三單端信號線之右側。
  8. 如申請專利範圍第7項所述之電路板，其中該第三單端信號線與第四單端信號線之兩端分別連接了一反向器。
  9. 如申請專利範圍第8項所述之電路板，其中該第三單端信號線與第四單端信號線傳輸之信號之極性為負，該第一單端信號線與第二單端信號線傳輸之信號之極性為正。
TW101144284A 2012-11-21 2012-11-27 降低信號串擾之電路板 TWI590752B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210474670.8A CN103841748A (zh) 2012-11-21 2012-11-21 降低信号串扰的电路板

Publications (2)

Publication Number Publication Date
TW201422139A true TW201422139A (zh) 2014-06-01
TWI590752B TWI590752B (zh) 2017-07-01

Family

ID=50727827

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101144284A TWI590752B (zh) 2012-11-21 2012-11-27 降低信號串擾之電路板

Country Status (3)

Country Link
US (1) US20140140186A1 (zh)
CN (1) CN103841748A (zh)
TW (1) TWI590752B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI683613B (zh) 2017-02-10 2020-01-21 華碩電腦股份有限公司 電路佈設結構
CN114143965B (zh) * 2021-11-30 2024-04-05 武汉天马微电子有限公司 线路板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2736107B2 (ja) * 1989-03-14 1998-04-02 株式会社東芝 信号配線基板
JP2004165200A (ja) * 2002-11-08 2004-06-10 Mitsubishi Electric Corp プリント基板
TWI237536B (en) * 2003-09-30 2005-08-01 Hon Hai Prec Ind Co Ltd PCB and layout thereof
TWI306692B (en) * 2005-12-09 2009-02-21 Ind Tech Res Inst Bidirectional current-mode transceiver
US8357013B2 (en) * 2009-01-22 2013-01-22 Hirose Electric Co., Ltd. Reducing far-end crosstalk in electrical connectors
US8624687B2 (en) * 2010-12-22 2014-01-07 Intel Corporation Differential signal crosstalk reduction
US9293798B2 (en) * 2011-12-19 2016-03-22 Intel Corporation Crosstalk cancellation and/or reduction

Also Published As

Publication number Publication date
CN103841748A (zh) 2014-06-04
US20140140186A1 (en) 2014-05-22
TWI590752B (zh) 2017-07-01

Similar Documents

Publication Publication Date Title
US9952996B2 (en) Devices and methods for providing concurrent superspeed communication and four-lane displayport communication via a USB type-C receptacle
TWI487434B (zh) 佈設了差分對之印刷電路板
TW201138563A (en) Reducing far-end crosstalk in chip-to-chip communication systems and components
TWI590752B (zh) 降低信號串擾之電路板
WO2019000834A1 (zh) 一种提高信号SI质量的Layout布线结构及布线方法
CN103294423A (zh) 包括信号发射电路的芯片、芯片间通信系统及其配置方法
CN104822224A (zh) 电路组件桥设备
WO2011157118A3 (zh) 高级电信计算架构数据交换系统及交换板、数据交换方法
CN102638589B (zh) 一种通道的对应连接关系的确定方法及相关连接端和系统
TWI622330B (zh) 印製電路板及應用該印製電路板的電子裝置
JP5844500B2 (ja) オーディオインターフェイスによるオーディオ信号のアップリンク装置および方法
US2696526A (en) Balancing of carrier cables
TW202217865A (zh) 雙向訊號傳輸連接線
US10595395B2 (en) Circuit layout structure comprising a single-ended signal transmission line disposed between first and second differential signal transmission line pairs
CN105916287A (zh) 一种背板
TWI447406B (zh) 具有測試點之信號傳輸線
US10026544B2 (en) Common mode noise restrainer applicable to ethernet
CN204289852U (zh) 一种高差分对密度的高速传输连接器
CN104155811B (zh) 一种显示补偿装置、显示装置及显示补偿方法
US8896805B2 (en) Repairing line system and repair method thereof
CN105812005B (zh) 一种tsm控制系统背板电路
CN103702507B (zh) 传输线系统
WO2016113538A3 (en) Isolating transmission line transformer
CN111277291A (zh) 电路装置
TW201506633A (zh) 連接埠配置方法及配置有複數連接埠的組合式電路板模組