JP2004165200A - プリント基板 - Google Patents
プリント基板 Download PDFInfo
- Publication number
- JP2004165200A JP2004165200A JP2002325883A JP2002325883A JP2004165200A JP 2004165200 A JP2004165200 A JP 2004165200A JP 2002325883 A JP2002325883 A JP 2002325883A JP 2002325883 A JP2002325883 A JP 2002325883A JP 2004165200 A JP2004165200 A JP 2004165200A
- Authority
- JP
- Japan
- Prior art keywords
- connector
- signal lines
- layer signal
- hole
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0248—Skew reduction or using delay lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/04—Assemblies of printed circuits
- H05K2201/044—Details of backplane or midplane for mounting orthogonal PCBs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09263—Meander
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10189—Non-printed connector
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】スルーホールの反射特性による影響を最小限にしてスキューを削減できるプリント基板を得る。
【解決手段】バックボード基板30の表層に、コネクタ線3a,3bの長さの差に基づいて長さを異ならせた表層信号線6a,6bを設け、それぞれをコネクタ線3a,3bと接続する。ドータボード基板10の回路で発生したデジタル信号aは、ドータボード基板10の内層に配線された内層信号線1aを介してスルーホール2aに達し、さらにコネクタ線3a、表層信号線6a、スルーホール4aを介してバックボード基板30の内層信号線5aに伝送される。デジタル信号aはさらに、スルーホール4a’、表層信号線6a’、コネクタ線3a’、スルーホール2a’を介して内層信号線1a’に伝達される。
【選択図】 図1
【解決手段】バックボード基板30の表層に、コネクタ線3a,3bの長さの差に基づいて長さを異ならせた表層信号線6a,6bを設け、それぞれをコネクタ線3a,3bと接続する。ドータボード基板10の回路で発生したデジタル信号aは、ドータボード基板10の内層に配線された内層信号線1aを介してスルーホール2aに達し、さらにコネクタ線3a、表層信号線6a、スルーホール4aを介してバックボード基板30の内層信号線5aに伝送される。デジタル信号aはさらに、スルーホール4a’、表層信号線6a’、コネクタ線3a’、スルーホール2a’を介して内層信号線1a’に伝達される。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
この発明は、プリント基板における信号伝送に関するものである。
【0002】
【従来の技術】
一般に、複数の信号の高速伝送では、複数の信号ごとの伝送時間の差(以下、スキューと称する)をできるだけ小さくすることが要求されている。例えば、LVDS(低電圧差動通信)で高速デジタル信号を伝送するためには、差動信号の差動ペア間のスキューを著しく抑えなければならない。
【0003】
従来の電子機器では、遅延量を合わせることが必要な特定の複数の信号同士を互いにコネクタタイプが同一のコネクタ端子にアサインすることにより、それら信号間のスキューを最小限に抑えているものがある。また、信号線の配線パターンとしては、シリアル転送コントローラからコネクタ端子までの距離が最も長い信号配線については直線的に配置し、他の信号配線については前記信号配線と等長となるように折り曲がりを設けているものがある。例えば、特許文献1はこれらの両方の措置によりスキューを最小限に抑えた電子機器を開示している。
【0004】
【特許文献1】
特開2001−22486公報(第4頁、第1図)
【0005】
【発明が解決しようとする課題】
ところで、内層に複数の信号線が配置されたプリント基板を用いて複数の信号を伝送する技術が開発されている。内層信号線の端部は、プリント基板に形成されたスルーホールを介して他の装置に接続される。このような技術については、スルーホールの反射特性による影響を最小限にしながらスキューを減少させたいという要望がある。
【0006】
この発明は、上記のような課題を解決するためになされたもので、スルーホールの反射特性による影響を最小限にしてスキューを削減できるプリント基板を得ることを目的とする。
【0007】
【課題を解決するための手段】
この発明に係るプリント基板は、内層に配置された複数の内層信号線と、表面に配置されており、スルーホールを介して前記内層信号線にそれぞれ接続される複数の表層信号線とを備えており、表面に実装されるコネクタの複数のコネクタ線に前記表層信号線がそれぞれ接続されており、前記表層信号線の長さが前記コネクタ線の長さに基づいて互いに異なるようにしたものである。
【0008】
【発明の実施の形態】
以下、この発明の様々な実施の形態を説明する。
実施の形態1.
図1はこの発明の実施の形態1によるプリント基板およびコネクタの断面図である。図に示すように、バックーボード基板30にコネクタ20,20’を介して二つのドータボード基板10,10’が接続されている。図示しないがドータボード基板10,10’にはドライバICおよびレシーバICがそれぞれ実装され、ドータボード基板10からドータボード基板10’に信号が伝送されるようになっている。
【0009】
各基板は多層プリント基板であり、複数の誘電体層とこれらの誘電体層の間に介在する導電体から形成された信号線を有する。図示の形態では、基板10は内層信号線1a,1bを有し、基板10’は内層信号線1a’,1b’を有し、基板30は内層信号線5a,5bを有する。図示の形態では、各基板での内層信号線は異なる層に形成されているが、同層にあってもよい。
【0010】
また、各基板には内部に導体が配置されたスルーホールが形成されており、スルーホールは内層信号線と接続されている。図示の形態では、基板10において内層信号線1a,1bがスルーホール2a,2bに接続され、基板10’において内層信号線1a’,1b’がスルーホール2a’,2b’に接続され、基板30において内層信号線5aがスルーホール4a,4a’に接続され、内層信号線5bがスルーホール4b,4b’に接続されている。
【0011】
さらに、基板30の表面には表層信号線6a,6b,6a’,6b’が形成されており、表層信号線6a,6bはスルーホール4a,4bに接続され、表層信号線6a’,6b’はスルーホール4a’,4b’に接続されている。
【0012】
コネクタ20は内部にコネクタ線3a,3bを有する。コネクタ20の側面からはコネクタ線3a,3bの延長部分である二つのコネクタピン(図示せず)が突出する。ドータボード基板10とコネクタ20とは、コネクタ20から突出するコネクタピンがスルーホール2a,2bにプレスフィットされることによって固定されている。また、バックボード基板30とコネクタ20とは、ボールグリッタアレイ(BGA)などの方法により半田付けされることによって固定されている。この固定に伴いバックボード基板30の表層信号線6a,6bがコネクタ線3a,3bに電気的に接続される。
【0013】
ドータボード基板10’とコネクタ20’はドータボード基板10とコネクタ20と同様に接続され、バックボード基板30とコネクタ20’はバックボード基板30とコネクタ20と同様に接続されている。
【0014】
ドータボード基板10の内層に配線された内層信号線1aはスルーホール2aとコネクタピンのプレスフィットによってコネクタ線3aに接続される。コネクタ線3aは、バックボード基板30の表層に配線された表層信号線6aを介してスルーホール4aに接続され、さらにバックボード基板30の内層信号線5aに接続される。内層信号線5aはスルーホール4a’を経て表層信号線6a’に接続され、さらにコネクタ線3a’、スルーホール2a’を介して内層信号線1a’に接続される。以上の内層信号線1aから内層信号線1a’までの経路を第1の経路とする。
【0015】
同様に、内層信号線1bはスルーホール2bとコネクタピンのプレスフィットによってコネクタ線3bに接続される。コネクタ線3bは表層信号線6bを介してスルーホール4bに接続され、さらに内層信号線5bに接続される。内層信号線5bはスルーホール4b’を経て表層信号線6b’に接続され、さらにコネクタ線3b’、スルーホール2b’を介して内層信号線1b’に接続される。以上の内層信号線1bから内層信号線1b’までの経路を第2の経路とする。
【0016】
ドータボード基板10の回路で発生したデジタル信号aは、第1の経路を通ってドータボード基板10’に伝送されるとする。また、ドータボード基板10の回路で発生した別のデジタル信号bは、第2の経路を通ってドータボード基板10’に伝送されるとする。
【0017】
この実施の形態1では、バックボード基板30の第1層に表層信号線6a,6bを配置し、それぞれをコネクタ線3a,3bと接続させている。この表層信号線6a,6bの長さは、対応するコネクタ線3a,3bの長さの差に基づいて異るようにしている。
【0018】
表層信号線6aと6bの長さの差(=Aとする)は、コネクタ線3aと3bの長さの差(=Bとする)にできる限り等しいのが好ましい。AとBの長さの差は5mm以下、好ましくは3mm以下、さらに好ましくは1mm以下にすることが望ましい。このようにAとBの差を少なくすることにより、すなわち表層信号線6aとコネクタ線3aの合計長さを表層信号線6bとコネクタ線3bの合計長さとできる限り近似させることにより、コネクタ内部で発生するスキューを低減することができる。
【0019】
図2(a)は図1の信号送信側のバックボード基板30の平面図である。コネクタ線3aの長さはコネクタ線3bの長さよりも大きいため、図2(a)に示すように、コネクタ線3aに対応する表層信号線6aの長さを表層信号線6bの長さよりも小さくしている。表層信号線6bには折り曲がりを設け、その長さを表層信号線6aの長さよりも大きくしている。このように、コネクタ内部で発生するスキューを表層信号線6a,6bによって相殺することが可能である。表層信号線6a,6bでスキューが相殺される段階では、デジタル信号a,bがスルーホール4a,4bに達していないので、コネクタ内部で発生するスキューの調整はスルーホールの反射特性を受けない。また、内層信号線によるスキューについては、スキュー調整部40で内層信号線5aの長さを調整することによってスキュー調整している。
【0020】
以上のように、この実施の形態1によれば、コネクタ線3aと表層信号線6aの合計長さと、コネクタ線3bと表層信号線6bの合計長さをほぼ等しくしたので、コネクタ内部で発生するスキューを表層信号線によって相殺することが可能となる。表層信号線でスキューが相殺された段階では、デジタル信号a,bがスルーホール4a,4bに達していないので、スルーホールでの反射特性の影響を受けずにコネクタ内部で発生するスキューを確実に相殺できる。
【0021】
なお、図2(b)はこの実施の形態1に係る変更形態のバックボード基板30の平面図である。図に示すように、表層信号線、内層信号線をコネクタ実装上の制約条件に合わせて種々のパターンで配線することが可能である。
【0022】
実施の形態2.
図3はこの実施の形態2による信号送信側のバックボード基板の平面図である。図において、図1と共通する要素には同一符号を付し、その詳細な説明を省略する。図3は実施の形態1と異なる配線パターンを示している。
【0023】
実施の形態1では、表層信号線6a,6bに折り曲がりを設けていた。そのため、折り曲げ部における反射の影響、すなわちインピーダンスの増大を招くおそれがあった。この実施の形態2では、表層信号線6a,6bを折り曲がりを設けず直線状に配線している。このように配線することにより、実施の形態1の効果が得られると共に、折り曲がりを設けないことによって折り曲げ部における信号の反射の影響を受けることなくスキューの調整を行うことができる。
【0024】
実施の形態3.
図4はこの実施の形態3による信号送信側のバックボード基板の平面図である。図において、図1と共通する要素には同一符号を付し、その詳細な説明を省略する。図4は実施の形態1と異なる配線パターンを示している。
【0025】
図4では、表層信号線6aと6bを折り曲がりを設けず直線状に配置し、表層信号線6aと6bの先端部の距離を実施の形態2の場合よりも縮めて配置している。このように、種々のパターンで表層信号線を配置することができるため、コネクタ線の種々の配線パターンに対応することができる。この実施の形態3により、実施の形態1と同様の効果が得られる。
【0026】
上記の実施の形態では、一般的な2本の信号線間のスキュー調整を行うものについて説明したが、例えばLVDSで用いられるような差動信号線ペアの間のスキュー調整に適用してもよい。また、2本以上の信号線間のスキュー調整を行う場合に適用してもよい。
【0027】
【発明の効果】
以上のように、この発明によれば、プリント基板が、内層に配置された複数の内層信号線と、表面に配置されておりスルーホールを介して前記内層信号線にそれぞれ接続される複数の表層信号線とを備えており、表面に実装されるコネクタの複数のコネクタ線に前記表層信号線がそれぞれ接続されており、前記表層信号線の長さが前記コネクタ線の長さに基づいて互いに異なるようにしたので、コネクタ内部で発生するスキューを表層信号線によって相殺することが可能となる。表層信号線でスキューが相殺された段階では、信号がスルーホールに達していないので、スルーホールでの反射特性の影響を受けずにコネクタ内部で発生するスキューを確実に相殺できるという効果がある。
【図面の簡単な説明】
【図1】この発明の実施の形態1によるプリント基板およびコネクタの断面図である。
【図2】(a)は図1のバックボード基板(プリント基板)の一部の平面図、(b)は実施の形態1の変更形態に係るバックボード基板の一部の平面図である。
【図3】この発明の実施の形態2に係るバックボード基板の一部の平面図である。
【図4】この発明の実施の形態3に係るバックボード基板の一部の平面図である。
【符号の説明】
1a,1b,1a’,1b’,5a,5b 内層信号線、2a,2b,2a’,2b’,4a,4b,4a’,4b’ スルーホール、3a,3b,3a’,3b’ コネクタ線、6a,6b,6a’,6b’ 表層信号線、10,10’ドータボード基板、20,20’ コネクタ、30 バックボード基板(プリント基板)、40 スキュー調整部、a,b デジタル信号。
【発明の属する技術分野】
この発明は、プリント基板における信号伝送に関するものである。
【0002】
【従来の技術】
一般に、複数の信号の高速伝送では、複数の信号ごとの伝送時間の差(以下、スキューと称する)をできるだけ小さくすることが要求されている。例えば、LVDS(低電圧差動通信)で高速デジタル信号を伝送するためには、差動信号の差動ペア間のスキューを著しく抑えなければならない。
【0003】
従来の電子機器では、遅延量を合わせることが必要な特定の複数の信号同士を互いにコネクタタイプが同一のコネクタ端子にアサインすることにより、それら信号間のスキューを最小限に抑えているものがある。また、信号線の配線パターンとしては、シリアル転送コントローラからコネクタ端子までの距離が最も長い信号配線については直線的に配置し、他の信号配線については前記信号配線と等長となるように折り曲がりを設けているものがある。例えば、特許文献1はこれらの両方の措置によりスキューを最小限に抑えた電子機器を開示している。
【0004】
【特許文献1】
特開2001−22486公報(第4頁、第1図)
【0005】
【発明が解決しようとする課題】
ところで、内層に複数の信号線が配置されたプリント基板を用いて複数の信号を伝送する技術が開発されている。内層信号線の端部は、プリント基板に形成されたスルーホールを介して他の装置に接続される。このような技術については、スルーホールの反射特性による影響を最小限にしながらスキューを減少させたいという要望がある。
【0006】
この発明は、上記のような課題を解決するためになされたもので、スルーホールの反射特性による影響を最小限にしてスキューを削減できるプリント基板を得ることを目的とする。
【0007】
【課題を解決するための手段】
この発明に係るプリント基板は、内層に配置された複数の内層信号線と、表面に配置されており、スルーホールを介して前記内層信号線にそれぞれ接続される複数の表層信号線とを備えており、表面に実装されるコネクタの複数のコネクタ線に前記表層信号線がそれぞれ接続されており、前記表層信号線の長さが前記コネクタ線の長さに基づいて互いに異なるようにしたものである。
【0008】
【発明の実施の形態】
以下、この発明の様々な実施の形態を説明する。
実施の形態1.
図1はこの発明の実施の形態1によるプリント基板およびコネクタの断面図である。図に示すように、バックーボード基板30にコネクタ20,20’を介して二つのドータボード基板10,10’が接続されている。図示しないがドータボード基板10,10’にはドライバICおよびレシーバICがそれぞれ実装され、ドータボード基板10からドータボード基板10’に信号が伝送されるようになっている。
【0009】
各基板は多層プリント基板であり、複数の誘電体層とこれらの誘電体層の間に介在する導電体から形成された信号線を有する。図示の形態では、基板10は内層信号線1a,1bを有し、基板10’は内層信号線1a’,1b’を有し、基板30は内層信号線5a,5bを有する。図示の形態では、各基板での内層信号線は異なる層に形成されているが、同層にあってもよい。
【0010】
また、各基板には内部に導体が配置されたスルーホールが形成されており、スルーホールは内層信号線と接続されている。図示の形態では、基板10において内層信号線1a,1bがスルーホール2a,2bに接続され、基板10’において内層信号線1a’,1b’がスルーホール2a’,2b’に接続され、基板30において内層信号線5aがスルーホール4a,4a’に接続され、内層信号線5bがスルーホール4b,4b’に接続されている。
【0011】
さらに、基板30の表面には表層信号線6a,6b,6a’,6b’が形成されており、表層信号線6a,6bはスルーホール4a,4bに接続され、表層信号線6a’,6b’はスルーホール4a’,4b’に接続されている。
【0012】
コネクタ20は内部にコネクタ線3a,3bを有する。コネクタ20の側面からはコネクタ線3a,3bの延長部分である二つのコネクタピン(図示せず)が突出する。ドータボード基板10とコネクタ20とは、コネクタ20から突出するコネクタピンがスルーホール2a,2bにプレスフィットされることによって固定されている。また、バックボード基板30とコネクタ20とは、ボールグリッタアレイ(BGA)などの方法により半田付けされることによって固定されている。この固定に伴いバックボード基板30の表層信号線6a,6bがコネクタ線3a,3bに電気的に接続される。
【0013】
ドータボード基板10’とコネクタ20’はドータボード基板10とコネクタ20と同様に接続され、バックボード基板30とコネクタ20’はバックボード基板30とコネクタ20と同様に接続されている。
【0014】
ドータボード基板10の内層に配線された内層信号線1aはスルーホール2aとコネクタピンのプレスフィットによってコネクタ線3aに接続される。コネクタ線3aは、バックボード基板30の表層に配線された表層信号線6aを介してスルーホール4aに接続され、さらにバックボード基板30の内層信号線5aに接続される。内層信号線5aはスルーホール4a’を経て表層信号線6a’に接続され、さらにコネクタ線3a’、スルーホール2a’を介して内層信号線1a’に接続される。以上の内層信号線1aから内層信号線1a’までの経路を第1の経路とする。
【0015】
同様に、内層信号線1bはスルーホール2bとコネクタピンのプレスフィットによってコネクタ線3bに接続される。コネクタ線3bは表層信号線6bを介してスルーホール4bに接続され、さらに内層信号線5bに接続される。内層信号線5bはスルーホール4b’を経て表層信号線6b’に接続され、さらにコネクタ線3b’、スルーホール2b’を介して内層信号線1b’に接続される。以上の内層信号線1bから内層信号線1b’までの経路を第2の経路とする。
【0016】
ドータボード基板10の回路で発生したデジタル信号aは、第1の経路を通ってドータボード基板10’に伝送されるとする。また、ドータボード基板10の回路で発生した別のデジタル信号bは、第2の経路を通ってドータボード基板10’に伝送されるとする。
【0017】
この実施の形態1では、バックボード基板30の第1層に表層信号線6a,6bを配置し、それぞれをコネクタ線3a,3bと接続させている。この表層信号線6a,6bの長さは、対応するコネクタ線3a,3bの長さの差に基づいて異るようにしている。
【0018】
表層信号線6aと6bの長さの差(=Aとする)は、コネクタ線3aと3bの長さの差(=Bとする)にできる限り等しいのが好ましい。AとBの長さの差は5mm以下、好ましくは3mm以下、さらに好ましくは1mm以下にすることが望ましい。このようにAとBの差を少なくすることにより、すなわち表層信号線6aとコネクタ線3aの合計長さを表層信号線6bとコネクタ線3bの合計長さとできる限り近似させることにより、コネクタ内部で発生するスキューを低減することができる。
【0019】
図2(a)は図1の信号送信側のバックボード基板30の平面図である。コネクタ線3aの長さはコネクタ線3bの長さよりも大きいため、図2(a)に示すように、コネクタ線3aに対応する表層信号線6aの長さを表層信号線6bの長さよりも小さくしている。表層信号線6bには折り曲がりを設け、その長さを表層信号線6aの長さよりも大きくしている。このように、コネクタ内部で発生するスキューを表層信号線6a,6bによって相殺することが可能である。表層信号線6a,6bでスキューが相殺される段階では、デジタル信号a,bがスルーホール4a,4bに達していないので、コネクタ内部で発生するスキューの調整はスルーホールの反射特性を受けない。また、内層信号線によるスキューについては、スキュー調整部40で内層信号線5aの長さを調整することによってスキュー調整している。
【0020】
以上のように、この実施の形態1によれば、コネクタ線3aと表層信号線6aの合計長さと、コネクタ線3bと表層信号線6bの合計長さをほぼ等しくしたので、コネクタ内部で発生するスキューを表層信号線によって相殺することが可能となる。表層信号線でスキューが相殺された段階では、デジタル信号a,bがスルーホール4a,4bに達していないので、スルーホールでの反射特性の影響を受けずにコネクタ内部で発生するスキューを確実に相殺できる。
【0021】
なお、図2(b)はこの実施の形態1に係る変更形態のバックボード基板30の平面図である。図に示すように、表層信号線、内層信号線をコネクタ実装上の制約条件に合わせて種々のパターンで配線することが可能である。
【0022】
実施の形態2.
図3はこの実施の形態2による信号送信側のバックボード基板の平面図である。図において、図1と共通する要素には同一符号を付し、その詳細な説明を省略する。図3は実施の形態1と異なる配線パターンを示している。
【0023】
実施の形態1では、表層信号線6a,6bに折り曲がりを設けていた。そのため、折り曲げ部における反射の影響、すなわちインピーダンスの増大を招くおそれがあった。この実施の形態2では、表層信号線6a,6bを折り曲がりを設けず直線状に配線している。このように配線することにより、実施の形態1の効果が得られると共に、折り曲がりを設けないことによって折り曲げ部における信号の反射の影響を受けることなくスキューの調整を行うことができる。
【0024】
実施の形態3.
図4はこの実施の形態3による信号送信側のバックボード基板の平面図である。図において、図1と共通する要素には同一符号を付し、その詳細な説明を省略する。図4は実施の形態1と異なる配線パターンを示している。
【0025】
図4では、表層信号線6aと6bを折り曲がりを設けず直線状に配置し、表層信号線6aと6bの先端部の距離を実施の形態2の場合よりも縮めて配置している。このように、種々のパターンで表層信号線を配置することができるため、コネクタ線の種々の配線パターンに対応することができる。この実施の形態3により、実施の形態1と同様の効果が得られる。
【0026】
上記の実施の形態では、一般的な2本の信号線間のスキュー調整を行うものについて説明したが、例えばLVDSで用いられるような差動信号線ペアの間のスキュー調整に適用してもよい。また、2本以上の信号線間のスキュー調整を行う場合に適用してもよい。
【0027】
【発明の効果】
以上のように、この発明によれば、プリント基板が、内層に配置された複数の内層信号線と、表面に配置されておりスルーホールを介して前記内層信号線にそれぞれ接続される複数の表層信号線とを備えており、表面に実装されるコネクタの複数のコネクタ線に前記表層信号線がそれぞれ接続されており、前記表層信号線の長さが前記コネクタ線の長さに基づいて互いに異なるようにしたので、コネクタ内部で発生するスキューを表層信号線によって相殺することが可能となる。表層信号線でスキューが相殺された段階では、信号がスルーホールに達していないので、スルーホールでの反射特性の影響を受けずにコネクタ内部で発生するスキューを確実に相殺できるという効果がある。
【図面の簡単な説明】
【図1】この発明の実施の形態1によるプリント基板およびコネクタの断面図である。
【図2】(a)は図1のバックボード基板(プリント基板)の一部の平面図、(b)は実施の形態1の変更形態に係るバックボード基板の一部の平面図である。
【図3】この発明の実施の形態2に係るバックボード基板の一部の平面図である。
【図4】この発明の実施の形態3に係るバックボード基板の一部の平面図である。
【符号の説明】
1a,1b,1a’,1b’,5a,5b 内層信号線、2a,2b,2a’,2b’,4a,4b,4a’,4b’ スルーホール、3a,3b,3a’,3b’ コネクタ線、6a,6b,6a’,6b’ 表層信号線、10,10’ドータボード基板、20,20’ コネクタ、30 バックボード基板(プリント基板)、40 スキュー調整部、a,b デジタル信号。
Claims (3)
- 内層に配置された複数の内層信号線と、
表面に配置されており、スルーホールを介して前記内層信号線にそれぞれ接続される複数の表層信号線とを備えており、
表面に実装されるコネクタの複数のコネクタ線に前記表層信号線がそれぞれ接続されており、前記表層信号線の長さが前記コネクタ線の長さに基づいて互いに異なるようにしたプリント基板。 - 表層信号線が折り曲げられず直線状に配線されたことを特徴とする請求項1記載のプリント基板。
- 表層信号線相互の長さの差がコネクタ線相互の長さの差にほぼ等しくされており、接続された表層信号線とコネクタ線の組の合計長さが他の組の合計長さにほぼ等しいことを特徴とする請求項1または請求項2記載のプリント基板。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002325883A JP2004165200A (ja) | 2002-11-08 | 2002-11-08 | プリント基板 |
US10/685,605 US7282649B2 (en) | 2002-11-08 | 2003-10-16 | Printed circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002325883A JP2004165200A (ja) | 2002-11-08 | 2002-11-08 | プリント基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004165200A true JP2004165200A (ja) | 2004-06-10 |
Family
ID=32211958
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002325883A Pending JP2004165200A (ja) | 2002-11-08 | 2002-11-08 | プリント基板 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7282649B2 (ja) |
JP (1) | JP2004165200A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008186918A (ja) * | 2007-01-29 | 2008-08-14 | Kyocera Corp | 回路基板ならびにそれを用いた差動電子回路部品収納用パッケージおよび差動電子回路装置 |
JP2009059873A (ja) * | 2007-08-31 | 2009-03-19 | Nec Corp | プリント配線基板 |
JP2009129078A (ja) * | 2007-11-21 | 2009-06-11 | Hitachi Ltd | 拡張ボードライザ |
US8049118B2 (en) | 2006-11-24 | 2011-11-01 | Nec Corporation | Printed circuit board |
WO2017029767A1 (ja) * | 2015-08-20 | 2017-02-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SG135065A1 (en) * | 2006-02-20 | 2007-09-28 | Micron Technology Inc | Conductive vias having two or more elements for providing communication between traces in different substrate planes, semiconductor device assemblies including such vias, and accompanying methods |
US20070211443A1 (en) * | 2006-03-09 | 2007-09-13 | Rockwell Automation Technologies, Inc. | System and method for postponing application of customizing components in a final drive |
US8358509B2 (en) * | 2009-01-30 | 2013-01-22 | International Business Machines Corporation | Reduced wiring requirements with signal slope manipulation |
JP5427644B2 (ja) * | 2010-02-25 | 2014-02-26 | 株式会社日立製作所 | プリント基板 |
CN103841748A (zh) * | 2012-11-21 | 2014-06-04 | 鸿富锦精密工业(深圳)有限公司 | 降低信号串扰的电路板 |
CN109388195A (zh) * | 2017-08-03 | 2019-02-26 | 华硕电脑股份有限公司 | 电脑系统及其主板 |
CN111367727B (zh) * | 2018-12-25 | 2023-11-17 | 中兴通讯股份有限公司 | 连接器结构,时延差的计算方法及装置 |
KR20210090695A (ko) | 2019-03-07 | 2021-07-20 | 주식회사 아도반테스토 | 전기적 접속을 제공하는 방법 및 인쇄 회로 기판 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB8417646D0 (en) * | 1984-07-11 | 1984-08-15 | Smiths Industries Plc | Electrical contacts |
US4992052A (en) * | 1988-02-01 | 1991-02-12 | E. I. Du Pont De Nemours And Company | Modular connector system with high contact element density |
US4904968A (en) * | 1989-04-07 | 1990-02-27 | Tektronix, Inc. | Circuit board configuration for reducing signal distortion |
JP2623435B2 (ja) * | 1993-09-17 | 1997-06-25 | 日本航空電子工業株式会社 | 等長ライトアングルコネクタ |
US5516297A (en) * | 1993-09-28 | 1996-05-14 | Kel Corporation | Surface mount electrical devices |
JP2000012171A (ja) * | 1998-06-19 | 2000-01-14 | Nec Corp | 高速伝送用コネクタ構造 |
US6072699A (en) * | 1998-07-21 | 2000-06-06 | Intel Corporation | Method and apparatus for matching trace lengths of signal lines making 90°/180° turns |
JP2001022486A (ja) | 1999-07-07 | 2001-01-26 | Toshiba Corp | 電子機器およびコンピュータシステム |
-
2002
- 2002-11-08 JP JP2002325883A patent/JP2004165200A/ja active Pending
-
2003
- 2003-10-16 US US10/685,605 patent/US7282649B2/en not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8049118B2 (en) | 2006-11-24 | 2011-11-01 | Nec Corporation | Printed circuit board |
JP2008186918A (ja) * | 2007-01-29 | 2008-08-14 | Kyocera Corp | 回路基板ならびにそれを用いた差動電子回路部品収納用パッケージおよび差動電子回路装置 |
JP2009059873A (ja) * | 2007-08-31 | 2009-03-19 | Nec Corp | プリント配線基板 |
US8212154B2 (en) | 2007-08-31 | 2012-07-03 | Nec Corporation | Printed wiring board |
JP2009129078A (ja) * | 2007-11-21 | 2009-06-11 | Hitachi Ltd | 拡張ボードライザ |
WO2017029767A1 (ja) * | 2015-08-20 | 2017-02-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JPWO2017029767A1 (ja) * | 2015-08-20 | 2017-11-24 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US10159144B2 (en) | 2015-08-20 | 2018-12-18 | Renesas Electronics Corporation | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
US20040090757A1 (en) | 2004-05-13 |
US7282649B2 (en) | 2007-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10784603B2 (en) | Wire to board connectors suitable for use in bypass routing assemblies | |
US7280372B2 (en) | Stair step printed circuit board structures for high speed signal transmissions | |
US5908333A (en) | Connector with integral transmission line bus | |
US7390973B2 (en) | Memory module and signal line arrangement method thereof | |
JP5310239B2 (ja) | 接続端子および伝送線路 | |
JP2004165200A (ja) | プリント基板 | |
US8120927B2 (en) | Printed circuit board | |
JP4406950B2 (ja) | コネクタレセプタクル | |
US7301103B2 (en) | Printed-wiring board, printed-circuit board and electronic apparatus | |
US20070152771A1 (en) | Apparatus and method of via-stub resonance extinction | |
TW200805810A (en) | High speed connector | |
JP2014509447A (ja) | 制御型インピーダンスフレキシブル回路 | |
US20220140514A1 (en) | Flex Circuit And Electrical Communication Assemblies Related To Same | |
JPWO2004012488A1 (ja) | マルチワイヤ基板及びその製造方法、並びに、マルチワイヤ基板を有する電子機器 | |
WO2002017692A1 (en) | High capacity memory module with higher density and improved manufacturability | |
JP2000216510A (ja) | プリント配線板及びその製造方法並びにプリント配線板におけるコネクタインダクタンス要因の波形歪み低減法 | |
TW200306140A (en) | Optimized conductor routing for multiple components on a printed circuit board | |
US6934163B2 (en) | Capacitor for dram connector | |
JP2013065657A (ja) | プリント配線基板およびプリント配線基板の配線方法 | |
JP2005123520A (ja) | プリント配線板 | |
JP4699319B2 (ja) | プリント配線基板、電子部品の実装方法および画像形成装置の制御装置 | |
JP2011134789A (ja) | 半導体装置、及びプリント配線板 | |
JP4258168B2 (ja) | マザーボード | |
WO2023077646A1 (zh) | 印制电路板 | |
JP2006269627A (ja) | プリント配線基板のヴィア構造 |