JP2009129078A - 拡張ボードライザ - Google Patents
拡張ボードライザ Download PDFInfo
- Publication number
- JP2009129078A JP2009129078A JP2007301686A JP2007301686A JP2009129078A JP 2009129078 A JP2009129078 A JP 2009129078A JP 2007301686 A JP2007301686 A JP 2007301686A JP 2007301686 A JP2007301686 A JP 2007301686A JP 2009129078 A JP2009129078 A JP 2009129078A
- Authority
- JP
- Japan
- Prior art keywords
- slot
- connector
- wiring
- expansion board
- pci
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Coupling Device And Connection With Printed Circuit (AREA)
Abstract
【課題】低コストで、PCI−EXPRESS等の高速I/F用の信号数の多いスロットを複数搭載可能な拡張ボードライザを提供する。
【解決手段】マザーボード40と接続するコネクタ30と、拡張ボードと接続するスロット20Aと、コネクタ30の信号線とスロット20Aの信号線とを配線する基板10とを有する拡張ボードライザにおいて、貫通ビアが設けられた基板10の片面方向から、貫通ビアに配線の接続をするピンを接続することによりコネクタ30の信号線とスロット20Aの信号線とを配線する。
【選択図】図1
【解決手段】マザーボード40と接続するコネクタ30と、拡張ボードと接続するスロット20Aと、コネクタ30の信号線とスロット20Aの信号線とを配線する基板10とを有する拡張ボードライザにおいて、貫通ビアが設けられた基板10の片面方向から、貫通ビアに配線の接続をするピンを接続することによりコネクタ30の信号線とスロット20Aの信号線とを配線する。
【選択図】図1
Description
本発明は、拡張ボードライザに係り、特に、PCI規格に準拠したスロットを備えた拡張ボードライザに関する。
近年、PC、サーバ等の情報処理装置においては、業界標準の拡張ボードとしてPCI規格に準拠したカードを搭載可能とする構成が一般的である。小型、高密度実装を特徴とする高さ2Uサイズ(89mm)のような薄型筐体を用いたサーバでは、筐体よりもPCIカードのサイズが大きいため、マザーボードの垂直方向にPCIカードを搭載することができない。このような場合、PCI規格のスロットを搭載するPCIライザを用いて、マザーボードに垂直に接続する小型の基板上に、PCIカードをマザーボードと平行に実装することが多い。PCIカードは、PCI規格に定められたLow profileサイズであれば高さ2U以内に納まるが、サポートするPCIカードの種類を増やす場合には、拡張ボードはライザ状の構造であることが重要となる。
そこで、各社より種々のPCIライザが製品化されている。これらのPCIライザのコネクタは、通常、PCIカードと同様な構造であるエッジコネクタであり、非特許文献1には、エッジコネクタの一例が記載されている。エッジコネクタの特徴は、複雑な構造が不要であり安価なことである。しかし、エッジコネクタは、コンタクトピッチがPCI規格のスロットと同等で基板の表裏面のみの接触により接続するため、信号本数に応じて基板の幅を広くする必要がある。
エッジコネクタ部が、PCI−EXPRESS規格のインタフェースの8レーンに対応して、ライザ上で4レーン用の2個のスロットを接続する構成のPCIライザが知られている。この程度の信号数であれば特に問題とならないが、今後の普及が予想される8レーン以上の信号数を持つPCI−EXPRESS規格のスロットを複数個搭載する場合では、エッジコネクタの幅が広くなってしまい、高密度実装に対して支障となる。また、PCI−EXPRESSは、高速差動インタフェースであり、インピーダンス不整合のない配線によってデバイス間を1対1に接続することが前提となっている。特に、配線長が長く伝送損失が大きい場合、数mmの基板厚さ程度のわずかな分岐配線によるインピーダンス不整合が波形品質に影響を及ぼしてしまう。
一般に、基板内の異なる信号層間を接続する場合や、コネクタのピンと信号層を接続する場合に、安価な貫通ビアを用いることが多い。非特許文献1には、貫通ビア(同文献においてはスルーホールビアと称している)において信号伝送経路に対する余分な分岐部分であるスタブに関して記載されており、貫通ビアにピンを挿入するタイプの高密度、高速信号対応コネクタのスタブ長による伝送特性の違いについて示されている。また、ブラインドビアやバックドリル等のスタブを削減する技術は貫通ビアに対して高コストとなる点についても記載されている。
Lawrence Williams、Ph.D.(Ansoft Corporation)、"高バンド幅FPGA用高速インターコネクトの設計"Xilinx社、Xcell Journal 日本語版、2004年、49号、「http://japan.xilinx.com/xcell/xl49/xcell_49_04.pdf」平成19年4月2日検索
しかしながら、エッジコネクタを用いて、PCI−EXPRESSの8レーンや16レーンなどの信号数の多いスロットを複数搭載可能なPCIライザを構成する場合、以下のような問題がある。
図5は、エッジコネクタを備えた拡張ボードライザにおいて、PCI−EXPRESSの信号数の多いスロットをエッジコネクタに接続する場合の配線例を示す図である。
拡張ボードライザは、拡張ボードライザ本体11、スロット21A、スロット21B及びエッジタイプコネクタ60から構成されている。スロット21A及びスロット21Bは、拡張カードの差込口である。エッジタイプコネクタ60は、マザーボードと拡張ボードライザ本体11とを接続する。
スロット21Bとエッジコネクタ60との接続は、スロット21Bのピンとエッジコネクタ60のコンタクトピッチが同等であるため、直線で最短距離の配線が可能である。一方、スロット21Aとエッジコネクタ60とを接続する場合は、スロット21Bと接続するコンタクト部以外の部分と接続するために、横方向(エッジコネクタ60に沿った方向)の配線が必要となる。
ここで、PCI−EXPRESSにおける差動信号の波形品質を確保するためには、差動インピーダンスやクロストークノイズ等の影響を考慮し、ペアとなるP極、N極信号間の配線間隔およびペア信号と他のペア信号との配線間隔をある一定値より狭めることはできない。よって、横方向に配線する場合、配線領域が重なり合わないように、複数の信号層に分けて配線する必要があり、図5のように、3層の信号層が必要となってしまう。
また、拡張ボードライザ11の高さが低い場合やPCI−EXPRESSのレーン数やスロット数が多い場合には、さらにエッジコネクタ60の幅を広くして、信号層数を増やす必要がある。
以上のように、エッジコネクタ60を使用すると、拡張ボードライザ11の基板の幅が広くなり、マザーボード上の部品レイアウトや装置としての構造上の制約が厳しくなり、高密度実装の障害になると共に、拡張ボードライザ11の基板層数が増え、高コストとなるという問題がある。
本発明の目的は、低コストで、PCI−EXPRESS等の高速I/F用の信号数の多いスロットを複数搭載可能な拡張ボードライザを提供することにある。
上記目的を達成するために、本発明の拡張ボードライザは、マザーボードと接続するコネクタと、拡張ボードと接続するスロットと、該コネクタの信号線と該スロットの信号線とを配線する基板とを有する拡張ボードライザにおいて、貫通ビアが設けられた該基板の片面方向から、該貫通ビアに配線の接続をするピンを接続することにより該コネクタの信号線と該スロットの信号線とを配線するように構成することができる。
また、該コネクタ及び該スロットは該基板の同一面上にあって、複数の該ピンが配置される方向は、該コネクタと該スロットとを配線する配線方向に対して直交する方向であるように構成することができる。
本発明によれば、低コストで、PCI−EXPRESS等の高速I/F用の信号数の多いスロットを複数搭載可能な拡張ボードライザを提供することができる。
次に、本発明を実施するための最良の形態を、以下の実施例に基づき図面を参照しつつ説明する。
[実施例1]
図1は、本実施例による拡張ボードライザの構成例を示す外観斜視図である。
[実施例1]
図1は、本実施例による拡張ボードライザの構成例を示す外観斜視図である。
拡張ボードライザは、基板10、スロット20A、スロット20B及びコネクタ30から構成され、コネクタ30を介してマザーボード40上に搭載されている。スロット20A及びスロット20Bは、拡張カードの差込口である。コネクタ30は、Right Angleタイプのコネクタである。尚、基板10の説明は、図2を用いて後述する。
図2は、マザーボード40上に搭載された拡張ボードライザの断面図(A)と平面図(B)である。
基板10は、コネクタ30の信号線とスロット20A及びスロット20Bの信号線とを配線する配線領域を備えており、配線は、スルーホール12、スルーホール19、ピン15及びピン18によって行われる。スルーホール12、19は、配線を繋ぐための基板10を貫く穴である。ピン15、18は、スルーホール12、19内で配線を接続するための部材である。また、拡張カードと基板10とを接続するため、スロット20Aは接続部201、スロットBは接続部202を備えている。
ここで、平面図(B)において、コネクタ30のピン15の並びは、縦方向をrow、横方向をcolumuとし、コネクタ30は6rowの高密度コネクタである。ピン領域50とピン領域51は、それぞれコネクタ30が備える2row分のピン領域であり、ピン領域50にはスロット20Aの差動信号を、ピン領域51にはスロット20Bの差動信号を割り当てる。スロット20A、スロット20B及びコネクタ30は、基板10の同一面上に搭載する。
次に、基板10を介してコネクタ30からスロット20A又はスロット20Bまでの信号線(一例として差動信号線)の配線について、ここではスロットAを例に説明する。差動信号線は、コネクタ30内の配線301を経由して、基板10のスルーホール19に接続される。スルーホール19及びスルーホール12が、それぞれピン18及びピン15で接続された配線17を介して接続され、さらにスルーホール12は、コネクタ20Aの接続部201に接続される。すなわち、差動信号線は、配線301、スルーホール19、ピン18、配線17、スルーホール12、ピン15及び接続部201が接続されることにより形成される。尚、ピン15及びピン18は、コネクタ30、スロット20A及びスロット20Bが搭載されている基板10の面側からスルーホールへ挿入し、コネクタ30、スロット20A及びスロット20Bが搭載されていない基板10の面側に近い位置で配線を行う。
コネクタ30のピン15の配置は、差動信号線同士で交差しないように、縦方向において、スロット20A及びスロット20Bのピン配置に合わせる。つまり、コネクタ30とスロット20A及びスロット20Bが備えるピンの配置される方向は、コネクタ30とスロット20A及びスロット20Bとを配線する配線方向に対して直交する方向である。
コネクタ30のcolumnとcolumnの間に、1ペアの差動信号を配線可能な場合、スロット当たり、一層で配線が可能である。図2のようにスロット数が2つの場合には、層A、層Bの2層で配線が可能となる。
スロット20A、スロット20B及びコネクタ30は、拡張ボードライザ10の同一面上にあり、よってコネクタ30搭載面の裏面に近い層で配線が可能となるため、スルーホールのスタブは小さくすることができるので、良好な波形品質となる。また、スロット数が3スロット以上の場合においても同様に、row数の多いコネクタ30と同一面上にスロットを搭載すれば、スタブを小さくして基板10に実装することできる。
[実施例2]
PCI−XからPCI−EXPRESSに移行する過渡期においては、PCI−EXPRESSと共にPCI−Xのスロットもサポートできる構成が、情報処理装置として利用する際に好ましい。
[実施例2]
PCI−XからPCI−EXPRESSに移行する過渡期においては、PCI−EXPRESSと共にPCI−Xのスロットもサポートできる構成が、情報処理装置として利用する際に好ましい。
図3は、この点から、コネクタ30と同一面上のスロット20A、スロット20BをPCI−EXPRESS用とし、さらに、基板に対してコネクタ30と反対側にPCI−X用としてスロット20Cを加えた構成例を示す図である。
本実施例の場合、スロット20Cは、コネクタ30の搭載面の裏面に搭載されているのでコネクタ30直下のスルーホール部分のスタブが大きくなるが、PCI−XのI/FはPCI−EXPRESSに比べて動作周波数が低く、そのためスタブの影響はPCI−EXPRESSより少ない。
また、本実施例では、PCI−EXPRESSで使用していないコネクタ30搭載面に近い配線層やコネクタ30のピン15を有効に利用できる。
さらに、PCI−Xの代わりにスタブの影響による波形品質の劣化が生じても問題とならないほど配線長の短いPCI−EXPRESSを割り当てることも可能である。
[実施例3]
図4は、スロット20Cの信号線の配線が、実施例2よりもスルーホールが一つ多く経由する場合の拡張ボードライザ及びマザーボード40の構成例を示した断面図である。
[実施例3]
図4は、スロット20Cの信号線の配線が、実施例2よりもスルーホールが一つ多く経由する場合の拡張ボードライザ及びマザーボード40の構成例を示した断面図である。
スロット20Cは、基板10に対してコネクタ30の反対面に搭載されている。このスロット20Cからさらにコネクタ30側に近い面で、配線を介してスルーホールが設けられている。このように基板10に対してコネクタ30の反対面に搭載されたスロット20Cであってもスタブを小さくできる。
尚、本発明は、具体的に開示された実施例に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。
10、11:基板、 12:スルーホール、 15:ピン、 17:配線、 20A、20B、21A、21B:スロット、 30:コネクタ、 40:マザーボード、 50、51:ピン領域、 60:エッジタイプコネクタ。
Claims (2)
- マザーボードと接続するコネクタと、拡張ボードと接続するスロットと、該コネクタの信号線と該スロットの信号線とを配線する基板とを有する拡張ボードライザにおいて、
貫通ビアが設けられた該基板の片面方向から、該貫通ビアに配線の接続をするピンを接続することにより該コネクタの信号線と該スロットの信号線とを配線することを特徴とする拡張ボードライザ。 - 該コネクタ及び該スロットは該基板の同一面上にあって、複数の該ピンが配置される方向は、該コネクタと該スロットとを配線する配線方向に対して直交する方向であることを特徴とする請求項1の拡張ボードライザ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007301686A JP2009129078A (ja) | 2007-11-21 | 2007-11-21 | 拡張ボードライザ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007301686A JP2009129078A (ja) | 2007-11-21 | 2007-11-21 | 拡張ボードライザ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009129078A true JP2009129078A (ja) | 2009-06-11 |
Family
ID=40819953
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007301686A Pending JP2009129078A (ja) | 2007-11-21 | 2007-11-21 | 拡張ボードライザ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009129078A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012053092A1 (ja) * | 2010-10-21 | 2012-04-26 | 富士通株式会社 | プリント配線基板及びコネクタ、プリント配線基板の製造方法 |
WO2016018296A1 (en) * | 2014-07-30 | 2016-02-04 | Hewlett-Packard Development Company, L.P. | Multi-bay apparatus |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02129791A (ja) * | 1988-11-10 | 1990-05-17 | Tokyo Electric Co Ltd | Pos端末機 |
JPH1011173A (ja) * | 1996-06-21 | 1998-01-16 | Hitachi Ltd | 情報処理装置 |
JP2001266979A (ja) * | 2000-03-22 | 2001-09-28 | Hirose Electric Co Ltd | モジュールの実装構造 |
JP2002094265A (ja) * | 2000-09-18 | 2002-03-29 | Toshiba Corp | カード支持装置および電子機器 |
JP2004165200A (ja) * | 2002-11-08 | 2004-06-10 | Mitsubishi Electric Corp | プリント基板 |
JP2004355063A (ja) * | 2003-05-27 | 2004-12-16 | Hitachi Ltd | 方向性結合器基板を用いたバスシステム |
JP2007142307A (ja) * | 2005-11-22 | 2007-06-07 | Hitachi Ltd | 高速差動信号用多層基板、通信装置およびデータ記憶装置 |
JP2007280353A (ja) * | 2006-04-03 | 2007-10-25 | Aopen Inc | アダプタボードと該アダプタボードを備えたモジュラー転送インターフェイスと該モジュラー転送インターフェイスを備えたコンピュータ装置 |
-
2007
- 2007-11-21 JP JP2007301686A patent/JP2009129078A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02129791A (ja) * | 1988-11-10 | 1990-05-17 | Tokyo Electric Co Ltd | Pos端末機 |
JPH1011173A (ja) * | 1996-06-21 | 1998-01-16 | Hitachi Ltd | 情報処理装置 |
JP2001266979A (ja) * | 2000-03-22 | 2001-09-28 | Hirose Electric Co Ltd | モジュールの実装構造 |
JP2002094265A (ja) * | 2000-09-18 | 2002-03-29 | Toshiba Corp | カード支持装置および電子機器 |
JP2004165200A (ja) * | 2002-11-08 | 2004-06-10 | Mitsubishi Electric Corp | プリント基板 |
JP2004355063A (ja) * | 2003-05-27 | 2004-12-16 | Hitachi Ltd | 方向性結合器基板を用いたバスシステム |
JP2007142307A (ja) * | 2005-11-22 | 2007-06-07 | Hitachi Ltd | 高速差動信号用多層基板、通信装置およびデータ記憶装置 |
JP2007280353A (ja) * | 2006-04-03 | 2007-10-25 | Aopen Inc | アダプタボードと該アダプタボードを備えたモジュラー転送インターフェイスと該モジュラー転送インターフェイスを備えたコンピュータ装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012053092A1 (ja) * | 2010-10-21 | 2012-04-26 | 富士通株式会社 | プリント配線基板及びコネクタ、プリント配線基板の製造方法 |
US8734166B2 (en) | 2010-10-21 | 2014-05-27 | Fujitsu Limited | Printed wiring board and connector, and method for manufacturing printed wiring board |
JP5761198B2 (ja) * | 2010-10-21 | 2015-08-12 | 富士通株式会社 | プリント配線基板及びコネクタ、プリント配線基板の製造方法 |
WO2016018296A1 (en) * | 2014-07-30 | 2016-02-04 | Hewlett-Packard Development Company, L.P. | Multi-bay apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7459985B2 (en) | Connector having a cut-out for reduced crosstalk between differential conductors | |
US6243272B1 (en) | Method and apparatus for interconnecting multiple devices on a circuit board | |
JP4834385B2 (ja) | プリント基板および電子装置 | |
TWI237536B (en) | PCB and layout thereof | |
JP6543415B2 (ja) | アダプタを有するコネクタシステム | |
US20050246471A9 (en) | High frequency bus system | |
US7014472B2 (en) | System for making high-speed connections to board-mounted modules | |
US7441222B2 (en) | Differential pair connection arrangement, and method and computer program product for making same | |
US20130083505A1 (en) | Wiring board, connector and electronic apparatus | |
US9444162B1 (en) | DIMM connector region vias and routing | |
US20160183402A1 (en) | Reducing trace length and insertion loss of high speed signals on a network switch board | |
US10010007B2 (en) | Multi-slot plug-in card | |
JP2009038112A (ja) | プリント配線板構造および電子機器 | |
US20070156938A1 (en) | Interconnect structure between HyperTransport bus interface boards | |
WO2019001079A1 (zh) | 一种印刷电路板和通信设备 | |
JP2005135453A (ja) | メモリシステム及びメモリモジュール | |
US20150171535A1 (en) | Memory connector for two sodimm per channel configuration | |
KR20110044501A (ko) | 개선된 레이아웃 마진을 갖는 반도체 모듈 및 그에 따른 신호라인 레이아웃 방법 | |
US20070205498A1 (en) | Signal Routing in a Multilayered Printed Circuit Board | |
US6875930B2 (en) | Optimized conductor routing for multiple components on a printed circuit board | |
JP2009129078A (ja) | 拡張ボードライザ | |
US6362973B1 (en) | Multilayer printed circuit board with placebo vias for controlling interconnect skew | |
US10716210B2 (en) | Printed circuit board including through-hole vias | |
JP6379428B2 (ja) | コネクタ、光電子接続部、及び、電子デバイスを製造する方法 | |
KR100702016B1 (ko) | 양면 실장 메모리 모듈의 인쇄 회로 기판 및 이를이용하는 양면 실장 메모리 모듈 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100121 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110408 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110510 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120105 |