KR20210090695A - 전기적 접속을 제공하는 방법 및 인쇄 회로 기판 - Google Patents
전기적 접속을 제공하는 방법 및 인쇄 회로 기판 Download PDFInfo
- Publication number
- KR20210090695A KR20210090695A KR1020217018309A KR20217018309A KR20210090695A KR 20210090695 A KR20210090695 A KR 20210090695A KR 1020217018309 A KR1020217018309 A KR 1020217018309A KR 20217018309 A KR20217018309 A KR 20217018309A KR 20210090695 A KR20210090695 A KR 20210090695A
- Authority
- KR
- South Korea
- Prior art keywords
- conductive
- path
- circuit board
- printed circuit
- contact pad
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 55
- 239000004020 conductor Substances 0.000 claims abstract description 72
- 238000005259 measurement Methods 0.000 claims description 22
- 238000003801 milling Methods 0.000 claims description 17
- 230000001934 delay Effects 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 15
- 238000000608 laser ablation Methods 0.000 claims description 14
- 238000013461 design Methods 0.000 claims description 7
- 238000012937 correction Methods 0.000 claims description 3
- 230000001902 propagating effect Effects 0.000 description 26
- 238000010586 diagram Methods 0.000 description 13
- 238000012986 modification Methods 0.000 description 8
- 230000004048 modification Effects 0.000 description 8
- HHXNVASVVVNNDG-UHFFFAOYSA-N 1,2,3,4,5-pentachloro-6-(2,3,6-trichlorophenyl)benzene Chemical compound ClC1=CC=C(Cl)C(C=2C(=C(Cl)C(Cl)=C(Cl)C=2Cl)Cl)=C1Cl HHXNVASVVVNNDG-UHFFFAOYSA-N 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 238000007493 shaping process Methods 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 6
- 238000005476 soldering Methods 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 238000012805 post-processing Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- WYTGDNHDOZPMIW-RCBQFDQVSA-N alstonine Natural products C1=CC2=C3C=CC=CC3=NC2=C2N1C[C@H]1[C@H](C)OC=C(C(=O)OC)[C@H]1C2 WYTGDNHDOZPMIW-RCBQFDQVSA-N 0.000 description 2
- 230000000712 assembly Effects 0.000 description 2
- 238000000429 assembly Methods 0.000 description 2
- 230000013011 mating Effects 0.000 description 2
- 238000002310 reflectometry Methods 0.000 description 2
- 238000002679 ablation Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0248—Skew reduction or using delay lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
- H05K1/0293—Individual printed conductors which are adapted for modification, e.g. fusable or breakable conductors, printed switches
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/225—Correcting or repairing of printed circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
- H01R12/50—Fixed connections
- H01R12/51—Fixed connections for rigid printed circuits or like structures
- H01R12/53—Fixed connections for rigid printed circuits or like structures connecting to cables except for flat or ribbon cables
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09236—Parallel layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09263—Meander
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09281—Layout details of a single conductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10356—Cables
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/17—Post-manufacturing processes
- H05K2203/171—Tuning, e.g. by trimming of printed components or high frequency circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/17—Post-manufacturing processes
- H05K2203/173—Adding connections between adjacent pads or conductors, e.g. for modifying or repairing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/17—Post-manufacturing processes
- H05K2203/175—Configurations of connections suitable for easy deletion, e.g. modifiable circuits or temporary conductors for electroplating; Processes for deleting connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Abstract
전기적 접속을 제공하는 방법은, 제 1 케이블을 인쇄 회로 기판 상의 제 1 전도 구조에 접속하는 것과, 제 2 케이블을 인쇄 회로 기판 상의 제 2 전도 구조에 접속하는 것과, 인쇄 회로 기판 상의 제 1 케이블 및 제 1 전도 구조를 포함하는 제 1 신호 경로의 전파 지연과 인쇄 회로 기판 상의 제 2 케이블 및 제 2 전도 구조를 포함하는 제 2 신호 경로의 전파 지연을 비교하는 것과, 제 1 신호 경로와 제 2 신호 경로 사이의 전파 지연의 차이를 감소시키기 위해, 비교의 결과에 따라, 제 1 전도 구조 및/또는 제 2 전도 구조의 전기적 길이를 수정하여 제 1 전도 경로 및 제 2 전도 경로를 획득하기 위해 제 1 전도 구조 및/또는 제 2 전도 구조의 전도성 재료를 제거하는 것을 포함한다.
Description
본 발명에 따른 실시예는 전기적 접속을 제공하는 방법 및 인쇄 회로 기판에 관한 것이다.
오늘날, +/-25 피코 초보다 더 나은 전파 시간(propagation time) 매칭 조건을 가진 케이블 어셈블리는 각각의 단일 와이어의 측정, 분류 및 분류 결과와 관련된 어셈블리를 통해 제작된다. 이는 많은 수작업을 의미하므로 비용이 많이 든다.
예를 들어, 케이블은 그룹으로 분류되고 차동 케이블 쌍의 경우 하나의 그룹으로부터 2개의 케이블이, 예를 들어 인쇄 회로 기판에서 라인 쌍으로 분류되어야 한다.
케이블 어셈블리 내의 라인 쌍에 대해 +/-25 피코 초보다 더 나은 스큐(skew) 매칭을 얻기 위해서는, 다음 단계를 수행해야 한다.
● 정의된 길이로 케이블 재료를 절단
● TDR로 측정할 수 있도록 커넥터의 적어도 한쪽 면에 인가
● TDR에 의해 이들 준비된 각각의 라인의 신호 전파 지연을 측정
● 라인을 (정의된 허용 오차를 갖는) 유사한 신호 전파 지연을 갖는 그룹으로 분류
● 이후 케이블 어셈블리에 대해서, 유사한 신호 전파 지연을 갖는 라인의 하나의 그룹으로부터의 케이블 재료만이 차동 쌍 내에 사용되도록 함
이 방법은 케이블 내의 차동 쌍에 대한 특정 최대 스큐 값을 보장하지만, 많은 노력이 필요하고 하나의 차동 쌍 내에 다른 신호 전파 지연의 라인이 혼합되는 것과 관련된 위험이 있다.
따라서, 차동 케이블 쌍 내에서 신호 전파 지연을 줄이는 것과, 효율성 및 비용 사이에서 절충할 수 있는 개념을 얻는 것이 바람직하다.
본 발명에 따른 실시예는 전기적 접속을 제공하는 방법에 관한 것이다. 방법은 제 1 케이블을 인쇄 회로 기판 상의 제 1 전도 구조에 접속하는 단계 및 제 2 케이블을 인쇄 회로 기판 상의 제 2 전도 구조에 접속하는 단계를 포함한다. 제 1 케이블 및/또는 제 2 케이블이 동축 케이블인 경우, 케이블의 코어(예를 들어, CU 코어)는 인쇄 회로 기판 상의 제 1 및/또는 제 2 전도 구조에 접속될 수 있다. 방법으로, 인쇄 회로 기판 상의 제 1 케이블 및 제 1 전도 구조를 포함하는 제 1 신호 경로의 전파 지연과 인쇄 회로 기판 상의 제 2 케이블 및 제 2 전도 구조를 포함하는 제 2 신호 경로의 전파 지연이 비교될 수 있다. 예를 들어, 비교는 제 1 신호 경로의 전파 지연과 제 2 신호 경로의 전파 지연 사이의 차이의 계산으로 이해될 수 있다. 방법은 또한, 제 1 신호 경로와 제 2 신호 경로 사이의 전파 지연의 차이를 감소시키기 위해, 비교의 결과에 따라, 제 1 전도 구조 및/또는 제 2 전도 구조의 전기적 길이를 수정하여 제 1 전도 경로 및 제 2 전도 경로를 획득하기 위해 제 1 전도 구조 및/또는 제 2 전도 구조로부터 전도성 재료를 제거하는 단계를 포함할 수 있다.
이 실시예는 먼저 케이블을 인쇄 회로 기판에 접속하고 이후에 케이블의 전파 지연을 비교하고 전도 구조의 전기적 길이를 수정하기 위해 각각의 케이블에 접속된 전도 구조의 전도성 재료를 제거하여 케이블의 전파 지연을 매칭시키는 것이 효율적이라는 아이디어에 근거한다. 예를 들어, 제 1 신호 경로의 전파 지연과 제 2 신호 경로의 전파 지연의 비교에 근거하여, 예를 들어 인쇄 회로 기판 상의 케이블 및 전도 구조를 포함하는 각각의 단일 신호 경로의 전파 지연을 조정할 수 있다. 인쇄 회로 기판 상에서 조정할 수 있으므로, 예를 들어 납땜 프로세스 이전에 측정 또는 분류가 필요하지 않다.
전기적 접속을 제공하는 발명된 방법은 전기적 길이를 수정하기 위해 각각의 케이블에 접속된 전도 구조의 전도성 재료를 제거하여 차동 케이블 쌍(예를 들어, 제 1 케이블 및 제 2 케이블을 포함함) 내에서 신호 전파 지연 차이를 줄일 수 있다는 점에 유의해야 한다. 예를 들어, 인쇄 회로 기판 상의 제 1 케이블 및 제 1 전도 구조를 포함하는 제 1 신호 경로가 인쇄 회로 기판 상의 제 2 케이블 및 제 2 전도 구조를 포함하는 제 2 신호 경로의 전파 지연보다 더 긴 전파 지연을 갖는 경우, 제 2 전도 구조의 전기적 길이가 제 1 전도 구조의 전기적 길이로 증가되어 제 1 신호 경로 및 제 2 신호 경로에서 거의 동일한 전파 지연을 얻도록 제 2 전도 구조의 전도성 재료의 일부가 제거된다. 전도 구조의 전기적 길이가 연장되면, 신호 경로의 전파 지연은 증가한다. 따라서, 예를 들어 제 1 신호 경로 및 제 2 신호 경로의 전파 지연이 매칭될 수 있고 각각의 전파 지연 사이의 차이가 감소될 수 있다.
또한, 방법은 인쇄 회로 기판 상에서 조정을 수행할 수 있으므로 효율성을 향상시키고, 비용을 절감할 수 있다.
방법의 실시예에서, 제 1 및 제 2 신호 경로의 전파 지연은 시간 도메인 반사 측정에 의해 결정될 수 있다. TDR(time domain reflectometry) 측정의 경우, 예를 들어, 제 1 및 제 2 신호 경로가 TDR 측정 시스템에 접속될 수 있고, 이 시스템을 사용하여 모든 신호 경로가 신호 전파 지연에 대해 지속적으로 측정될 수 있다. 시간 도메인 반사 측정에 의해 결정된 제 1 신호 경로와 제 2 신호 경로의 전파 지연은 비교될 수 있다. 따라서, TDR 측정을 사용하면 신호 경로의 정확한 전파 지연을 얻을 수 있다. 따라서, 신호 경로의 전파 지연을 매우 빠르고 정확하며 효율적으로 평가할 수 있고 제 1 신호 경로와 제 2 신호 경로 사이의 전파 지연 차이를 계산하는 정확도를 높일 수 있으므로 제 1 전도 구조 및/또는 제 2 전도 구조의 전도성 재료 제거를 최적화할 수 있다. 따라서, 예를 들어, 높은 정밀도와 전파 지연의 차이가 아주 작거나 또는 전혀 없이 제 1 신호 경로와 제 2 신호 경로의 전파 지연을 매칭시킬 수 있다.
방법의 실시예에서, 전파 지연 차이는 제 1 신호 경로와 제 2 신호 경로의 전파 지연으로부터 결정될 수 있다. 예를 들어, 이것은 제 1 신호 경로의 전파 지연과 제 2 신호 경로의 전파 지연을 비교하는 방법 단계에 의해 수행될 수 있다. 전파 지연 차이에 근거하여, 제 1 전도 구조 및/또는 제 2 전도 구조의 전도성 재료가 제거될 수 있으므로, 제 1 전도 경로 및 제 2 전도 경로가 형성될 수 있고(예를 들어, 전도 경로는 물결치거나(rippled), 곧거나(straight), 급하게 꺽이거나(acute-angled) 또는 구불구불한 형상일 수 있음), 전파 지연 차이가 적어도 부분적으로 보상된다. 따라서, 예를 들어, 하나의 신호 경로의 전파 지연이 대응하는 신호 경로의 전파 지연보다 긴 경우, 더 짧은 전파 지연을 갖는 신호 경로는 전도 경로가 증가하고 대응하는 신호 경로의 전기적 길이를 갖도록 형성될 수 있다. 따라서, 예를 들어 긴 전파 지연을 갖는 신호 경로는 직선 전도 경로를 포함할 수 있고 짧은 전파 지연을 갖는 신호 경로는 물결치는 전도 경로를 포함할 수 있다. 이 구현으로, 예를 들어 제 1 신호 경로와 제 2 신호 경로 사이의 전파 지연 차이는 적어도 부분적으로 보상될 수 있다.
방법의 실시예에서, 방법은 제 1 전기적 길이를 갖는 제 1 전도 경로가 획득되도록 전도성 재료의 제거에 의해 인쇄 회로 기판 상의 제 1 전도 구조를 성형하는 단계, 및/또는 제 2 전기적 길이를 갖는 제 2 전도 경로가 획득되도록 전도성 재료의 제거에 의해 인쇄 회로 기판 상의 제 2 전도 구조를 성형하는 단계를 포함하고, 제 1 전기적 길이는 제 2 전기적 길이보다 짧다. 방법의 성형 단계에 의해, 전도 구조는 많은 다른 방법으로 형성될 수 있다. 예를 들어, 전도 구조는 직선, 물결치는 라인, 급하게 꺾여 형성된 라인, 구불구불하게 형성된 라인 등으로 성형될 수 있다. 전도 구조의 다른 성형 형상의 이 열거는 예시적인 것으로 배타적인 것으로 이해되어야 한다. 예를 들어, 성형 이전에, 인쇄 회로 기판 상의 제 1 케이블 및 제 1 전도 구조를 포함하는 제 1 신호 경로는 인쇄 회로 기판 상의 제 2 케이블 및 제 2 전도 구조를 포함하는 제 2 신호 경로의 전파 지연보다 더 긴 전파 지연을 가질 수 있다. 이 실시예에서, 성형에 의해 달성되는 (제 1 전도 경로의) 제 1 전기적 길이는 성형에 의해 달성되는 (제 2 전도 경로의) 제 2 전기적 길이보다 짧을 수 있고, 이는, 예를 들어 제 1 신호 경로의 전파 지연과 제 2 신호 경로의 전파 지연 사이의 원래의 전파 지연 차이를 부분적으로 보상할 수 있다. 즉, 성형 이전에, 제 1 (전체) 신호 경로(제 1 케이블을 포함)는 제 2 (전체) 신호 경로(제 2 케이블을 포함)보다 길다. 따라서, 성형은 전도성 재료의 제거에 의해 획득되는 (PCB 상의 제 1 전도성 경로의) 제 1 전기적 길이가 (PCB 상의 제 2 전도성 경로의) 제 2 전기적 길이보다 짧아지는 방식으로 수행된다. 따라서, 케이블의 다른 길이가 (적어도 부분적으로) 보상된다. 제 2 전기적 길이에 비교해 제 1 전기적 길이가 더 짧기 때문에, 제 1 신호 경로를 통해 전파되는 신호는 제 2 신호 경로를 통해 전파되는 신호가 제 2 전도성 경로를 통해 전파되는 것보다 더 빨리 제 1 전도 경로를 통해 전파할 수 있다.
제 2 전기적 길이에 비교해 제 1 전기적 길이가 더 짧기 때문에, 제 1 신호 경로를 통한 신호 전파는 제 2 신호 경로에서보다 빠르다. 따라서, 예를 들어 제 1 신호 경로를 통해 전파되는 신호가 제 2 신호 경로의 제 2 케이블을 통해 전파되는 신호보다 제 1 케이블을 통해 더 긴 전파 시간을 필요로 하는 경우, 제 1 전기적 길이와 제 2 전기적 길이의 다른 전기적 길이는 제 1 신호 경로를 통해 전파되는 신호와 제 2 신호 경로를 통해 전파되는 신호가 거의 동시에 각각의 신호 경로를 완료할 수 있도록 할 수 있다(다른 케이블 길이에 의해 발생되는 제 1 신호 경로와 제 2 신호 경로 사이의 원래의 전파 지연 차이는 전도 경로의 다른 전기적 길이에 의해 적어도 부분적으로 보상될 수 있다).
실시예에서, 방법은 제 1 전도 경로의 정의된 범위에서 직선을 형성하는 제 1 전도 경로가 획득되도록 제 1 전도 구조의 전도성 재료를 제거하는 단계 및 제 2 전도 경로의 대응하는 정의된 범위에서 직선이 아닌 라인을 형성하는 제 2 전도 경로가 획득되도록 제 2 전도 구조의 전도성 재료를 제거하는 단계를 포함한다. 제 1 전도 구조 및/또는 제 2 전도 구조는 전도 경로 및 2개의 접촉 패드를 포함할 수 있다. 따라서, 대향하는 접촉 패드 사이에 직선을 형성하는 제 1 전도 경로가 획득되도록 제 1 전도 구조의 전도성 재료가 제거될 수 있고 대향하는 접촉 패드 사이에 직선이 아닌 라인을 형성하는 제 2 전도 경로가 획득되도록 제 2 전도 구조의 전도성 재료가 제거될 수 있다. 이 실시예에서, 직선을 갖는 제 1 전도 경로는 직선이 아닌 라인을 갖는 제 2 전도 경로보다 더 짧은 길이를 갖는다.
따라서, 신호는 제 2 전도 경로(예를 들어, 인쇄 회로 기판 상의 제 2 구조화된 영역)를 통하는 것보다 더 빠르게 제 1 전도 경로(예를 들어, 인쇄 회로 기판상의 제 1 구조화된 영역)를 통해 전파될 수 있고, 이는 적어도 (제 1 케이블을 포함하는) 제 1 신호 경로를 통해 전파되는 신호와 (제 2 케이블을 포함하는) 제 2 신호 경로를 통해 전파되는 신호 사이의 원래의 전파 지연 차이를 적어도 부분적으로 보상할 수 있도록 할 수 있다.
본 발명에 따른 실시예는, 제 1 케이블과 접촉하도록 구성된 제 1 접촉 패드와, 제 2 케이블과 접촉하도록 구성된 제 2 접촉 패드와, 디바이스와 접촉하도록 구성된 제 3 접촉 패드와, 디바이스와 접촉하도록 구성된 제 4 접촉 패드와, 제 1 접촉 패드와 제 3 접촉 패드를 접속하는 제 1 전도 경로와, 제 2 접촉 패드와 제 4 접촉 패드를 접속하는 제 2 전도 경로를 포함하는 인쇄 회로 기판이다. 제 2 접촉 패드와 제 4 접촉 패드를 접속하는 전도 구조의 전도성 재료는 전도 구조의 정의에 따라 제거되어 제 2 전도 경로를 정의하므로 제 1 케이블을 갖는 제 1 전도 경로와 제 2 케이블을 갖는 제 2 전도 경로를 포함하는 신호 경로의 전파 지연 차이가 적어도 부분적으로 보상된다. 제 1 전도 경로는 제 1 접촉 패드와 제 3 접촉 패드 사이에 정의된 길이를 가질 수 있다. 제 2 전도 경로의 길이는, 예를 들어 제 2 접촉 패드와 제 4 접촉 패드를 접속하는 전도 구조의 전도성 재료의 제거에 의해 수정될 수 있다. 따라서, 제 2 전도 경로의 물리적 길이는 제 1 전도 경로의 길이보다 짧거나 또는 길게 형성될 수 있다. 제 2 전도 경로의 전도 구조의 전도성 재료가 제거되기 이전에, 제 2 전도 경로는, 예를 들어 제 1 전도 경로와 같은 물리적 길이를 가질 수 있다. 제 1 전도 경로를 통해 전파되는 신호가 제 2 전도 경로를 통해 전파되는 신호보다 더 짧은 전파 시간을 갖는 경우, 제 1 전도 경로는 전도성 재료의 제거에 의해 길이가 연장되는, 제 1 접촉 패드와 제 3 접촉 패드를 접속하는 전도 구조를 포함할 수 있다. 다른 경우에, 제 1 신호 경로를 통해 전파되는 신호가 제 2 신호 경로를 통해 전파되는 신호보다 더 긴 전파 시간을 갖는 경우, 제 2 접촉 패드와 제 4 접촉 패드를 접속하는 전도 구조는 전도성 재료의 제거에 의해, 예를 들어 연장된다. 따라서, 제 2 전도 경로의 길이는 제 1 신호 경로(예를 들어, 제 1 전도 경로 및 제 1 케이블)를 통해 전파되는 신호와 제 2 신호 경로(예를 들어, 제 2 전도 경로 및 제 2 케이블)를 통해 전파되는 신호 사이에서 전파 지연 차이가 거의 없도록 전도성 재료를 제거하여 수정될 수 있다. 이로써, 신호 경로의 전파 지연 차이가 적어도 부분적으로 보상될 수 있다. 따라서, 인쇄 회로 기판은, 예를 들어 차동 케이블 쌍(예를 들어, 제 1 케이블 및 제 2 케이블) 사이의 전파 지연 차이를 고효율 및 저비용으로 감소시킬 수 있다.
실시예에서, 인쇄 회로 기판은 제 1 케이블 및 제 2 케이블에 접속될 수 있다. 인쇄 회로 기판 상의 제 2 전도 경로의 형상은, 제 1 케이블과 제 2 케이블 사이의 전파 지연 차이를 적어도 부분적으로 보상하기 위해 인쇄 회로 기판 상의 제 1 전도 경로와 비교하여 (예를 들어, 제 2 전도 구조로부터) 전도성 재료의 제거에 의해 전기적으로 연장될 수 있다. 따라서, 제 2 신호 경로는, 예를 들어 제 1 전도 경로보다 더 긴 길이를 갖는 제 2 전도 경로 및 제 1 케이블보다 더 짧은 전파 지연을 갖는 제 2 케이블을 포함할 수 있고, 이로써 제 1 신호 경로와 제 2 신호 경로 사이의 전파 지연 차이는 적어도 부분적으로 보상될 수 있다.
인쇄 회로 기판의 실시예에서, 제 1 전도 경로는 성형되어 전도 구조의 전도성 재료의 후속적 제거에 의해 제 1 전도 경로의 폭이 제 1 접촉 패드와 제 3 접촉 패드 사이에서 일정하다. 또한, 제 2 전도 경로는 성형되어 전도 구조의 전도성 재료의 후속적 제거에 의해 제 2 전도 경로의 폭이 제 2 접촉 패드와 제 4 접촉 패드 사이에서 일정할 수 있다. 특히, 제 2 전도 경로의 폭은, 예를 들어 제 1 전도 경로의 폭과 같은 폭일 수 있다. 예를 들어, 전도 경로의 폭이 2개의 접촉 패드 사이에서 변경되는 경우, 인쇄 회로 기판 상의 전도 경로의 인덕턴스와 커패시턴스가 변경되어 전도 경로를 통해 전파되는 신호에 영향(예를 들어, 신호 반사, 신호 진폭의 변경 등)을 미칠 수 있다. 따라서, 전도 경로의 폭은 접촉 패드 사이에서 일정하게 유지될 필요가 있고, 전도 경로의 길이만 변경되어야 한다. 차동 케이블 쌍(예를 들어, 제 1 전도 경로를 갖는 제 1 케이블과 제 2 전도 경로를 갖는 제 2 케이블)의 제 1 전도 경로가 제 2 전도 경로와 다른 폭을 가질 때 특히 문제가 발생할 수 있다. 이러한 경우, 예를 들어 제 1 전도 경로를 통해 전파되는 제 1 신호는 제 2 전도 경로를 통해 전파되는 제 2 신호와 다르게 영향을 받는다.
인쇄 회로 기판의 실시예에서, 제 1 전도 경로 및 제 2 전도 경로는 제 2 경로가 전도 구조의 전도성 재료의 제거에 의해 생성된 연장된 부분을 포함하는 영역을 제외하고는 서로 평행하게 배열된다. 이것은, 예를 들어 제 2 전도 경로가 이 영역에서 물결치거나, 구불구불한 형상이거나, 급하게 꺾이는 등으로 인해, 예를 들어 이 영역의 제 1 전도 경로보다 긴 경로를 포함하는 것을 의미한다. 제 2 전도 경로와 제 1 전도 경로가 서로 평행하게 배열되는 영역에서, 제 2 전도 경로와 제 1 전도 경로는 같은 길이를 포함할 수 있다. 평행 영역 및 제 2 전도 경로의 연장된 부분을 갖는 영역으로 인해, 제 2 전도 경로를 통한 신호의 전파는 제 1 전도 경로를 통해 전파되는 신호의 전파 시간에 비해 연장될 수 있다. 따라서, 제 1 전도 경로에 접속된 제 1 케이블과 제 2 전도 경로에 접속된 제 2 케이블 사이의 전파 지연 차이는 제 2 전도 경로와 제 1 전도 경로의 상이한 길이에 의해 적어도 부분적으로 보상될 수 있다.
인쇄 회로 기판의 실시예에서, 제 1 접촉 패드와 제 2 패드가 정렬되는 제 1 설계 기준선은 제 3 접촉 패드와 제 4 접촉 패드가 정렬되는 제 2 설계 기준선과 평행하다. 따라서, 인쇄 회로 기판 상의 작은 공간(면적 또는 공간의 각각)만을 사용할 수 있고, 제 1 접촉 패드와 제 3 접촉 패드 사이의 제 1 전도 경로에 대한 치수(크기 또는 공간의 각각)는 제 2 접촉 패드와 제 4 접촉 패드 사이의 제 2 전도 경로에 대한 치수(크기 또는 공간의 각각)와, 예를 들어 같은 길이를 갖는다. 따라서, 본 발명에 따른 인쇄 회로 기판은 최소화된 비용과 고효율로 구현될 수 있다.
실시예에서, 인쇄 회로 기판은 제 3 접촉 패드 및 제 4 접촉 패드에 접속된 커넥터를 포함할 수 있고, 커넥터는 기판에 접속하도록 구성된다. 이는 포고 블록의 포고 케이블 어셈블리 또는 기판 커넥터 측에 있는 보드 케이블에 적용될 수 있는 구조이다.
인쇄 회로 기판의 실시예에서, 인쇄 회로 기판에 접속되지 않은 제 1 케이블의 일단은 커넥터(즉, 플러그)에 접속(즉, 부착)되고, 인쇄 회로 기판에 접속되지 않은 제 2 케이블의 일단은 커넥터에 접속된다. 제 1 케이블에서 커넥터는 제 2 케이블에서의 커넥터와 같거나 또는 다른 것일 수 있다. 커넥터를 사용하면 제 1 케이블과 제 2 케이블을, 예를 들어 디바이스에 접속할 수 있다. 따라서 인쇄 회로 기판은 더 큰 시스템, 네트워크 또는 디바이스에 쉽게 통합될 수 있으므로 매우 효율적이다.
인쇄 회로 기판의 실시예에서, 레이저 어블레이션(laser ablation), 밀링(milling), 라우팅(routing) 또는 에칭에 의해 전도성 구조의 전도성 재료를 제거하여 형성된 인쇄 회로 기판의 제 1 영역은 레이저 어블레이션, 밀링, 라우팅 또는 에칭에 의해 전도성 구조의 전도성 재료를 제거하여 형성된 인쇄 회로 기판의 제 2 영역보다 인쇄 회로 기판의 케이블 측 에지에 더 가깝게 위치한다. 제 1 영역은, 예를 들어 제 1 전도 경로에 인접하고 제 2 영역은, 예를 들어 제 2 전도 경로에 인접한다. 이는, 예를 들어 접촉 패드(예를 들어, 제 1 접촉 패드 또는 제 2 접촉 패드)로부터 다른 접촉 패드(예를 들어, 제 3 또는 제 4 접촉 패드)로 이어지는 제 1 또는 제 2 전도 경로가 제 1 영역 및/또는 제 2 영역에 인접하여 위치할 수 있음을 의미한다. 예를 들어, (각각의) 전도 경로는 더 이상 곧지 않도록 (예를 들어, 제 1 패드로부터 제 3 패드로의 또는 제 2 패드로부터 제 4 패드로의) 전도성 경로는 제 1 또는 제 2 (조정) 영역에서 2개의 대응하는 접촉 패드 사이의 직선으로부터 벗어날 수 있다. 즉, 전도성 경로는 제 1 또는 제 2 영역의 시작 부분에서 직선에서 벗어나 직선에 수직인 방향(예를 들어, 완전히 수직, 대각선 또는 각 0° 내지 90° 사이의 각도)으로 적어도 어느 정도 진행하고 이후 전도 경로는 다시 방향을 변경하여 직선과 평행하게 진행할 수 있으며 제 1 또는 제 2 영역의 끝 부분에서 전도 경로는 가상의 직선으로 다시 안내되고 이 가상 직선을 대응하는 접촉 패드로 잇는다. 즉, 예를 들어 제 1 접촉 패드와 제 3 접촉 패드 사이의 제 1 전도 경로는 제 1 접촉 패드로부터 제 3 접촉 패드의 방향으로 먼저 똑바로 진행하고, 이후 약간 오른쪽 또는 왼쪽으로 진행하고, 거기에서 약간의 길이 동안 똑바로 진행한 이후 (각각 왼쪽 또는 오른쪽으로) 거꾸로 진행한 다음 제 3 접촉 패드까지 똑바로 진행한다. 예를 들어, 제 1 접촉 패드와 제 3 접촉 패드 사이의 제 1 전도 경로는 트레이스의 옆쪽 또는 중앙에 전도성 재료의 직사각형 또는 사다리꼴 영역을 구비하고, 전도성 경로에 접속될 것이다. 이 영역의 형성(또는 성형)은 이 경로를 전기적으로 연장할 수 있다.
인쇄 회로 기판의 실시예에서, 제 1 전도성 경로는 제 2 전도 경로의 유사한 확장 부분과 엇갈린 레이아웃 위치에 있는 확장 부분을 포함하고, 레이저 어블레이션, 밀링, 라우팅 또는 에칭에 의한 전도성 재료의 제거에 의해 형성될 수 있다. 이것은, 예를 들어 성형된 전도 경로(예를 들어, 물결치는 경로, 구불구불하게 형성된 경로 등)가 확장 부분에 생성되는 방식으로 제 1 전도 경로의 확장 부분 및 제 2 전도 경로의 유사한 확장 부분의 전도성 재료가 레이저 어블레이션, 밀링, 라우팅 또는 에칭에 의해 제거될 수 있음을 의미할 수 있다.
인쇄 회로 기판의 실시예에서, 제 1 영역 또는 제 2 영역은 사다리꼴 또는 육각형 형상이다. 이로써, 예를 들어 최소화된 비용과 고효율로 인쇄 회로 기판을 구현할 수 있다.
인쇄 회로 기판의 실시예에서, 전도 경로 중 하나는 사다리꼴 또는 육각형 부분을 포함하므로 하나의 전도 경로가 대응하는 전도 경로에 비교해 전기적으로 연장될 수 있다. 이것은, 예를 들어 전도 경로의 사다리꼴 또는 육각형 부분이 대응하는 전도 경로의 길이에 비교해 전도 경로의 전기적 길이를 연장할 수 있음을 의미한다. 예를 들어, 제 1 전도 경로는 사다리꼴 또는 육각형 부분을 가질 수 있고 제 2 전도 경로는 사다리꼴 또는 육각형 부분을 가질 수 없다. 이 경우, 제 1 전도 경로는 제 2 전도 경로보다, 예를 들어 긴 전기적 길이를 포함한다. 따라서, 제 1 전도 경로의 신호 전파 지연은 제 2 전도 경로의 신호 전파 지연에 비해 연장된다. 따라서, 전도성 구조로부터 재료를 제거(성형)하기 이전에, 원래 제 2 신호 경로가 제 1 신호 경로보다 더 긴 전파 지연을 갖는 경우, 제 1 신호와 제 2 신호 사이의 전파 지연 차이가 감소된다.
실시예에서, 인쇄 회로 기판은 제 1 케이블과 접촉하도록 구성된 제 1 접촉 패드와, 제 2 케이블과 접촉하도록 구성된 제 2 접촉 패드와, 디바이스와 접촉하도록 구성된 제 3 접촉 패드와, 디바이스와 접촉하도록 구성된 제 4 접촉 패드와, 제 1 접촉 패드와 제 3 접촉 패드를 접속하는 제 1 전도 경로를 형성하도록 구성된 제 1 전도성 구조와, 제 2 접촉 패드와 제 4 접촉 패드를 접속하는 제 2 전도 경로를 형성하도록 구성된 제 2 전도성 구조를 포함할 수 있다. 제 1 전도성 구조 및 제 2 전도성 구조는 제 1 전도 경로 및 제 2 전도 경로의 형상의 정의에 의해 전파 지연을 수정할 수 있도록 구성될 수 있다. 이것은 전파 지연의 수정을 정의할 수 있는, 예를 들어 특수 형상를 갖는 제 1 전도 경로 또는 제 2 전도 경로를 실현하기 위해, 예를 들어 제 1 전도성 구조 및/또는 제 2 전도성 구조가 적어도 일부 부분에서 확장되고, 여기서 전도성 재료가 제거될 수 있음을 의미한다. 제 2 전도 경로에 대비하여 제 1 전도 경로를 다르게 성형함으로써, 제 1 전도 경로는, 예를 들어 제 2 전도 경로와 다른 길이를 가질 수 있다. 따라서, 제 1 전도 경로는 제 2 전도 경로와 다른 전파 지연을 포함할 수 있다. 이러한 수정을 통해, 제 1 케이블과 제 2 케이블 사이의 전파 지연 차이가 감소될 수 있다. 이 실시예에서, 전파 지연의 수정은 인쇄 회로 기판 상에서 직접 실현될 수 있다. 따라서, 회로 기판은 차동 케이블 쌍의 전파 지연 차이를 줄이는 데 매우 효율적이며 비용을 절감할 수 있다.
인쇄 회로 기판의 실시예에서, 제 1 접촉 패드와 제 2 접촉 패드가 정렬되는 제 1 라인은 제 3 접촉 패드와 제 4 접촉 패드가 정렬되는 제 2 라인과 평행일 수 있다. 이는, 예를 들어 접촉 패드 사이의 2개의 전도 경로 중 적어도 하나로부터 재료가 제거되기 이전에, 시작 단계에서 2개의 전도 경로가 같은 전기적 길이를 갖고, 제 1 전도 경로가 제 1 접촉 패드와 제 3 접촉 패드 사이에서 제 2 접촉 패드와 제 4 접촉 패드 사이에 정렬된 제 2 전도 경로와 평행하게 정렬되는 것을 의미한다. 따라서, 전도 구조를 위해 인쇄 회로 기판 상에 작은 공간만이 필요하므로, 비용을 절감하고 인쇄 회로 기판을 보다 효율적으로 생산할 수 있다.
인쇄 회로 기판의 실시예에서, 제 1 전도 구조는 전도성 조정 영역을 포함하고 제 2 전도 구조는 유사한 전도성 조정 영역을 포함한다. 제 1 또는 제 2 전도성 조정 영역은 레이저 어블레이션, 밀링 또는 에칭에 의해 전도성 재료를 제거할 수 있도록 의도될 수 있으므로, 제 1 전도성 경로 또는 제 2 전도성 경로의 형상 및 전기적 길이는 제거에 의해 정의될 수 있다. 제 1 전도 구조의 전도성 조정 영역은 이하에서 제 1 영역 또는 제 1 전도성 영역으로 표현될 수 있고 제 2 전도 구조의 유사한 전도성 조정 영역은 이하에서 제 2 영역 또는 제 2 전도성 영역으로 표현될 수 있다. 전도 구조 전체가 전도성 조정 영역을 정의하는 것도 가능하다.
인쇄 회로 기판의 실시예에서, 제 1 영역 및/또는 제 2 영역은 사다리꼴 또는 육각형 형상이다. 제 1 영역 및/또는 제 2 영역은, 예를 들어 전도 구조 전체일 수 있다.
전술된 것과 같이, 방법은 전술된 인쇄 회로 기판과 같은 고려 사항에 근거한다. 그런데, 방법은 또한 인쇄 회로 기판과 관련하여 설명된 모든 특징과 기능으로 완성될 수 있다.
도면은 반드시 같은 축척으로 도시된 것은 아니고, 대신 일반적으로 본 발명의 원리를 설명할 때 강조된다. 이하의 설명에서, 본 발명의 다양한 실시예는 다음의 도면을 참조하여 설명된다.
도 1은 본 발명의 실시예에 따른 전기적 접속을 제공하는 방법의 블록도를 도시한다.
도 2는 본 발명의 실시예에 따른 인쇄 회로 기판의 개략도를 도시한다.
도 3은 본 발명의 실시예에 따른 13개의 전도 경로를 갖는 인쇄 회로 기판의 개략도를 도시한다.
도 4는 본 발명의 실시예에 따른 프로세싱 이후의 제 1 전도 경로 및 제 2 전도 경로를 갖는 인쇄 회로 기판의 개략도를 도시한다.
도 5는 본 발명의 실시예에 따른 프로세싱 이전의 제 1 전도 경로 및 제 2 전도 경로를 갖는 인쇄 회로 기판의 개략도를 도시한다.
도 6은 본 발명의 실시예에 따른 프로세싱의 도시와 함께 제 1 전도 경로 및 제 2 전도 경로의 개략도를 도시한다.
도 7a는 본 발명의 실시예에 따른 프로세싱 이전의 제 1 전도 경로 및 제 2 전도 경로를 갖는 인쇄 회로 기판의 개략도를 도시한다.
도 7b는 본 발명의 실시예에 따른 프로세싱의 도시와 함께 제 1 전도 경로 및 제 2 전도 경로를 갖는 인쇄 회로 기판의 개략도를 도시한다.
도 7c는 본 발명의 실시예에 따른 프로세싱 이후의 제 1 전도 경로 및 제 2 전도 경로를 갖는 인쇄 회로 기판의 개략도를 도시한다.
도 8은 본 발명의 실시예에 따른 제 1 전도 경로에 대해 다른 레이아웃을 갖는 인쇄 회로 기판을 도시한다.
도 9a는 본 발명의 실시예에 따른 인쇄 회로 기판에 대해 급하게 꺾인 형상의 전도 경로를 도시한다.
도 9b는 본 발명의 실시예에 따른 인쇄 회로 기판에 대해 사다리꼴 형상의 전도 경로를 도시한다.
도 9c는 본 발명의 실시예에 따른 인쇄 회로 기판에 대해 육각형 형상의 전도 경로를 도시한다.
도 9d는 본 발명의 실시예에 따른 인쇄 회로 기판에 대해 물결치는/구불구불한 형상의 전도 경로를 도시한다.
도 9e는 본 발명의 실시예에 따른 인쇄 회로 기판에 대해 원형의/구불구불한 형상의 전도 경로를 도시한다.
도 1은 본 발명의 실시예에 따른 전기적 접속을 제공하는 방법의 블록도를 도시한다.
도 2는 본 발명의 실시예에 따른 인쇄 회로 기판의 개략도를 도시한다.
도 3은 본 발명의 실시예에 따른 13개의 전도 경로를 갖는 인쇄 회로 기판의 개략도를 도시한다.
도 4는 본 발명의 실시예에 따른 프로세싱 이후의 제 1 전도 경로 및 제 2 전도 경로를 갖는 인쇄 회로 기판의 개략도를 도시한다.
도 5는 본 발명의 실시예에 따른 프로세싱 이전의 제 1 전도 경로 및 제 2 전도 경로를 갖는 인쇄 회로 기판의 개략도를 도시한다.
도 6은 본 발명의 실시예에 따른 프로세싱의 도시와 함께 제 1 전도 경로 및 제 2 전도 경로의 개략도를 도시한다.
도 7a는 본 발명의 실시예에 따른 프로세싱 이전의 제 1 전도 경로 및 제 2 전도 경로를 갖는 인쇄 회로 기판의 개략도를 도시한다.
도 7b는 본 발명의 실시예에 따른 프로세싱의 도시와 함께 제 1 전도 경로 및 제 2 전도 경로를 갖는 인쇄 회로 기판의 개략도를 도시한다.
도 7c는 본 발명의 실시예에 따른 프로세싱 이후의 제 1 전도 경로 및 제 2 전도 경로를 갖는 인쇄 회로 기판의 개략도를 도시한다.
도 8은 본 발명의 실시예에 따른 제 1 전도 경로에 대해 다른 레이아웃을 갖는 인쇄 회로 기판을 도시한다.
도 9a는 본 발명의 실시예에 따른 인쇄 회로 기판에 대해 급하게 꺾인 형상의 전도 경로를 도시한다.
도 9b는 본 발명의 실시예에 따른 인쇄 회로 기판에 대해 사다리꼴 형상의 전도 경로를 도시한다.
도 9c는 본 발명의 실시예에 따른 인쇄 회로 기판에 대해 육각형 형상의 전도 경로를 도시한다.
도 9d는 본 발명의 실시예에 따른 인쇄 회로 기판에 대해 물결치는/구불구불한 형상의 전도 경로를 도시한다.
도 9e는 본 발명의 실시예에 따른 인쇄 회로 기판에 대해 원형의/구불구불한 형상의 전도 경로를 도시한다.
동일하거나 또는 동등한 요소 또는 동일하거나 또는 동등한 기능을 갖는 요소는 다른 도면에 등장하는 경우에도 이하의 설명에서 동일하거나 또는 동등한 참조 번호로 표시된다.
이하의 설명에서, 본 발명의 실시예의 보다 전체적인 설명을 제공하기 위해 복수의 세부 사항이 설명된다. 그러나, 본 발명의 실시예가 이들 특정 세부 사항 없이 실시될 수 있다는 것은 통상의 기술자에게 명백할 것이다. 다른 예에서, 잘 알려진 구조 및 디바이스는 본 발명의 실시예를 모호하게 하는 것을 피하기 위해 세부 사항보다는 블록도의 형태로 도시된다. 또한, 달리 구체적으로 언급하지 않는 한, 이하에서 설명되는 다른 실시예의 특징은 서로 결합될 수 있다.
도 1은 전기적 접속을 제공하는 방법(100)의 블록도를 도시한다. 방법(100)은 제 1 케이블을 인쇄 회로 기판 상의 제 1 전도 구조에 접속하는 단계(110)와, 제 2 케이블을 인쇄 회로 기판 상의 제 2 전도 구조에 접속하는 단계(120)와, 인쇄 회로 기판 상의 제 1 케이블 및 제 1 전도 구조를 포함하는 제 1 신호 경로의 전파 지연과 인쇄 회로 기판 상의 제 2 케이블 및 제 2 전도 구조를 포함하는 제 2 신호 경로의 전파 지연을 비교하는 단계(130)를 포함한다. 또한, 방법(100)은 제 1 신호 경로와 제 2 신호 경로 사이의 전파 지연의 차이를 감소시키기 위해, 비교의 결과에 따라, 제 1 전도 구조 및/또는 제 2 전도 구조의 전기적 길이를 수정하여 제 1 전도 경로 및 제 2 전도 경로를 획득하기 위해 제 1 전도 구조 및/또는 제 2 전도 구조의 전도성 재료를 제거하는 단계(140)를 포함할 수 있다.
선택적으로, 제 1 및 제 2 신호 경로의 전파 지연은 제 1 신호 경로의 전파 지연과 제 2 신호 경로의 전파 지연을 비교하기 이전에 시간 도메인 반사 측정에 의해 결정될 수 있다(125).
선택적으로, 제 1 및 제 2 신호 경로의 전파 지연으로부터 전파 지연 차이가 결정될 수 있고(132), 전파 지연 차이에 근거하여, 제 1 전도 구조 및/또는 제 2 전도 구조의 전도성 재료가 제거될 수 있으므로(140), 제 1 전도 경로 및 제 2 전도 경로가 형성되고 전파 지연 차이가 적어도 부분적으로 보상된다. 제 1 및 제 2 신호 경로의 전파 지연으로부터 전파 지연 차이를 결정하는 것(132)은 반드시 독립적인 단계일 필요는 없다. 제 1 신호 경로의 전파 지연과 제 2 신호 경로의 전파 지연을 비교하는 단계(130)는 이미 제 1 및 제 2 신호 경로의 전파 지연으로부터 전파 지연 차이를 결정하는 단계(132)일 수 있다. 이것은, 예를 들어 제 1 및 제 2 신호 경로의 전파 지연으로부터 전파 지연 차이를 결정하는 것(132)이 제 1 신호 경로의 전파 지연과 제 2 신호 경로의 전파 지연을 비교하는 단계(130)의 예일 수 있음을 의미한다.
선택적으로, 방법(100)은 제 1 전기적 길이를 갖는 제 1 전도 경로가 획득되도록 전도성 재료의 제거에 의해 인쇄 회로 기판 상의 제 1 전도 구조를 성형하는 것(142)과 제 2 전기적 길이를 갖는 제 2 전도 경로가 획득되도록 전도성 재료의 제거에 의해 인쇄 회로 기판 상의 제 2 전도 구조를 성형하는 것(144)을 포함할 수 있고, 제 1 전기적 길이는, 예를 들어 제 2 전기적 길이보다 더 짧다. 성형 단계(142 및 144)가 독립적인 단계일 필요는 없다. 예를 들어, 이들 단계는 제 1 전도 구조 및/또는 제 2 전도 구조의 전도성 재료를 제거하는 단계(140)의 세부 사항일 수 있다. 따라서, 성형 단계(142 및 144)는 제 1 전도 구조 및/또는 제 2 전도 구조의 전도성 재료를 제거하는 것(140)이 실현될 수 있는 방법을 정의할 수 있다.
선택적으로, 방법(100)은 제 1 전도 경로의 정의된 범위에서 직선을 형성하는 제 1 전도 경로가 획득되도록 제 1 전도 구조의 전도성 재료를 제거하는 단계(146) 및 제 2 전도 경로의 대응하는 정의된 범위에서 직선이 아닌 라인을 형성하는 제 2 전도 경로가 획득되도록 제 2 전도 구조의 전도성 재료를 제거하는 단계(148)를 포함할 수 있다. 제거 단계(146 및 148)는 제 1 전도 구조 및/또는 제 2 전도 구조의 전도성 재료의 제거(140)의 예일 수 있다. 따라서, 제거 단계(146 및 148)가 반드시 독립적인 단계일 필요는 없다.
즉, 방법(100)은 케이블 어셈블리에 대한 차동 쌍의 스큐를 조정할 수 있다. 예를 들어, 제 1 케이블과 제 2 케이블과 같은 와이어는 와이어의 신호 전파 시간을 미리 측정하지 않고도 PCB의 납땜 패드(예를 들어, 전도 구조와 접속된 접촉 패드)에 납땜될 수 있다. 이후, 단일 라인의 신호 전파 시간이 측정되고 저장될 수 있다. 납땜 패드와 관련 접촉 패드를 접속하는 트레이스(traces), 예를 들어 전도 경로의 설계는 이들 구조의 일부를 제거하여 후속적으로 트레이스 길이를 조정하여 차동 쌍 내의 전파 시간이 매칭될 수 있는 가능성을 포함할 수 있다. 예를 들어, 트레이스의 금속성 구조의 부분적인 제거는 에칭 방법, 밀링/라우팅, 레이저 어블레이션 또는 금속성 트레이스 재료를 제거할 수 있는 임의의 다른 방법에 의해 수행될 수 있다.
단일 와이어의 사전 측정과 이들의 분류를 수행하지 않는다는 것은 수작업이 줄어드는 것을 의미하므로 최종 케이블 어셈블리의 전체 비용이 낮아진다. 뿐만 아니라, 납땜 이전에 와이어가 섞이는 것을 방지할 수 있어 수율 및/또는 품질을 향상시킬 수 있다.
즉, 방법(100)의 일 실시예에서, 케이블 라인이 정의된 길이로 절단되고 한 쪽에 최종 커넥터가 적용될 수 있다. 다른 쪽은 일반적으로 포고 블록의 포고 케이블 어셈블리 또는 기판 커넥터 측에서 기판 케이블에 적용되는 것과 같이 PCB에 납땜될 수 있다. 납땜 프로세스 이전에 측정 또는 분류가 필요하지 않다. 예를 들어, 서브-어셈블리는 TDR(time domain reflectometry measurement)에 접속되고 모든 라인은, 예를 들어 신호 전파 지연에 대해 지속적으로 측정된다. 측정된 값에 근거하여, 각각의 단일 라인의 전파 지연을 조정할 수 있다. 케이블 서브-어셈블리의 일부가 될 수 있는 PCB 상에서 조정이 이루어질 수 있다.
즉, 방법(100)은 케이블의 전기적 경로 길이를 조정하는 데 사용될 수 있다.
도 2는, 예를 들어 짝을 이루는 커넥터 또는 짝을 이루는 플러그를 위한 접촉 패드(2101 내지 210n) 및 케이블 코어(예를 들어, 내부 도체)(2221, 2222(신호))를 위한 각각의 납땜 패드인 접촉 패드(2121 내지 212n), 접촉 패드(2121 내지 212n)와 접촉 패드(2101 내지 210n)를 접속하는 전도 구조(예를 들어, 트레이스)(2301 내지 230n) 및 접지 영역(240)을 포함하고, n은 자연수일 수 있는 인쇄 회로 기판(200)(PCB)의 개략도를 도시한다.
제 1 케이블(2201) 및 제 2 케이블(2202)은, 예를 들어 케이블 코어(2221 및 2222)를 접촉 패드(2121 및 2122)에 납땜하여 PCB에 접속될 수 있다. 제 1 케이블(2201) 및 제 2 케이블(2202)은 케이블 코어(2221, 2222), 내부 유전체 절연체(2241, 2242), 전도성 차폐부(2261, 2262) 및 재킷(2281, 2282)을 포함할 수 있다. 제 1 케이블(2201) 및 제 2 케이블(2202)은, 예를 들어 차동 케이블 쌍을 나타낼 수 있다.
본 발명은, 예를 들어 제 1 케이블(2201) 및 제 2 케이블(2202)과 같은 와이어가 정의된 길이 공차로 절단된 다음 선행 측정 및 분류 없이 PCB에 납땜될 수 있다는 아이디어에 근거한다. 이후 각각의 라인은 PCB 전면의 접촉 패드(2101 내지 210n)로부터 PCB에 접속되지 않은 케이블(2201, 2202) 끝까지의 전기적 전파 시간에 대해 측정될 수 있다. 접촉 패드(2121 내지 212n)와 접촉 패드(2101 내지 210n) 사이의 전도 구조(2301 내지 230n)에서, (예를 들어, 접촉 패드(2101 내지 210n)로부터 케이블(2201, 2202)의 끝까지의) 각각의 라인의 전파 시간을 후속적으로 조정할 수 있다. 각각의 라인/접속의 전파 시간의 조정은, 예를 들어 사전 어셈블리(케이블/와이어와 PCB)를 측정한 이후에 수행될 수 있다. 이로써, PCB(200)에 대한 와이어의 납땜 위치에 대한 공차도 수정될 것이다. 따라서, 사전 측정, 분류 및 올바르게 분류된 납땜에 대한 수고를 덜 수 있다. 즉, 본 발명은 와이어의 선행 측정 및 분류를 생략할 수 있다.
도 3은, 예를 들어 포고 또는 기판 커넥터와 접촉하는 접촉 패드(2101 내지 21013), 케이블 라인(신호)을 위한 접촉 패드(2121 내지 21213), 각각 트레이스인 전도 경로(2301 내지 23013) 및 접지 GND(케이블 차폐)를 납땜하는 패드(240)를 포함하는 인쇄 회로 기판(200)의 개략도를 도시한다. 2개의 케이블, 즉 제 1 케이블(2201) 및 제 2 케이블(2202)은, 예를 들어 케이블 코어(2221, 2222)를 접촉 패드(2121, 2122)에 납땜하고 케이블 차폐부(2261, 2262)를 접지 패드(240)에 접속함으로써 PCB(200)에 접속될 수 있다. 제 1 케이블(2201) 및 제 2 케이블(2202)은 또한 내부 유전체 절연체(2241, 2242) 및 재킷(2281, 2282)을 포함할 수 있다. 따라서, 제 1 케이블(2201) 및/또는 제 2 케이블(2202)은 동축 케이블일 수 있다.
케이블 코어(2221, 2222)는 구리 코어일 수 있고 케이블 차폐부(2261, 2262)는 구리 차폐부일 수 있다.
본 발명에 따른 전파 지연 조정은 PCB(200)상의 전도 경로(2301 내지 23013)에서 이루어질 수 있다. 예를 들어, 제 1 케이블(2201) 및 제 2 케이블(2202)의 경우, 신호 전파 지연 조정은 영역(250)에서 이루어질 수 있다. 예를 들어, 각각의 라인의 신호 전파 지연의 조정은 전도 경로(2301 내지 23013)를 형성하고 개별 전도 경로(2301 내지 23013)에 개별 길이를 제공하여 실현될 수 있다.
또한, 도 3 및 도 2의 PCB(200)에는 제 1 케이블(2201)과 제 2 케이블(2202)만이 접속되어 있지만, PCB(200) 상의 각각의 접촉 패드(도 2의 접촉 패드(2121 내지 212n) 및 도 3의 접촉 패드(2121 내지 21213)에 케이블을 접속하는 것은 가능하다. 도 3의 실시예에 따르면 최대 13개의 케이블이 모두 함께 PCB(200)에 접속될 수 있다.
도 4는 제 1 케이블(2201)과 접촉하도록 구성된 제 1 접촉 패드(2121), 제 2 케이블(2202)과 접촉하도록 구성된 제 2 접촉 패드(2122), 디바이스(260)와 접촉하도록 구성된 제 3 접촉 패드(2101), 디바이스(260)와 접촉하도록 구성된 제 4 접촉 패드(2102), 제 1 접촉 패드(2121)와 제 3 접촉 패드(2101)를 접속하는 제 1 전도 경로(2301) 및 제 2 접촉 패드(2122)와 제 4 접촉 패드(2102)를 접속하는 제 2 전도 경로(2302)를 포함하는 인쇄 회로 기판(200)의 개략도를 도시한다. 또한, 도 4에서, 제 3 접촉 패드(2101) 및 제 4 접촉 패드(2102)가 같은 디바이스(260)에 접촉하도록 구성되는 것이 도시되어 있지만, 각각의 접촉 패드는 개별 디바이스에 접촉하도록 구성되는 것도 가능하다.
제 2 접촉 패드(2122)와 제 4 접촉 패드(2102)를 연결하는 전도 구조(2322)의 전도성 재료는 전도 구조(2322)의 정의에 따라 제거되어 제 2 전도 경로(2302)를 정의하므로 제 1 전도 경로(2301) 및 제 2 전도 경로(2302)를 포함하는 신호 경로의 전파 지연 차이는 적어도 부분적으로 보상된다. 도 4의 전도 구조(2321, 2322)는 단지 개략적이고 반드시 직사각형 기하학의 직선일 필요는 없다. 전도 구조(2321, 2322)는 사다리꼴, 육각형, 원형과 같은 임의의 형상을 가질 수 있고 굽힘 또는 회전을 포함할 수 있다.
이것은, 예를 들어 각각의 케이블, 즉 제 1 케이블(2201) 및 제 2 케이블(2202)에 대해 전파 지연이 측정될 수 있음을 의미한다. 제 1 케이블(2201) 및 제 2 케이블(2202)은 차동 케이블 쌍을 나타낼 수 있으므로, 제 1 케이블(2201)을 통해 전파되는 신호가 제 2 케이블(2202)을 통해 전파되는 신호가 제 4 접촉 패드(2102)에 도달하는 것과 정의된 작은 허용 범위로 거의 동시에 제 3 접촉 패드(2101)에 도달하는 것이 바람직하다. 예를 들어, 제 2 케이블(2202)을 통해 전파되는 신호가 제 1 케이블(2201)을 통해 전파되는 신호보다 빠른 경우, 제 2 전도 경로(2302)는 전도 구조(예를 들어, 조정 영역)(2322)의 (예를 들어, 음영 부분으로 도시된) 전도성 재료를 제거하여, 예를 들어 도 4에 도시된 것과 같이 지그재그 경로가 형성되는 방식으로 연장될 수 있다. 예를 들어, 제 1 전도 경로가 제 1 접촉 패드(2121)와 제 3 접촉 패드(2101) 사이에 직선을 형성하도록, 제 1 전도 구조(2321)로부터 (예를 들어, 음영 부분으로 도시된) 전도성 재료가 제거된다. 도 4에 도시된 것과 같이, 이제 제 1 전도 경로(2301)는 직선이고 제 2 전도 경로(2302)는 급하게 꺾인 부분을 갖는다. 따라서, 제 2 전도 경로(2302)는 제 1 전도 경로(2301)보다 길고, 이러한 수정으로 인해 제 1 케이블(2201)을 통해 전파되는 신호와 제 2 케이블(2202)을 통해 전파되는 신호는 제 3 접촉 패드(2101) 및 제 4 접촉 패드(2102)에 거의 동시에 도달할 수 있다. 따라서, 전도 구조(232)의 전도성 재료의 제거는 제 1 케이블(2201)을 통해 전파되는 신호 및 제 2 케이블(2202)을 통해 전파되는 신호의 전파 지연 차이를 적어도 부분적으로 보상할 수 있다.
따라서, 제 1 케이블(2201)과 제 2 케이블(2202) 사이의 전파 지연 차이를 적어도 부분적으로 보상하기 위해 인쇄 회로 기판(200) 상의 제 2 전도 경로(2302)의 형상은 인쇄 회로 기판(200) 상의 제 1 전도 경로(2301)와 비교하여 전도성 재료의 제거에 의해 전기적으로 연장된다.
실시예에서, 제 1 전도 경로(2301)가 성형되어 전도 구조(2321)의 전도성 재료의 후속적인 제거에 의해 제 1 전도 경로(2301)의 트레이스 폭은 제 1 접촉 패드(2121)와 제 3 접촉 패드(2101) 사이에서 일정하다.
두 전도 경로(2301 및 2302)는, 예를 들어 전도성 재료의 제거 이전에는 유사한 트레이스 형상(2321, 2322)(예를 들어, 유사한 전도성 조정 영역)을 갖는다. 예를 들어, 전도성 재료의 제거 이후, 제 1 전도 경로(2301)는 일정한 폭을 갖는 직선이고 제 2 전도 경로(2302)는 일정한 폭을 갖지만 지그재그 형상의 라인이다.
실시예에서, 제 1 전도 경로(2301) 및 제 2 전도 경로(2302)는, 제 2 전도 경로(2302)가 전도 구조의 전도성 재료를 제거하여 생성된 연장 부분을 포함하는 영역(예를 들어, 전도 구조(2321, 2322)의 영역)을 제외하고, 서로 평행하게 배열될 수 있다. 실시예에서, 제 1 전도 경로(2301) 및 제 2 전도 경로(2302)는 서로 평행하게 배열될 수 있지만, 각각의 트레이스에 전파 지연 조정을 허용하기 위한 조정 영역을 포함한다. 즉, 전도 경로(2301, 2302)는 (예를 들어, 각각의 패드 사이에) 서로 평행한 완전한 영역에 배열될 수 있다. 이들은 (제 1 신호 경로와 제 2 신호 경로 사이의) 전파 지연 차이를 제어하도록 구성된 전도 구조(조정 영역)만을 포함한다.
실시예에 따르면, 제 1 접촉 패드(2121)와 제 2 접촉 패드(2122)가 정렬되는 제 1 라인(2701)은 제 3 접촉 패드(2101)와 제 4 접촉 패드(2102)가 정렬되는 제 2 라인(2702)과 평행할 수 있다. 따라서, 제 1 접촉 패드(2121)와 제 3 접촉 패드(2101) 사이의 거리는 제 2 접촉 패드(2122)와 제 4 접촉 패드(2102) 사이의 거리와 같다. 따라서 각각의 라인(제 1 라인은, 예를 들어 제 1 케이블(2201), 제 1 접촉 패드(2121), 제 1 전도 구조(2321)를 갖는 제 1 전도 경로(2301) 및 제 3 접촉 패드(2101)이다. 제 2 라인은, 예를 들어 제 2 케이블(2202), 제 2 접촉 패드(2122), 제 2 전도 구조(2322)를 갖는 제 2 전도 경로(2302) 및 제 4 접촉 패드(2102)이다.)의 전파 지연은 같은 조건 하에서 측정될 수 있고, 측정시에 전도성 재료가 전도 구조(2321, 2322)로부터 제거되지는 않는다. 전도 구조(2321, 2322)의 음영 부분은 전파 지연의 첫 번째 측정에 대해서는 수정되지 않는다. 2개의 라인 사이의 전파 지연 차이를 알게 된 때, 전파 지연 차이가 적어도 부분적으로 보상될 수 있도록 전도 구조(2321, 2322)의 전도성 재료가 제거된다.
실시예에서, 인쇄 회로 기판(200)은 제 3 접촉 패드(2101) 및 제 4 접촉 패드(2102)에 접속된 커넥터를 포함하고, 커넥터는 기판에 접속되도록 구성된다. 따라서, 본 발명에 따른 인쇄 회로 기판을 디바이스(260)에 접속하는 것은 용이하다.
인쇄 회로 기판(200)의 실시예에서, 인쇄 회로 기판(200)에 접속되지 않은 제 1 케이블(2201)의 일단은 커넥터에 부착되고, 인쇄 회로 기판(200)에 접속되지 않은 제 2 케이블(2202)의 일단은 커넥터에 부착된다.
도 5는 제 1 케이블(2201)에 접촉하도록 구성된 제 1 접촉 패드(2121), 제 2 케이블(2202)에 접촉하도록 구성된 제 2 접촉 패드(2122), 디바이스에 접촉하도록 구성된 제 3 접촉 패드(2101), 디바이스에 접촉하도록 구성된 제 4 접촉 패드(2102), 제 1 접촉 패드(2121)와 제 3 접촉 패드(2101)를 접속하는 제 1 전도 경로(2301)를 형성하도록 구성된 제 1 전도 구조(2321) 및 제 2 접촉 패드(2122)와 제 4 접촉 패드(2102)를 접속하는 제 2 전도 경로(2302)를 형성하도록 구성된 제 2 전도 구조(2322)를 포함하는 인쇄 회로 기판의 단면을 도시한다. 제 1 전도성 구조(2321)(즉, 제 1 조정 영역) 및 제 2 전도성 구조(2322)(즉, 제 2 조정 영역)는 전파 지연의 수정을 허용하도록 구성된다. 이는 임의의 수정 이전의 인쇄 회로 기판의 예일 수 있다.
실시예에 따르면, 패드(2101 및 2121) 사이의 제 1 전도성 경로(2301) 전체는 제 1 전도성 구조(2321)(즉, 조정 영역(A1))로 설계될 수 있고, 이는 다른 전도성 경로에 대해 유효하다. 인쇄 회로 기판의 실시예에 따르면, 제 1 전도 구조(2321) 및 제 2 전도 구조(2322)는 서로 평행하게 배열될 수 있다. 따라서, 전도 구조(2321, 2322)의 전도성 재료를 제거하는 것이 더 용이하고 인쇄 회로 기판 상의 공간이 절약될 수 있고 전기적 성능이 향상될 수 있다.
선택적으로, 제 1 접촉 패드(2121)와 제 2 접촉 패드(2122)가 정렬되는 제 1 설계 기준선(2701)은 제 3 접촉 패드(2101)와 제 4 접촉 패드(2102)가 정렬되는 제 2 설계 기준선(2702)에 평행일 수 있다.
실시예에 따르면, 제 1 전도 구조(2321)는 전도성 영역을 포함하고 제 2 전도 구조(2322)는 유사한 전도성 영역을 포함한다. 제 1 영역 및/또는 제 2 영역은 레이저 어블레이션, 밀링 또는 에칭에 의해 전도성 재료의 제거를 허용하도록 의도되므로 제 1 전도성 경로(2301) 또는 제 2 전도성 경로(2302)의 형상 및 전기적 길이가 제거에 의해 정의될 수 있다.
제 1 전도 구조(2321) 및/또는 제 2 전도 구조(2322)는 사다리꼴 또는 육각형 형상을 가질 수 있다. 도 5에서는, 예시적으로, 사다리꼴 형상이 도시되어 있다.
도 5의 인쇄 회로 기판의 단면(예를 들어, 컷 아웃 단면)에는, 접지 패드(240)가 또한 도시되어 있다.
제 1 케이블(2201) 및 제 2 케이블(2202)은 동축 케이블일 수 있다. 따라서, 예를 들어 케이블 코어(2221, 2222)는 접촉 패드(2121, 2122)에 납땜될 수 있고 케이블 차폐부(2261, 2262)는 접지 패드(240)에 납땜될 수 있다. 케이블 코어(2221, 2222)는 내부 유전체 절연체(2241, 2242)에 의해 케이블 차폐부(2261, 2262)로부터 분리될 수 있다.
제 1 전도 경로(2301) 및 제 2 전도 경로(2302)는, 예를 들어 구리 재료를 포함할 수 있다. 이러한 구리 트레이스(예를 들어, 제 1 전도 경로(2301) 및/또는 제 2 전도 경로(2302))는 적절한 정의에 따라 연장되어, 예를 들어 가능한 전파 시간 증가를 얻을 수 있다.
도 5에 도시된 세부 사항은, 예를 들어 도 2에 도시된 인쇄 회로 기판(200)의 단면일 수 있다.
납땜된 케이블(2201, 2202)을 포함하는 전체 신호 경로의 측정 결과, 라인 A가 라인 B보다 x 피코 초 더 짧은 경우, 연장은 (예를 들어, 기계적) 후 프로세싱(예를 들어, 전도 구조(2321, 2322)의, 예를 들어 트레이스의 밀링)에 의해 달성될 수 있다.
이러한 후 프로세싱은 도 6에서 도시되어 있고, 예를 들어 도 5에 도시된 것과 같은, 제 1 전도 경로(2301) 및 제 2 전도 경로(2302)의 세부 사항을 도시한다.
도 6에 도시된 것과 같이, 검은 음영 영역(2341, 2342)은 제거될 수 있다. 농축(graduation)도 가능하다. 실시예에 따르면, 검은 음영 영역(2341)은 레이저 어블레이션, 밀링, 라우팅 또는 에칭에 의해 전도성 구조(2321)의 전도성 재료를 제거하여 형성된 인쇄 회로 기판의 제 1 영역을 표시하고, 이는 레이저 어블레이션, 밀링, 라우팅 또는 에칭에 의해 전도성 구조의 전도성 재료를 제거하여 형성된 인쇄 회로 기판의 검은 음영 영역(2342)으로 표시되는 제 2 영역보다 인쇄 회로 기판의 케이블 측 에지에 더 가깝게 위치한다.
전도 구조(2321)의 음영 영역(2341)을 제거함으로써, 제 1 전도 경로(2301)는 연장된다. 또한, 전도 구조(2322)의 음영 영역(2342)을 제거하여 제 2 전도 경로(2302)가 제 1 전도 경로(2301)보다 기하학적으로 더 짧게(그러나 전기적으로 거의 동일하게) 실현될 수 있다. 따라서, 이러한 수정으로, x 피코 초의 라인 A와 라인 B 사이의 전파 지연 차이는 적어도 부분적으로 보상될 수 있다.
제 1 전도 경로(2301) 및 제 2 전도 경로(2302)는 제 1 전도 경로(2301)가 제 1 전도 조정 영역(2321)의 전도성 재료의 제거에 의해 연장된 트레이스 섹션(2381, 2382)을 제외하고 서로 평행하게 배열된다. 제 1 전도 경로(2301)에 대해 도시된 것과 유사한 트레이스 섹션(2381, 2382)이 제 2 전도 경로(2302)에 대해서 실현될 수 있다. 어느 경로(2301 또는 2302)가 연장 트레이스 섹션(2381, 2382)을 갖는지에 대한 결정은, 예를 들어 라인 A와 라인 B 사이의 전파 지연 차이를 적어도 부분적으로 보상하기 위해 어느 경로(2301, 2302)가 연장되어야 하는지에 따른다.
도 7a, 도 7b 및 도 7c는, 예를 들어 차동 쌍으로서 그들 사이의 매우 작은 전파 지연 차이를 갖는 2개의 전기적 접속을 제공하는 방법의 3개의 단계를 도시할 수 있다.
도 7a는 도 5에 도시된 것과 같은 기능의 같은 속성을 포함할 수 있는 인쇄 회로 기판(200)의 개략도를 도시한다. 영역(250) 내에서, PCB-트레이스(예를 들어, 제 1 전도 경로(2301) 및 제 2 전도 경로(2302))는 필요한 경우 신호 전파 지연을 증가시키기 위해 (예를 들어, 전도 구조(2321) 및 제 2 전도 구조(2322)에서) 더 큰 폭의 단면을 갖는다.
도 7a에 도시된 것과 같이 인쇄 회로 기판(200)과 조립된 케이블로, TDR 측정이 실행되어 라인 A와 라인 B의 전파 지연을 측정할 수 있다. 라인 A는 제 3 접촉 패드(2101), 전도 경로(2301), 전도 구조(2321), 제 1 접촉 패드(2121) 및 제 1 케이블(2201)을 포함한다. 라인 B는, 예를 들어 제 4 접촉 패드(2102), 제 2 전도 경로(2302), 전도 구조(2322), 제 2 접촉 패드(2122) 및 제 2 케이블(2202)을 포함한다.
TDR 측정 결과 라인 A가 라인 B보다 전기적으로 짧은 경우, 라인 A는, 예를 들어 더 길어질 수 있다. 이것은 신호 경로 A에서 표시된 영역(2341)을 제거함으로써 이루어질 수 있다. 물리적으로 이것은 밀링, 레이저 어블레이션 또는 정의된 에칭 프로세스에 의해 달성될 수 있다. 라인 B의 증가된 라인 폭(2342)(즉, 확대)도 제거될 수 있다. 실시예에 따르면, 표시된 영역(2341)은 레이저 어블레이션, 밀링, 라우팅 또는 에칭에 의해 전도성 구조(2321)의 전도성 재료를 제거하여 형성되는 인쇄 회로 기판의 제 1 영역을 나타내고, 레이저 어블레이션, 밀링, 라우팅 또는 에칭에 의해 전도성 구조의 전도성 재료를 제거하여 형성되는 인쇄 회로 기판의 증가된 라인 폭(2342)으로 표시되는 제 2 영역보다 인쇄 회로 기판의 케이블 측 에지에 더 가깝게 위치한다.
도 7b는 도 7a에 도시된 것과 같은 속성과 기능을 도시할 수 있다.
도 7c는 또한 도 7b 또는 도 7a에 도시된 인쇄 회로 기판(200)과 같은 속성 및 기능을 갖는 인쇄 회로 기판(200)을 도시할 수 있다.
도 7c는, 예를 들어 수정 이후의 인쇄 회로 기판(200)을 도시한다. 결과적으로, 라인은 매우 낮은 전파 지연 차이로 매칭될 수 있다.
도 7c에 도시된 것과 같이, 제 1 전도 경로(2301)는 사다리꼴 부분을 포함하므로 제 1 전도 경로(2301)는 대응하는 제 2 직선 전도 경로(2302)에 비교해 전기적으로 연장된다.
여기에 설명된 발명은 케이블(2201, 2202)이 어셈블리 단계 이전에 측정 및 분류될 필요가 없다(혼합을 방지한다)는 이점을 갖는다. 또한, 생산시 케이블 어셈블리 상태에서 라인의 측정이 이루어질 수 있고 후 프로세싱(밀링 단계)이 자동화될 수 있다.
도 8은 본 발명의 실시예에 따른 인쇄 회로 기판을 도시하고, 이는 도 7a, 도 7b 및 도 7c에 도시된 인쇄 회로 기판(200)과 같은 속성 및 기능을 포함할 수 있다. 도 8에 도시된 것과 같이, 전도 구조(2321)의 영역(2341)은 더 작은 증분을 가질 수 있다. 따라서, 제 1 전도 경로(2301)는 작은 공간 만이 필요하다.
도 9a, 도 9b, 도 9c, 도 9d 및 도 9e는 본 발명의 실시예에 따른 전도 구조(232)를 갖는 전도 경로(230)를 도시한다. 전도성 구조(232)는 전도 경로(230)의 형상의 정의에 의해 전파 지연의 수정을 허용하도록 구성될 수 있다. 음영 영역(234)에 의해 표시된 전도 구조(232)의 전도성 재료는, 전도 구조(232)의 전기적 길이를 수정하여 전도 경로(230)를 획득하기 위해 제거될 수 있다.
따라서, 전도 경로(230)는, 예를 들어 급하게 꺾인(도 9a 참조), 사다리꼴(도 9b 참조), 육각형(도 9c 참조), 물결치는(도 9d 참조) 또는 원형(도 9e 참조)인 영역(232)을 포함할 수 있다. 전도 경로(230)의 이러한 형상의 목록은 예시적이고 비배타적인 것으로 간주되어야 한다.
일부 측면이 장치의 맥락에서 설명되었지만, 이들 측면은 또한 대응하는 방법의 설명을 표현하고, 블록 또는 디바이스는 방법 단계 또는 방법 단계의 특징에 대응한다. 유사하게, 방법 단계의 맥락에서 설명된 측면은 또한 대응하는 장치의 대응하는 블록 또는 항목 또는 특징의 설명을 표현한다.
전술된 실시예는 본 발명의 원리에 대한 예시일 뿐이다. 여기에 설명된 배열 및 세부 사항의 수정 및 변경은 이 분야의 다른 통상의 기술자에게 명백할 것이라는 것이 이해된다. 따라서, 여기의 실시예의 기술 및 설명에 의해 제시된 특정 세부 사항이 아니라 바로 뒤의 특허 청구항의 범위에 의해서만 한정된다.
Claims (17)
- 전기적 접속을 제공하는 방법(100)으로서,
제 1 케이블을 인쇄 회로 기판 상의 제 1 전도 구조에 접속하는 것(110)과,
제 2 케이블을 상기 인쇄 회로 기판 상의 제 2 전도 구조에 접속하는 것(120)과,
상기 인쇄 회로 기판 상의 상기 제 1 케이블 및 상기 제 1 전도 구조를 포함하는 제 1 신호 경로의 전파 지연과 상기 인쇄 회로 기판 상의 상기 제 2 케이블 및 상기 제 2 전도 구조를 포함하는 제 2 신호 경로의 전파 지연을 비교하는 것(130)과,
상기 제 1 신호 경로와 상기 제 2 신호 경로 사이의 전파 지연의 차이를 감소시키기 위해, 상기 비교의 결과에 따라, 상기 제 1 전도 구조 및/또는 상기 제 2 전도 구조의 전기적 길이를 수정하여 제 1 전도 경로 및 제 2 전도 경로를 획득하기 위해, 상기 제 1 전도 구조 및/또는 상기 제 2 전도 구조의 전도성 재료를 제거하는 것(140)을 포함하는,
방법.
- 제 1 항에 있어서,
상기 제 1 및 제 2 신호 경로의 상기 전파 지연은 시간 도메인 반사 측정에 의해 결정되는(125), 방법(100).
- 제 1 항 또는 제 2 항에 있어서,
전파 지연 차이는 상기 제 1 신호 경로와 상기 제 2 신호 경로의 상기 전파 지연으로부터 결정되고(132), 상기 전파 지연 차이에 근거하여 상기 제 1 전도 구조 또는 상기 제 2 전도 구조의 전도성 재료가 제거되어, 상기 제 1 전도 경로 및 상기 제 2 전도 경로가 형성되고, 상기 전파 지연 차이가 적어도 부분적으로 보상되는, 방법(100).
- 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
제 1 전기적 길이를 갖는 상기 제 1 전도 경로가 획득되도록 전도성 재료를 제거하여 상기 인쇄 회로 기판 상의 상기 제 1 전도 구조를 성형하는 것(142), 및/또는
제 2 전기적 길이를 갖는 상기 제 2 전도 경로가 획득되도록 전도성 재료를 제거하여 상기 인쇄 회로 기판 상의 제 2 전도 구조를 성형하는 것(144)을 포함하고, 상기 제 1 전기적 길이는 상기 제 2 전기적 길이보다 짧은, 방법(100).
- 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
상기 제 1 전도 경로의 정의된 범위에서 직선을 형성하는 상기 제 1 전도 경로가 획득되도록 상기 제 1 전도 구조의 전도성 재료를 제거하는 것(146)과,
상기 제 2 전도 경로의 대응하는 정의된 범위에서 직선이 아닌 라인을 형성하는 상기 제 2 전도 경로가 획득되도록 상기 제 2 전도 구조의 전도성 재료를 제거하는 것(148)을 포함하는, 방법(100).
- 인쇄 회로 기판(200)으로서,
제 1 케이블(2201)과 접촉하도록 구성된 제 1 접촉 패드(2121)와,
제 2 케이블(2202)과 접촉하도록 구성된 제 2 접촉 패드(2122)와,
디바이스(260)와 접촉하도록 구성된 제 3 접촉 패드(2101)와,
디바이스(260)와 접촉하도록 구성된 제 4 접촉 패드(2102)와,
상기 제 1 접촉 패드(2121)와 상기 제 3 접촉 패드(2101)를 접속하는 제 1 전도 경로(2301)와,
상기 제 2 접촉 패드(2122)와 상기 제 4 접촉 패드(2102)를 접속하는 제 2 전도 경로(2302)를 포함하고,
상기 제 2 접촉 패드(2122)와 상기 제 4 접촉 패드(2102)를 접속하는 전도 구조(232, 2321, 2322)의 전도성 재료는 상기 전도 구조(232, 2321, 2322)의 정의에 따라 제거되어 상기 제 2 전도 경로(2302)를 정의하므로 상기 제 1 전도 경로(2301)와 상기 제 2 전도 경로(2302)를 포함하는 신호 경로의 전파 지연 차이가 적어도 부분적으로 보상되는,
인쇄 회로 기판(200).
- 제 6 항에 있어서,
제 1 케이블(2201) 및 제 2 케이블(2202)을 포함하고, 상기 제 1 케이블(2201)과 상기 제 2 케이블(2202) 사이의 전파 지연 차이를 적어도 부분적으로 보상하기 위해 상기 인쇄 회로 기판(200) 상의 상기 제 2 전도 경로(2302)의 형상은 상기 인쇄 회로 기판(200) 상의 상기 제 1 전도 경로(2301)에 비교해 전도성 재료의 상기 제거에 의해 전기적으로 연장되는, 인쇄 회로 기판(200).
- 제 6 항 또는 제 7 항에 있어서,
상기 제 1 전도 경로(2301)는 성형되어 전도 구조(232, 2321, 2322)의 전도성 재료의 후속적인 제거에 의해 상기 제 1 전도 경로(2301)의 폭이 상기 제 1 접촉 패드(2121)와 상기 제 3 접촉 패드(2101) 사이에서 일정한, 인쇄 회로 기판(200).
- 제 6 항 내지 제 8 항 중 어느 한 항에 있어서,
상기 인쇄 회로 기판(200)은 상기 제 3 접촉 패드(2101) 및 상기 제 4 접촉 패드(2102)에 접속된 커넥터를 포함하고, 상기 커넥터는 기판에 접속하도록 구성되는, 인쇄 회로 기판(200).
- 제 6 항 내지 제 9 항 중 어느 한 항에 있어서,
상기 인쇄 회로 기판(200)에 접속되지 않은 상기 제 1 케이블(2201)의 일단은 커넥터에 부착되고, 상기 인쇄 회로 기판(200)에 접속되지 않은 상기 제 2 케이블(2202)의 일단은 커넥터에 부착되는, 인쇄 회로 기판(200).
- 제 6 항 내지 제 10 항 중 어느 한 항에 있어서,
레이저 어블레이션, 밀링, 라우팅 또는 에칭에 의한 전도성 구조의 전도성 재료의 제거에 의해 형성되는 상기 인쇄 회로 기판(200)의 제 1 영역(2341)은 레이저 어블레이션, 밀링, 라우팅 또는 에칭에 의한 전도 구조의 전도성 재료의 제거에 의해 형성되는 상기 인쇄 회로 기판(200)의 제 2 영역(2342)보다 상기 인쇄 회로 기판의 케이블 측 에지에 더 가깝게 위치하는, 인쇄 회로 기판(200).
- 제 11 항에 있어서,
상기 제 1 영역(2341) 또는 상기 제 2 영역(2342)은 사다리꼴 또는 육각형 형상인, 인쇄 회로 기판(200).
- 제 6 항 내지 제 12 항 중 어느 한 항에 있어서,
상기 전도 경로(2301, 2302) 중 하나는 사다리꼴 또는 육각형 부분을 포함하므로 하나의 전도 경로(2301, 2302)가 상기 대응하는 전도 경로(2301, 2302)에 비교해 전기적으로 연장될 수 있는, 인쇄 회로 기판(200).
- 인쇄 회로 기판(200)으로서,
제 1 케이블(2201)과 접촉하도록 구성된 제 1 접촉 패드(2121)와,
제 2 케이블(2202)과 접촉하도록 구성된 제 2 접촉 패드(2122)와,
디바이스(260)와 접촉하도록 구성된 제 3 접촉 패드(2101)와,
디바이스(260)와 접촉하도록 구성된 제 4 접촉 패드(2102)와,
상기 제 1 접촉 패드(2121)와 상기 제 3 접촉 패드(2101)를 접속하는 제 1 전도 경로(2301)를 형성하도록 구성된 제 1 전도 구조(2321)와,
상기 제 2 접촉 패드(2122)와 상기 제 4 접촉 패드(2102)를 접속하는 제 2 전도 경로(2302)를 형성하도록 구성된 제 2 전도 구조(2322)를 포함하고,
상기 제 1 전도 구조(2321) 및 상기 제 2 전도 구조(2322)는 상기 제 1 전도 경로(2301) 및 상기 제 2 전도 경로(2302)의 형상의 정의에 의해 전파 지연의 수정을 허용하도록 구성되는,
인쇄 회로 기판(200).
- 제 14 항에 있어서,
상기 제 1 접촉 패드(2121)와 상기 제 2 접촉 패드(2122)가 정렬되는 제 1 설계 기준선(2701)은 상기 제 3 접촉 패드(2101)와 상기 제 4 접촉 패드(2102)가 정렬되는 제 2 설계 기준선(2702)과 평행인, 인쇄 회로 기판(200).
- 제 14 항 또는 제 15 항에 있어서,
상기 제 1 전도 구조(2321)는 전도성 조정 영역(A1)을 포함하고 상기 제 2 전도 구조(2322)는 유사한 전도성 조정 영역(A2)을 포함하고,
제 1 영역(A1) 또는 제 2 영역(A2)은 레이저 어블레이션, 밀링 또는 에칭에 의해 전도성 재료를 제거하여 상기 제 1 전도 경로(2301) 또는 상기 제 2 전도 경로(2302)의 형상과 전기적 길이가 상기 제거에 의해 정의될 수 있도록 하는, 인쇄 회로 기판(200).
- 제 17 항에 있어서,
상기 제 1 영역(A1) 및/또는 상기 제 2 영역(A2)은 사다리꼴 또는 육각형 형상인, 인쇄 회로 기판(200).
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/EP2019/055788 WO2020177877A1 (en) | 2019-03-07 | 2019-03-07 | Method for providing an electrical connection and printed circuit board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20210090695A true KR20210090695A (ko) | 2021-07-20 |
Family
ID=65724412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020217018309A KR20210090695A (ko) | 2019-03-07 | 2019-03-07 | 전기적 접속을 제공하는 방법 및 인쇄 회로 기판 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US11219119B2 (ko) |
| KR (1) | KR20210090695A (ko) |
| CN (1) | CN113170574A (ko) |
| WO (1) | WO2020177877A1 (ko) |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2728372B2 (ja) * | 1994-12-15 | 1998-03-18 | ケル株式会社 | 電気コネクタ |
| DE19640058C2 (de) * | 1996-09-30 | 1999-06-10 | Heraeus Sensor Nite Gmbh | Leiterplatte mit Zugentlastung für Anschluß-Kabel, Verfahren zu deren Herstellung und Verbindung sowie deren Verwendung |
| US6526519B1 (en) * | 1999-08-27 | 2003-02-25 | Micron Technology, Inc. | Method and apparatus for reducing signal timing skew on a printed circuit board |
| US7204648B2 (en) * | 2002-03-19 | 2007-04-17 | Finisar Corporation | Apparatus for enhancing impedance-matching in a high-speed data communications system |
| US7102463B2 (en) * | 2002-05-30 | 2006-09-05 | Cytek Corporation | Printed circuit board (PCB) which minimizes cross talk and reflections and method therefor |
| JP2004165200A (ja) * | 2002-11-08 | 2004-06-10 | Mitsubishi Electric Corp | プリント基板 |
| JP4673191B2 (ja) * | 2005-11-15 | 2011-04-20 | 富士通コンポーネント株式会社 | ケーブルコネクタ |
| KR100653653B1 (ko) * | 2005-12-12 | 2006-12-06 | 한국전자통신연구원 | 수십㎓ 대역에서 ｒｆ의 진행방향을 변경할 수 있도록개선된 코플래너 웨이브가이드 및 이를 적용한 광통신용모듈 |
| JP5060385B2 (ja) * | 2008-05-09 | 2012-10-31 | 富士通コンポーネント株式会社 | 平衡伝送用コネクタ及び平衡伝送用ケーブルコネクタ |
| US7906730B2 (en) * | 2008-09-29 | 2011-03-15 | Amphenol Corporation | Ground sleeve having improved impedance control and high frequency performance |
| JPWO2010041376A1 (ja) * | 2008-10-08 | 2012-03-01 | パナソニック株式会社 | インターポーザ基板及び半導体装置 |
| JP5427644B2 (ja) * | 2010-02-25 | 2014-02-26 | 株式会社日立製作所 | プリント基板 |
| US20130264107A1 (en) * | 2012-04-05 | 2013-10-10 | Tyco Electronics Corporation | Circuit board and wire assembly |
| US10103494B2 (en) * | 2014-05-08 | 2018-10-16 | Apple Inc. | Connector system impedance matching |
| US9373915B1 (en) * | 2015-03-04 | 2016-06-21 | Molex, Llc | Ground shield for circuit board terminations |
| WO2016196551A1 (en) * | 2015-06-03 | 2016-12-08 | Fci Americas Technology, Llc | Differential signal traces |
| US9742464B2 (en) * | 2015-07-17 | 2017-08-22 | Dell Products, Lp | Apparatus and method for semi-circular routing for transmission line signals |
| JP7061459B2 (ja) * | 2017-12-25 | 2022-04-28 | 日本航空電子工業株式会社 | 回路基板、コネクタ組立体及びケーブルハーネス |
| TWI682697B (zh) * | 2018-05-03 | 2020-01-11 | 緯創資通股份有限公司 | 差動傳輸線以及佈線基板 |
-
2019
- 2019-03-07 WO PCT/EP2019/055788 patent/WO2020177877A1/en active Application Filing
- 2019-03-07 CN CN201980081311.6A patent/CN113170574A/zh active Pending
- 2019-03-07 KR KR1020217018309A patent/KR20210090695A/ko not_active Application Discontinuation
-
2020
- 2020-04-09 US US16/844,306 patent/US11219119B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN113170574A (zh) | 2021-07-23 |
| US11219119B2 (en) | 2022-01-04 |
| US20200288564A1 (en) | 2020-09-10 |
| WO2020177877A1 (en) | 2020-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI736875B (zh) | 連接器系統 | |
| JP4743965B2 (ja) | プリント回路ボード及びその製造方法 | |
| US8540525B2 (en) | Resonance modifying connector | |
| US6692272B2 (en) | High speed electrical connector | |
| KR101944379B1 (ko) | 차폐를 제공하는 플러그 커넥터 | |
| US20160118752A1 (en) | Electrical connector with upper and lower grounding terminals connected with each other | |
| CN111801849B (zh) | 带有差分对线缆接口的低高度电连接器系统 | |
| JP3987493B2 (ja) | インピーダンス調整されたコネクタ | |
| US9559401B2 (en) | Printed board and wiring arrangement method | |
| KR100360934B1 (ko) | 커넥터에접속가능한컨덕터단부를구비한플랫케이블 | |
| US4994771A (en) | Micro-connector to microstrip controlled impedance interconnection assembly | |
| KR20160140606A (ko) | 컨텍트 어셈블리 특히, 고주파 측정 팁 | |
| US20150031245A1 (en) | Cable electrical connector assembly having an insulative body with a slot | |
| KR20210090695A (ko) | 전기적 접속을 제공하는 방법 및 인쇄 회로 기판 | |
| CN111447732A (zh) | 一种pcb差分对走线的阻抗匹配方法 | |
| US9560752B2 (en) | Printed circuit board having improved characteristic impedance | |
| CN112186390A (zh) | 电连接器及其制造方法 | |
| CN111817088B (zh) | 电连接器组件 | |
| US7307220B2 (en) | Circuit board for cable termination | |
| JP4402259B2 (ja) | 同軸プローブ | |
| CN112885527B (zh) | 串行先进技术安装线缆 | |
| CN115275715A (zh) | 传输板和连接件 | |
| TWI812513B (zh) | 具有改善共振問題之結構的卡緣連接器及其形成方法 | |
| CN220492238U (zh) | 电缆连接器组件 | |
| JP7000816B2 (ja) | 信号伝送システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal |