TWI812513B

TWI812513B - 具有改善共振問題之結構的卡緣連接器及其形成方法

Info

Publication number: TWI812513B
Application number: TW111139519A
Authority: TW
Inventors: 李士修; 梁文傑
Original assignee: 國立臺北科技大學
Priority date: 2022-10-18
Filing date: 2022-10-18
Publication date: 2023-08-11
Also published as: CN117913595A

Abstract

一種具有改善共振問題之結構的卡緣連接器，包括一殼體、兩端子組及兩導體片。殼體的外型形成一插卡空間。兩端子組設置於殼體內部，並分列在插卡空間兩側。殼體的下表面兩側具有兩排槽孔，每一排槽孔與其鄰近的端子組相互平行。將兩導體片分別通過其所對應的兩排槽孔裝入殼體底部之內，並且置於兩端子組內側。每一導體片接觸其所對應之端子組所包含的至少兩接地端子而形成共地結構，但不接觸此一端子組中所有的訊號端子。當一卡式電子組件插入插卡空間時，導體片在此卡緣連接器內的差動傳輸線形成新的不連續處，改變卡緣連接器內差動傳輸線高階模態的共振波長，使其共振頻率往高頻處位移，以改善通帶內的共振問題及其引起的串擾。

Description

具有改善共振問題之結構的卡緣連接器及其形成方法

本發明是關於一種卡緣連接器及其形成方法，特別是關於一種能改善共振問題的卡緣連接器結構及其形成方法。

PCIe是一種高速序列匯流排標準，被廣泛地應用在電腦或伺服器的主機板上使其能和其他卡式電子組件形成訊號連接。資料中心的發展更是推升了擁有高速傳輸能力的PCIe連接器的需求。其中用來與網路卡、硬碟、固態硬碟、顯示卡等卡式電子組件互相連接的PCIe卡緣連接器(PCIe Card Electro-Mechanical(CEM)connector)其重要性更是與日俱增。

如圖1所示，習知PCIe CEM連接器的端子組100包含多個接地端子G1,G2及多個訊號端子S1,S2。這些端子的基本排列順序為「接地端子G1-訊號端子S1-訊號端子S2-接地端子G2」，形成一差動傳輸線。如圖2所示，PCIe CEM連接器的下方固定於一主電路板300上，其上方則連接一卡式電子組件200。PCIe CEM連接器內差動傳輸線的設計準則之一是其基本模態的差動阻抗值與下方主電路板300及上方卡式電子組件200內相連接的差動傳輸線之基本模態的差動阻抗值非常接近，如此訊號才能在基本模態從下方的主電路板300，經PCIe CEM 連接器，再順利傳輸至上方的卡式電子組件200，反之亦然。然而PCIe CEM連接器內差動傳輸線的構造異於其所連接在主電路板300內及在卡式電子組件200內之差動傳輸線的構造，因此在PCIe CEM連接器與主電路板300的連接處及與卡式電子組件200的連接處，分別定義出差動傳輸線的第一不連續處P1及第二不連續處P2。也是因為PCIe CEM連接器內差動傳輸線的不同構造，使其高階模態的差動阻抗值，與主電路板300內及卡式電子組件200內之差動傳輸線的高階模態差動阻抗值有一定差距。由於差動傳輸線的第一不連續處P1及第二不連續處P2的存在，會在PCIe CEM連接器內的差動傳輸線激發高階模態訊號，在差動傳輸線上傳輸，這個現象叫模態展開(modal expansion)。由於PCIe CEM連接器內差動傳輸線的高階模態差動阻抗值明顯不同於相連接之主電路板300及卡式電子組件200內差動傳輸線的高階模態差動阻抗值。因此在PCIe CEM連接器內差動傳輸線上傳輸的高階模態訊號會在兩個差動傳輸線不連續處P1和P2產生反射，然後在兩個差動傳輸線不連續處P1和P2之間的差動傳輸線來回移動。當兩個差動傳輸線不連續處P1和P2之間差動傳輸線的長度等於所傳輸高階模態訊號的半波長或半波長的倍數，該來回移動的高階模態訊號即形成駐波，產生共振現象。

圖2也以色彩顯示習知PCIe CEM連接器在高階模態半波長共振或半波長諧振之電場分佈。基於市售的PCIe CEM連接器結構，只要內部兩個差動傳輸線不連續處P1和P2之間差動傳輸線的長度等於差動傳輸線上高階模態訊號的半波長，便會產生半波長的駐波現象而形成共振(亦即「半波長諧振」)。在此共振頻率下，原本集中在差動傳輸線的訊號能量，容易因為殼體102的設計並未針對差動傳輸線提供任何屏蔽的保護措施，訊號的能量因而向外輻射而使通帶耗損並導致鄰近的端子產生串擾(crosstalk)問題，訊號能量向外輻射也同時造成傳輸品質的下降。

本發明之一目的在於提供一種具有改善共振問題之結構的卡緣連接器，可使共振頻率往更高頻處移動而形成良好的高頻傳輸通帶，以解決習知市售PCIe CEM連接器的通帶耗損及串擾問題。

本發明之另一目的在於提供一種具有改善共振問題之結構的卡緣連接器的形成方法，以較簡單的方法改良市售PCIe CEM連接器的高階模態共振結構。

為了達到上述目的，本發明提供一種具有改善共振問題之結構的卡緣連接器，其包括一殼體、複數端子及兩導體片。殼體以其外型形成一插卡空間，並且包括位於插卡空間下方的一底部結構。複數端子包括一第一端子組及一第二端子組分別設置在殼體內部並分列在插卡空間的兩側。殼體的底部結構包括一第一排槽孔及一第二排槽孔設置於其下表面，且該兩排槽孔分別位於插卡空間兩側的下方。第一排槽孔位於插卡空間與第一端子組之間；第二排槽孔位於插卡空間與第二端子組之間。第一端子組及第二端子組各自包括至少兩接地端子及至少兩訊號端子，兩訊號端子位於兩接地端子之間。每一導體片的尺寸及形狀適合分別通過第一排槽孔及第二排槽孔置入殼體內部，從而使兩導體片裝設於第一端子組與第二端子組之間，並且分別靠近第一端子組與第二端子組的內側，其中每一導體片接觸所對應之端子組中的至少兩接地端子，但不接觸其訊號端子。

在一實施例中，上述每一導體片包括一長條狀板件及複數導電彈力臂組連接長條狀板件。長條狀板件卡在第一排槽孔及第二排槽孔之其一內。每一導電彈力臂組包括彼此相對應的一上彈力臂及一下彈力臂，用以支撐長條狀板件使其定位在槽孔中不致偏移。同一導電彈力臂組中的上彈力臂與下彈力臂皆與所對應之接地端子接觸，而形成一上接觸點及一下接觸點。

在一實施例中，上述每一導體片上的上彈力臂具有一上開路端點，下彈力臂具有一下開路端點。上開路端點至其對應的上接觸點為一向上殘段，下開路端點至其對應的下接觸點為一向下殘段。向上殘段與向下殘段的長度例如是小於10mil，以避免產生開路型共振。

在一實施例中，上述的上開路端點至下開路端點的距離為1.9mm；並且長條狀板件的高度為0.75mm，可以在殼體的底部形成一屏蔽面以屏蔽電磁波干擾。

在一實施例中，上述複數端子中的每一接地端子具有一外側面及一內側面其位於外側面的反面。外側面貼附於殼體的一內側壁，而內側面與上彈力臂與下彈力臂接觸，而形成前述的上接觸點及下接觸點。

在一實施例中，上述複數端子中的每一接地端子之內側面與長條狀板件之間距為0.3mm。

從另一方面來看，本發明也提供一種具有改善共振問題之結構的卡緣連接器的形成方法，其包括：在該殼體的內部開設一第一排通孔及一第二排通孔，使該第一排通孔及該第二排通孔分別開口於該殼體的該下表面並且位於該殼體之一插卡空間的兩側內；將上述第一端子組與第二端子組分別通過殼體下表面的第一排通孔及第二排通孔而置入殼體內部；再將兩導體片分別通過第一排槽孔及第二排槽孔而置入殼體內部，使兩導體片裝設於第一端子組與第二端子組之間並且分別靠近第一端子組與第二端子組的內側，其中每一導體片接觸同一端子組中的至少兩接地端子，但不接觸訊號端子。兩導體片對PCIe CEM 連接器內的差動傳輸線引進第三不連續處，改變該差動傳輸線高階模態共振的半波長長度，使其共振頻率往更高頻處移動，以改善原PCIe CEM連接器通帶內的共振問題及其引起的串擾。

本發明提供兩導體片，每一導體片可將卡緣連接器中同一端子組所有的接地端子連接在一起而形成共地結構。當一卡式電子組件插入插卡空間時，導體片在各端子組的固定端(差動傳輸線的第一不連續處)與接觸端(差動傳輸線的第二不連續處)之間的差動傳輸線引進第三不連續處，使習知連接器內差動傳輸線的高階模態共振的半波長長度變短，其共振頻率往更高頻處移動，改善習知連接器通帶的共振問題。導體片同時可以提供該殼體底部差動傳輸線屏蔽，減輕該區域差動傳輸線間電磁波的干擾問題，進而改善串擾問題。

100:端子組

100A:卡緣連接器

110:插卡空間

120:殼體

122:底部結構

1221:容置空間

1222:條狀部位

1223:下部殼體

1224:間隙部位

1225:下表面

124L(簡稱為「槽孔124L」):第一排槽孔

124R(簡稱為「槽孔124R」):第二排槽孔

126:內側壁

128L(簡稱為「通孔128L」):第一排通孔

128R(簡稱為「通孔128R」):第二排通孔

140L(簡稱為「端子組140L」):第一端子組

140R(簡稱為「端子組140R」):第二端子組

160L(簡稱為「導體片160L」):第一導體片

160R(簡稱為「導體片160R」):第二導體片

162:長條狀板件

164:導電彈力臂組

1641:上彈力臂

1642:下彈力臂

1643:上開路端點

1645:下開路端點

200:卡式電子組件

300:主電路板

320:電通孔

C61,C62:插入損耗曲線

C71,C72:遠端串擾曲線

Din:安裝方向

G1,G2,Gn:接地端子

G11:(接地端子的)水平段

G12:(接地端子的)垂直段

G13:(接地端子的)弓形彎折段

G14:(接地端子的)中央位置

G121:(接地端子的)外側面

G123:(接地端子的)內側面

H1,H2:距離

H3:屏蔽面高度

P1,P2,P3:(差動傳輸線的)不連續處

P131:上接觸點

P132:下接觸點

S1,S2,Sn:訊號端子

SL1:向上殘段

SL2:向下殘段

W:間距

圖1為習知PCIe CEM連接器的端子排列順序示意圖。

圖2為習知PCIe CEM連接器在高階模態共振下之電場分佈。

圖3A及圖3B為本發明之一實施例的具有改善共振問題之結構的卡緣連接器的立體示意圖。

圖4A為本發明之一實施例的具有改善共振問題之結構的卡緣連接器的側剖面示意圖。

圖4B為圖4A的卡緣連接器其底部結構的側剖面示意圖。

圖4C為圖4B的卡緣連接器的底部結構其下表面立體示意圖。

圖5A為圖3B的卡緣連接器去除殼體後的內部結構示意圖。

圖5B為圖5A在一方向上的側視圖。

圖5C為圖5A的俯視圖。

圖5D為圖5A在另一方向上的側視圖。

圖6為市售連接器與本發明的卡緣連接器之插入損耗的頻率變化圖。

圖7為市售連接器與本發明的卡緣連接器之遠端串擾的頻率變化圖。

圖8為本發明之一實施例的卡緣連接器在在高階模態共振下產生更高共振頻率的電場分佈。

有關本發明之前述及其他技術內容、特點與功效，在以下配合參考圖式之一較佳實施例的詳細說明中，將可清楚的呈現。以下實施例中所提到的方向用語，例如：上、下、左、右、前或後等，僅是用於參照隨附圖式的方向。因此，該等方向用語僅是用於說明並非是用於限制本發明。

圖3A為本發明之一實施例的具有改善共振問題之結構的卡緣連接器100A。卡緣連接器100A可以是一改良的PCIe CEM連接器，其包括一殼體120、一第一端子組140L(下文中亦簡稱為「端子組140L」)、一第二端子組140R(下文中亦簡稱為「端子組140R」)及一第一導體片160L(下文中亦簡稱為「導體片160L」)、一第二導體片160R(下文中亦簡稱為「導體片160R」)。殼體120的外型提供一插卡空間110位於殼體120外部的中央部位，並且殼體120的內部開設一第一排通孔128L(下文中亦簡稱為「通孔128L」)及一第二排通孔128R(下文中亦簡稱為「通孔128R」)，其分別位在插卡空間110的兩側。兩端子組140L,140R 分別設置於殼體120的第一排通孔128L及第二排通孔128R內，並分別排列在插卡空間110的兩側。在圖3A中虛線所圍部分為右端子組140R的焊接腳。每一端子組140L(或140R)包括多個接地端子G1,G2及多個訊號端子S1,S2，兩相鄰的訊號端子S1,S2位於兩接地端子G1,G2之間，以「接地-訊號-訊號-接地」的順序排列而成一組差動傳輸線，或以此順序重覆地排列而成多組差動傳輸線。每一導體片160L(或160R)是經由殼體120的下表面置入殼體120內部。如圖3A所示，殼體120的下表面具有一第一排槽孔124L(下文中亦簡稱為「槽孔124L」)及一第二排槽孔124R(下文中亦簡稱為「槽孔124R」)，以供兩導體片160L,160R分別沿安裝方向Din通過兩排槽孔124L,124R向上插入殼體120內部。

每一導體片160L(或160R)包括一長條狀板件162及多個導電彈力臂組164其連接長條狀板件162，可以是一體成型或非一體成型的。每一導電彈力臂組164包括上下對應的一上彈力臂1641及一下彈力臂1642。上彈力臂1641的下端連接長條狀板件162，上端為一開路端。下彈力臂1642的上端連接長條狀板件162，下端為一開路端。

圖3B顯示卡緣連接器100A的插卡空間110中被插入一卡式電子組件200。所有的接地端子G1,G2及訊號端子S1,S2各自具有一焊接腳露出殼體120底部之外。圖3B的虛線所圍部份為左端子組140L的焊接腳，其可供固接於一主電路板300上，主電路板300例如是電腦或伺服器的主機板。

圖4A為圖3B的A-A切面，其顯示卡緣連接器100A的殼體120、其內部兩端子組140L,140R各自的接地端子G1及兩導體片160L,160R的切面。每一接地端子G1具有一水平段G11、一垂直段G12及一弓形彎折段G13。水平段G11為固定在主電路板300上的焊接腳，其一端彎折向上而連接至垂直段G12。垂直段G12位於插卡空間110(位於殼體120外部)下方的容置空間1221中(位於殼體120內部)，並且具有一外側面G121及一內側面G123其位於外側面G121的反面。垂直段G12的外側面G121緊貼殼體120的一內側壁126，而內側面G123與導體片160L,160R的上彈力臂1641與下彈力臂1642電性接觸，而形成一上接觸點P131及一下接觸點P132。

本實施例中，殼體120的底部結構122包括位於插卡空間110下方的容置空間1221及包圍容置空間1221的一下部殼體1223。底部結構122的下表面1225設有一第一排槽孔124L及一第二排槽孔124R，其分別位於鄰近的兩端子組140L,140R之垂直段G12的內側，並與之相互平行。從切面圖來看，第一排槽孔124L位於插卡空間110與第一端子組140L之間；第二排槽孔124R位於插卡空間110與第二端子組140R之間。兩導體片160L,160R的尺寸及形狀適合分別從殼體120的下表面1225通過第一排槽孔124L及第二排槽孔124R置入其容置空間1221中。

在容置空間1221中，兩導體片160L,160R裝設於第一端子組140L與第二端子組140R之間，並且分別機械性地接觸接地端子G1的垂直段G12的內側面G123。每一導體片160L(或160R)其長度應足以接觸至少一組差動傳輸線中的兩接地端子G1,G2。同時參照圖3A及圖4A，同一導電彈力臂組164中的上彈力臂1641與下彈力臂1642皆與同一接地端子G1(或G2)接觸。當導體片160L,160R分別卡入第一排槽孔124L及第二排槽孔124R內，此時上彈力臂1641與下彈力臂1642可支撐長條狀板件162而使長條狀板件162定位於第一排槽孔124L及第二排槽孔124R內以避免其偏移或脫落。長條狀板件162結合導電彈力臂組164可以做為一屏蔽面，用以屏蔽電磁波干擾。此外，上彈力臂1641與下彈力臂1642在長條狀板件162上的位置只與接地端子G1,G2對應，上彈力臂1641與下彈力臂1642彎曲設計可使長條狀板件162與所有的訊號端子S1,S2保持隔離間距，使導體片160L,160R整體不會接觸到所有的訊號端子S1,S2。

在一實施例中，導體片160L,160R的上接觸點P131及下接觸點P132可設計在接地端子G1的中央位置G14至水平段G11(即“焊接腳”)之間的任意位置。並且，將上接觸點P131及下接觸點P132的距離設計到足夠小，使其相對於接地端子G1的整體長度而言，可以將上接觸點P131及下接觸點P132兩者視為同一零電位端點。如此，每一導體片160L(或160R)可以將同一端子組140L(或140R)中的所有接地端子G1,G2,...Gn電性連接而形成一共地結構。在導體片160L,160R處形成新的差動傳輸線不連續處P3(如圖8所示)，使差動傳輸線的高階模態差動阻抗值在新的差動傳輸線不連續處P3產生重大變化而形成半波長長度較短的駐波現象。由於波長與頻率成反比，故導體片160L,160R的存在能夠將高階模態的共振頻率推往更高頻處移動，進而改善傳輸通帶的共振問題及其導致的通帶耗損及串擾問題。

圖4B顯示了圖4A的卡緣連接器100A的底部結構122的側剖面。每一導體片160L(或160R)上的上彈力臂1641具有一上開路端點1643，下彈力臂1642具有一下開路端點1645。上開路端點1643至其對應的上接觸點P131為一向上殘段SL1，下開路端點1645至其對應的下接觸點P132為一向下殘段SL2。

在一具體的實施例中，向上殘段SL1與向下殘段SL2的長度小於10mil。上開路端點1643與下開路端點1645距離H1為1.9mm。長條狀板件162所形成的屏蔽面與接地端子G1的內側面G123的左右間距W為0.3mm。從接地端子G1的水平段G11(即”焊接腳”)到長條狀板件162中心點的距離H2為2.2mm，長條狀板件162的屏蔽面高度H3為0.75mm。

圖4C顯示訊號端子S1,S2、接地端子G1,G2及導電片160R置入殼體120內部的容置空間1221後的下表面1225結構。殼體120的下表面1225結構包括多個條狀部位1222形成一類似柵欄的構造，並且每兩條狀部位1222之間具有一間隙部位1224。每一條狀部位1222具有二槽孔124L,124R。圖4C的所有條狀部位1222上的兩排槽孔124L,124R均為橫向並排且皆朝向同一方向開口，其開口端位於殼體120的下表面1225，由開口端可延伸進入殼體120內部而連接容置空間1221(標示於圖4A)。

每一訊號端子S1,S2或接地端子G1,G2的尺寸及形狀適合通過一個對應的間隙部位1224，並通過對應的通孔128L,128R而置入殼體120內部的容置空間1221。因此每一槽孔124L及124R將位於相鄰的每兩端子之間。本實施例中的導體片160L及160R為橫向長條片狀，適合分別沿兩排槽孔124L及124R插入殼體120的容置空間1221。在一實施例中，對應同一端子組140L(或140R)的導體片160L(或160R)可以是單一長條金屬片或是多段金屬片的組成。每一段導體片160L(或160R)的長度至少需橫跨一組以「接地-訊號-訊號-接地」順序排列的差動傳輸線端子組140L(或140R)，因此導體片160L(或160R)的形狀及尺寸適合同時通過至少三個槽孔124L(或124R)而置入容置空間1221。

圖5A示出圖3B的卡緣連接器100A去除殼體120後的內部結構；圖5B為圖5A在一方向上的側視圖。圖5A及圖5B顯示兩導體片160L,160R與兩端子組140L,140R的相對位置。兩導體片160L,160R裝設完成後，皆位於兩端子組140L,140R之間，且位於插卡空間110下方的容置空間1221內。圖5C為圖5A的俯視圖；圖5D為圖5A在另一方向上的側視圖。圖5C及圖5D顯示每一端子組140L,140R中的接地端子G1,G2...,Gn與訊號端子S1,S2..,Sn的排列方式，以及導體片160L,160R的位置。

如圖5A，在一實施例中，可在主電路板300上用以和接地端子G1,G2...,Gn連接的接觸墊(pad)邊緣加上接地電通孔(via)320防止其它諧振從主電路板300產生；而將主電路板300上用以和訊號端子S1,S2連接的接觸墊(pad)下方的參考地層(未圖示)挖空以防止阻抗過低導致訊號反射。

從上述實施例的另一面向來說，本發明也提供一種具有改善共振問題之結構的卡緣連接器的形成方法，例如以一PCIe CEM連接器為改善對象，其差動阻抗為85Ω，為現今PCIe匯流排使用最廣的連接器。此方法包括：除了上述的第一排槽孔124L及第二排槽孔124R之外，也在殼體120的內部開設一第一排通孔128L及一第二排通孔128R，使第一排通孔128L及第二排通孔128R分別開口於殼體120的下表面1225並且位於殼體120之插卡空間110的兩側內；將上述第一端子組140L與第二端子組140R分別從殼體120的下表面1225通過第一排通孔128L及第二排通孔128R置入殼體120內部；再將兩導體片160L,160R也分別從下表面1225通過第一排槽孔124L及第二排槽孔124R置入殼體120內部，從而使兩導體片160L,160R裝設於第一端子組140L與第二端子組140R之間，並且分別靠近接地端子G1,G2...,Gn及訊號端子S1,S2...,Sn的內側，其中每一導體片160L,160R接觸所有的接地端子G1,G2...,Gn，但不接觸所有的訊號端子S1,S2...,Sn；接著，將一卡式電子組件200插入殼體120的插卡空間110中，並使卡式電子組件200的兩側分別與第一端子組140L與第二端子組140R電性連接。

圖6為市售連接器與本發明的卡緣連接器的插入損耗的頻率變化圖；圖7為兩者的遠端串擾的頻率變化圖。對比兩者的插入損耗及遠端串擾。圖6的插入損耗曲線C61顯示市售連接器在頻率為12GHz與24GHz處產生明顯共振，使得在高頻傳輸時的插入損耗增大，並且產生串擾，使其無法符合PCIe CEM連接器規範。圖6的插入損耗曲線C62顯示本發明改善市售之PCIe CEM連接器的高階模態共振問題，加入導體片160L,160R後，使得原本在12GHz與24GHz處所產生的共振，移到更高頻處。因此，圖7中本發明的連接器的遠端串擾曲線C72明顯較市售連接器的遠端串擾曲線C71更為緩和，且符合PCIe CEM連接器規範。

圖8以色彩顯示本發明的卡緣連接器100A在新的共振頻率下的電場分佈。當一卡式電子組件200插入插卡空間110時，置入卡緣連接器100A內部的導體片160L,160R在各端子組140L,140R的固定端(差動傳輸線的第一不連續處P1)與接觸端(差動傳輸線的第二不連續處P2)之間的差動傳輸線引入第三不連續處P3，使習知連接器內差動傳輸線上高階模態共振的半波長長度變短，將原共振頻率移往較高頻處，從而增加卡緣連接器100A傳輸通帶頻寬。導體片160L,160R的長條狀板件162及導電彈力臂組164為差動傳輸線間提供屏蔽以降低電磁波干擾，進而改善串擾問題。

綜上所述，本發明的導體片能使卡緣連接器在訊號傳輸的差動傳輸線上，再增加一個差動傳輸線的不連續處，使得原本差動傳輸線上高階模態共振的半波長長度變短，進而將原高階模態共振頻率往較高頻處位移。與市售PCIe CEM連接器相比，本發明可以有效增加訊號高速傳輸時所需要的傳輸通帶頻寬，並且改善通帶內串擾的問題。在製作成本上，僅對現有PCIe CEM結構進行微小的修改來組裝此共地金屬屏蔽片結構，除去其額外研發生產之模組經費。因此，本發明應用在電腦與伺服器連接各種關鍵零組件時，因為傳輸通帶的增加，因此可提供高速序列匯流排傳輸訊號之連接，以滿足日益增多的高速資料傳輸需求。

惟以上所述者，僅為本發明之較佳實施例而已，當不能以此限定本發明實施之範圍，即大凡依本發明申請專利範圍及發明說明內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。另外本發明的任一實施例或申請專利範圍不須達成本發明所揭露之全部目的或優點或特點。此外，摘要部分和標題僅是用來輔助專利文件搜尋之用，並非用來限制本發明之權利範圍。