JP4402259B2 - 同軸プローブ - Google Patents
同軸プローブ Download PDFInfo
- Publication number
- JP4402259B2 JP4402259B2 JP2000161345A JP2000161345A JP4402259B2 JP 4402259 B2 JP4402259 B2 JP 4402259B2 JP 2000161345 A JP2000161345 A JP 2000161345A JP 2000161345 A JP2000161345 A JP 2000161345A JP 4402259 B2 JP4402259 B2 JP 4402259B2
- Authority
- JP
- Japan
- Prior art keywords
- probe
- conductor
- coaxial
- pins
- signal pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measuring Leads Or Probes (AREA)
- Measurement Of Resistance Or Impedance (AREA)
Description
【発明の属する技術分野】
本発明は、特にマイクロストリップラインなどの高周波用導体パターンについての特性インピーダンスを測定するのに適した同軸プローブに関するものである。
【0002】
【従来の技術】
この種の同軸プローブを備えたプローブ装置として、図8に示すプローブ装置51が従来から知られている。このプローブ装置51は、例えば回路基板検査装置によって所定の電気的検査を実行する際に用いられるものであって、検査対象の回路基板に接触させられる同軸プローブ52と、回路基板検査装置におけるプローブ案内機構(図示せず)に同軸プローブ52を接続するためのコネクタ3とを備えている。同軸プローブ52は、中心導体が誘電体5およびシールド導体6によって覆われた同軸ケーブルを用いて製作され、中心導体の一端を誘電体5およびシールド導体6から突出させて形成した信号ピン4と、信号ピン4に対して平行状態で配設されてシールド導体6に半田付けされたグランドピン7とを備えている。一方、コネクタ3は、同軸プローブ52の端部が挿入され、プローブ案内機構に取り付けられた状態で同軸プローブ52を保持する。
【0003】
このプローブ装置51を用いて例えば50Ωの特性インピーダンスに規定された導体パターン41の良否を検査する際には、まず、プローブ案内機構側に取り付けられたコネクタにプローブ装置51のコネクタ3を接続する。これにより、プローブ案内機構によってプローブ装置51が保持されると共に、信号ピン4およびグランドピン7が回路基板検査装置に電気的に接続される。次に、図9に示すように、プローブ案内機構がプローブ装置51を所定の検査位置に移動させて回路基板Pの表面に向けて下動させることにより、信号ピン4およびグランドピン7の先端部が導体パターン41,42にそれぞれ接触する。この後、信号ピン4およびグランドピン7を介して導体パターン41,42に検査用信号を出力して導体パターン41の特性インピーダンスを測定し、その測定値に基づいて回路基板Pの良否を検査する。
【0004】
【発明が解決しようとする課題】
ところが、従来のプローブ装置51には、以下の問題点がある。すなわち、従来のプローブ装置51では、信号ピン4が誘電体5から突出させられているため、その分インダクタンスが過剰になる。このため、同軸プローブ52における同軸線路の特性インピーダンスと、信号ピン4およびグランドピン7間の平行線路のインピーダンスとが大きく異なる結果、その境界部分でミスマッチングが生じている。したがって、導体パターン41の特性インピーダンスを測定する際に、このインピーダンスミスマッチングに起因して反射、伝送特性および伝送遅延特性に影響が及んで測定値に誤差が生じる。このため、その測定誤差を回路基板検査装置側でソフト的に補正する必要がある。しかし、その測定誤差を完全に補正するのは非常に困難であり、補正しきれない測定誤差に起因して導体パターン41の特性インピーダンスの良否、ひいては回路基板Pの良否を誤判別してしまうことがあるという問題点が存在する。また、この補正を行うために検査時間が長引く結果、検査コストが高騰しているという問題点もある。さらに、従来のプローブ装置51では、プロービング時に導体パターン41,42に押し付けられた際に、比較的柔らかい金属で形成された信号ピン4およびグランドピン7が折れ曲がることがあり、かかる場合には、信号ピン4およびグランドピン7間の平行度の変化に応じて平行線路のインピーダンスが変化するため、測定誤差の補正が実質的にできない状態になるという問題が発生する。また、何度も折り曲げた場合には、プローブ装置51自体が破損するという問題点もある。
【0005】
本発明は、かかる問題点に鑑みてなされたものであり、測定精度の向上、検査時間の短縮、およびピンの強度向上を図ることが可能な同軸プローブを提供することを主目的とする。
【0006】
【課題を解決するための手段】
上記目的を達成すべく請求項1記載の同軸プローブは、同軸ケーブルの中心導体を誘電体部分から突出させて形成した信号ピンと、信号ピンに並設され同軸ケーブルのシールド導体に電気的に接続されたグランドピンとを備え、プロービング時に両ピンを一対の検査対象体に対してそれぞれ接触可能に構成されている同軸プローブにおいて、一対の導体パターンが一面に形成されると共にシールドパターンが他面に形成された誘電体基板で構成されて、一方の導体パターンが信号ピンに接続され、かつ他方の導体パターンがグランドピンに接続されて両ピンの間に配置されたインピーダンス補正用の容量性エレメントを一対備え、一対の容量性エレメントは、シールドパターンをそれぞれ外向きにした状態で両ピンを挟んで対向配置されていることを特徴とする。
【0011】
【発明の実施の形態】
以下、添付図面を参照して、同軸プローブの好適な実施の形態について説明する。なお、従来のプローブ装置51と同一の構成要素については、同一の符号を付して重複した説明を省略する。
【0012】
最初に、プローブ装置1の構成について、図1〜4を参照して説明する。
【0013】
プローブ装置1は、例えば回路基板検査装置に装着されて所定の電気的検査を実行するためのものであって、検査対象の回路基板Pにプロービング可能に構成された同軸プローブ2と、プローブ案内機構(図示せず)に同軸プローブ2を接続するためのコネクタ3とを備えている。同軸プローブ2は、中心導体およびシールド導体間のインピーダンスが50Ωの同軸ケーブル(例えばセミリジットケーブル)を用いて製作され、同軸ケーブルにおける中心導体の一端を誘電体5およびシールド導体6から突出させると共にその先端部が斜めに切断された信号ピン4と、先端部が斜めに切断されると共にシールド導体6に半田付けされて信号ピン4に対して並設されたグランドピン7と、信号ピン4およびグランドピン7の間に架け渡された状態で固定された容量性エレメント8とを備えている。この場合、グランドピン7は、例えば、信号ピン4と同じ材質の導線を用いて形成されている。
【0014】
容量性エレメント8は、サーフェイスマイクロストリップギャップ構造を有しており、図3に示すように、例えばガラスエポキシを基材とする平板状の誘電体基板11で構成されている。この場合、誘電体基板11の一面には、互いに絶縁された導体パターン12,13が平行状態で対向するように形成されている。このため、容量性エレメント8の両導体パターン12,13間には、所定のキャパシタンス値を有するキャパシタ(静電容量)が形成され、そのキャパシタンス値は、導体パターン12,13の形状、および誘電体基板11の誘電率や厚みで決定される。また、誘電体基板11の他面には、シールドパターン14が全域に亘って形成され、誘電体基板11の他面側から信号ピン4への雑音の混入や、誘電体などが周囲に存在することに起因する容量性エレメント8のキャパシタンス値の変動を防止する。また、容量性エレメント8は、図2に示すように、導体パターン12が信号ピン4に半田付けされると共に、導体パターン13がグランドピン7に半田付けされる。
【0015】
この場合、同軸プローブ2は、図5に示すように、ラダー回路で等価的に表される。つまり、同軸プローブ2の同軸ケーブル本体10が、インダクタL1,L2およびキャパシタC1で等価的に表され、信号ピン4が、インダクタL3,L4で等価的に表され、グランドピン7が、インダクタL5,L6で等価的に表される。また、容量性エレメント8は、等価的に導体パターン12,13間のキャパシタンスC2で表される。したがって、信号ピン4およびグランドピン7の間の平行線路のインピーダンスは、容量性エレメント8のキャパシタンスC2によって、同軸ケーブル本体10の特性インピーダンス(50Ω)とほぼ等しくなるように補正される。したがって、特性インピーダンスが50Ωの導体パターン41,42にプロービングした際に、同軸プローブ2と導体パターン41,42との間のインピーダンスミスマッチングが回避される。なお、導体パターン12(または13)に対向する導体パターン13(または12)の縁部をトリミングすることによって、より確実に信号ピン4およびグランドピン7の間のインピーダンスを同軸ケーブル本体10の特性インピーダンスと等しくなるように補正することができる。
【0016】
また、容量性エレメント8に代えて、図4に示す容量性エレメント9を用いることもできる。この容量性エレメント9は、誘電体基板11の一方の面にのみ凹字状の導体パターン15と凸字状の導体パターン16が形成されている。この容量性エレメント9によれば、導体パターン15,16の対向面積が大きくなるため、容量性エレメント8と比較して、キャパシタンスC2を大きくすることができる。したがって、誘電体基板11に形成する導体パターンの形状や大きさを適宜規定することにより、同軸ケーブル本体10の特性インピーダンスや、信号ピン4およびグランドピン7の突出長(つまり、インダクタンスL3〜L6)に合致するように、インピーダンスを確実に補正することができる。
【0017】
このプローブ装置1は、従来のプローブ装置51と同様にして回路基板検査装置に接続される。そして、回路基板Pを検査する際には、プローブ案内機構がプローブ装置1を所定の検査位置に移動させて回路基板Pの表面に向けて下動させることにより、信号ピン4およびグランドピン7の先端部を例えば導体パターン41,42にそれぞれ接触させる。この後、信号ピン4およびグランドピン7を介して導体パターン41,42に検査用信号を出力して導体パターン41の特性インピーダンスを測定し、その測定値に基づいて回路基板Pの良否を検査する。
【0018】
この場合、このプローブ装置1では、信号ピン4およびグランドピン7間のインピーダンスが容量性エレメント8によって補正されているため、同軸プローブ2と導体パターン41,42との間でのミスマッチングが生じない。このため、従来のプローブ装置51とは異なり、測定値の補正処理を省くことができる。したがって、従来のプローブ装置51を用いた電気的検査と比較して、検査時間を大幅に短縮することができる。また、このプローブ装置1によれば、従来のソフト的なインピーダンス補正とは異なり、容量性エレメント8によってインピーダンスが予め補正された状態で電気的検査を行うことができるため、導体パターン41,42の特性インピーダンスについての測定精度を向上させることができる。さらに、このプローブ装置1では、信号ピン4およびグランドピン7間に容量性エレメント8を架け渡して固定している。したがって、信号ピン4およびグランドピン7が互いに補強し合うため、その強度が向上し、これにより、両ピン4,7の折れ曲がりを回避することができると共にプロービング精度を向上させることができる。
【0019】
なお、信号ピン4およびグランドピン7の間に1つの容量性エレメント8を架け渡して固定した例について説明したが、同軸プローブの構成はこれに限定されず、図6に示すプローブ装置21のように、信号ピン4およびグランドピン7を長目にして同軸プローブ22を構成する場合、複数の容量性エレメント8,8を両ピン4,7の長さ方向に沿って配置することができる。また、図7に示すプローブ装置31のように、両ピン4,7を挟んで一対の容量性エレメント8,8を対向配置させて同軸プローブ32を構成してもよい。この場合には、誘電体基板11,11にそれぞれ形成されたシールドパターン14,14によって、信号ピン4への雑音の混入や周囲の誘電体の影響を、より確実に防止することができる。また、チップコンデンサなどの各種コンデンサで容量性エレメントを構成することもできる。
【0020】
さらに、両ピン4,7間のインピーダンスを補正する容量性エレメント8を例に挙げて説明したが、容量性エレメントは、これに限定されず、特性インピーダンスが互いに異なる同軸ケーブル本体10および導体パターンの両者間を容量性エレメントによってインピーダンス整合を可能に構成することもできる。また、特性インピーダンスが50Ωの同軸ケーブルを用いて同軸プローブ2を構成した例について説明したが、28Ω、56Ωおよび75Ωなどの特性インピーダンスを有する各種同軸ケーブルを用いて同軸プローブを構成することができる。
【0021】
【発明の効果】
以上のように、請求項1記載の同軸プローブによれば、信号ピンおよびグランドピン間に容量性エレメントを配置したことにより、信号ピンおよびグランドピン間のインピーダンスを補正することができるため、測定値に対するソフト的な補正処理を省くことができ、これにより、検査対象体に対する検査時間を短縮することができると共に高精度で検査することができる。また、容量性エレメントによって両ピンの強度を向上させることができる結果、両ピンの折れ曲がりを防止することができる。
【0022】
また、一対の導体パターンが形成された誘電体基板で容量性エレメントを構成したことにより、容易にトリミングを行うことができるため、確実かつ容易にインピーダンスを補正することができる。
【0024】
また、誘電体基板の他面にシールドパターンを形成したことにより、雑音や測定環境条件の影響を軽減することができるため、測定精度を向上させることができる。
【0025】
さらに、シールドパターンをそれぞれ外向きにした状態で両ピンを挟んで一対の容量性エレメントを対向配置したことにより、雑音や測定環境条件の影響をより軽減することができるため、測定精度をさらに向上させることができる。
【図面の簡単な説明】
【図1】 コンタクトプローブ装置1の外観斜視図である。
【図2】 コンタクトプローブ装置1の正面図である。
【図3】 容量性エレメント8の外観斜視図である。
【図4】 容量性エレメント9の外観斜視図である。
【図5】 同軸プローブ2の等価回路図である。
【図6】 コンタクトプローブ装置21の外観斜視図である。
【図7】 コンタクトプローブ装置31の正面図である。
【図8】 従来のコンタクトプローブ装置51の外観斜視図である。
【図9】 従来のコンタクトプローブ装置51によってプロービングを行っている状態の斜視図である。
【符号の説明】
1,21,31 プローブ装置
2,22,32 同軸プローブ
4 信号ピン
5 誘電体
6 シールド導体
7 グランドピン
8,9 容量性エレメント
10 同軸ケーブル本体
11 誘電体基板
12,13,15,16 導体パターン
14 シールドパターン
41,42 導体パターン
Claims (1)
- 同軸ケーブルの中心導体を誘電体部分から突出させて形成した信号ピンと、当該信号ピンに並設され前記同軸ケーブルのシールド導体に電気的に接続されたグランドピンとを備え、プロービング時に前記両ピンを一対の検査対象体に対してそれぞれ接触可能に構成されている同軸プローブにおいて、
一対の導体パターンが一面に形成されると共にシールドパターンが他面に形成された誘電体基板で構成されて、一方の当該導体パターンが前記信号ピンに接続され、かつ他方の当該導体パターンが前記グランドピンに接続されて当該両ピンの間に配置されたインピーダンス補正用の容量性エレメントを一対備え、
前記一対の容量性エレメントは、前記シールドパターンをそれぞれ外向きにした状態で前記両ピンを挟んで対向配置されていることを特徴とする同軸プローブ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000161345A JP4402259B2 (ja) | 2000-05-31 | 2000-05-31 | 同軸プローブ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000161345A JP4402259B2 (ja) | 2000-05-31 | 2000-05-31 | 同軸プローブ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001343406A JP2001343406A (ja) | 2001-12-14 |
JP4402259B2 true JP4402259B2 (ja) | 2010-01-20 |
Family
ID=18665381
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000161345A Expired - Fee Related JP4402259B2 (ja) | 2000-05-31 | 2000-05-31 | 同軸プローブ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4402259B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100877941B1 (ko) | 2007-05-28 | 2009-01-12 | 서울시립대학교 산학협력단 | 복소 유전율 및 복소 투자율 측정용 프로브 제조 방법, 프로브 및 측정 장치 |
WO2011068506A1 (en) * | 2009-12-02 | 2011-06-09 | Hewlett-Packard Development Company, L.P. | Signal sensing devices and circuit boards |
JP6342406B2 (ja) * | 2013-09-13 | 2018-06-13 | 株式会社テクノプローブ | プローブ及びプローブカード |
JP7236848B2 (ja) | 2018-11-27 | 2023-03-10 | 日本メクトロン株式会社 | プローブ装置、電気検査装置、および電気検査方法 |
-
2000
- 2000-05-31 JP JP2000161345A patent/JP4402259B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001343406A (ja) | 2001-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7439748B2 (en) | Method and apparatus for measuring high-frequency electrical characteristics of electronic device, and method for calibrating apparatus for measuring high-frequency electrical characteristics | |
US7173433B2 (en) | Circuit property measurement method | |
CN108735678B (zh) | 一种量子裸芯片立体封装结构及其封装方法 | |
JPH02237131A (ja) | 半導体icの試験装置及び試験方法 | |
JP4402259B2 (ja) | 同軸プローブ | |
US11204368B2 (en) | Inspection device | |
CN211741499U (zh) | 射频测试和校准装置 | |
JP2011506925A (ja) | Eco接触器 | |
US8183464B2 (en) | Substrate pad structure | |
CN214895535U (zh) | 天线装置和天线板测试结构 | |
KR100227283B1 (ko) | 고주파용 프로브 카드 | |
JPH07122602A (ja) | 高周波プローブ及びプローブカード | |
JPH10213593A (ja) | 接触子及びその接触子を用いた接続治具 | |
US20110043192A1 (en) | Coaxial-cable probe structure | |
JP2003232834A (ja) | 高周波・高速用デバイスの検査方法および検査治具 | |
CA1303167C (en) | Electrical connector | |
WO2023079866A1 (ja) | アンテナおよび通信装置 | |
JP7242613B2 (ja) | 基板間接続構造および基板間接続方法 | |
JPS6171367A (ja) | 固定ブロ−ブカ−ド | |
JPH04106484A (ja) | 高周波特性測定用ソケット | |
WO2005101035A1 (ja) | 電子部品の高周波電気特性測定方法および装置、高周波電気特性測定装置の校正方法 | |
WO2005101036A1 (ja) | 電子部品の高周波電気特性測定方法および装置 | |
JP3552877B2 (ja) | 回路基板 | |
JPH09102521A (ja) | プローブカード | |
US5099201A (en) | Stripline test adapter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070521 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090728 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090917 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091027 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091029 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141106 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |