JP2001343406A - 同軸プローブ - Google Patents
同軸プローブInfo
- Publication number
- JP2001343406A JP2001343406A JP2000161345A JP2000161345A JP2001343406A JP 2001343406 A JP2001343406 A JP 2001343406A JP 2000161345 A JP2000161345 A JP 2000161345A JP 2000161345 A JP2000161345 A JP 2000161345A JP 2001343406 A JP2001343406 A JP 2001343406A
- Authority
- JP
- Japan
- Prior art keywords
- probe
- coaxial
- pins
- coaxial probe
- capacitive element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 測定精度の向上、検査時間の短縮、およびピ
ンの強度向上を図ることが可能な同軸プローブを提供す
る。 【解決手段】 同軸ケーブル１０の中心導体を誘電体部
分５から突出させて形成した信号ピン４と、信号ピン４
に並設され同軸ケーブル１０のシールド導体６に電気的
に接続されたグランドピン７とを備え、プロービング時
に両ピン４，７を一対の検査対象体に対してそれぞれ接
触可能に構成されている同軸プローブ２において、両ピ
ン４，７の間に配置されたインピーダンス補正用の容量
性エレメント８を備えている。
ンの強度向上を図ることが可能な同軸プローブを提供す
る。 【解決手段】 同軸ケーブル１０の中心導体を誘電体部
分５から突出させて形成した信号ピン４と、信号ピン４
に並設され同軸ケーブル１０のシールド導体６に電気的
に接続されたグランドピン７とを備え、プロービング時
に両ピン４，７を一対の検査対象体に対してそれぞれ接
触可能に構成されている同軸プローブ２において、両ピ
ン４，７の間に配置されたインピーダンス補正用の容量
性エレメント８を備えている。
Description
【０００１】
【発明の属する技術分野】本発明は、特にマイクロスト
リップラインなどの高周波用導体パターンについての特
性インピーダンスを測定するのに適した同軸プローブに
関するものである。
リップラインなどの高周波用導体パターンについての特
性インピーダンスを測定するのに適した同軸プローブに
関するものである。
【０００２】
【従来の技術】この種の同軸プローブを備えたプローブ
装置として、図８に示すプローブ装置５１が従来から知
られている。このプローブ装置５１は、例えば回路基板
検査装置によって所定の電気的検査を実行する際に用い
られるものであって、検査対象の回路基板に接触させら
れる同軸プローブ５２と、回路基板検査装置におけるプ
ローブ案内機構（図示せず）に同軸プローブ５２を接続
するためのコネクタ３とを備えている。同軸プローブ５
２は、中心導体が誘電体５およびシールド導体６によっ
て覆われた同軸ケーブルを用いて製作され、中心導体の
一端を誘電体５およびシールド導体６から突出させて形
成した信号ピン４と、信号ピン４に対して平行状態で配
設されてシールド導体６に半田付けされたグランドピン
７とを備えている。一方、コネクタ３は、同軸プローブ
５２の端部が挿入され、プローブ案内機構に取り付けら
れた状態で同軸プローブ５２を保持する。
装置として、図８に示すプローブ装置５１が従来から知
られている。このプローブ装置５１は、例えば回路基板
検査装置によって所定の電気的検査を実行する際に用い
られるものであって、検査対象の回路基板に接触させら
れる同軸プローブ５２と、回路基板検査装置におけるプ
ローブ案内機構（図示せず）に同軸プローブ５２を接続
するためのコネクタ３とを備えている。同軸プローブ５
２は、中心導体が誘電体５およびシールド導体６によっ
て覆われた同軸ケーブルを用いて製作され、中心導体の
一端を誘電体５およびシールド導体６から突出させて形
成した信号ピン４と、信号ピン４に対して平行状態で配
設されてシールド導体６に半田付けされたグランドピン
７とを備えている。一方、コネクタ３は、同軸プローブ
５２の端部が挿入され、プローブ案内機構に取り付けら
れた状態で同軸プローブ５２を保持する。
【０００３】このプローブ装置５１を用いて例えば５０
Ωの特性インピーダンスに規定された導体パターン４１
の良否を検査する際には、まず、プローブ案内機構側に
取り付けられたコネクタにプローブ装置５１のコネクタ
３を接続する。これにより、プローブ案内機構によって
プローブ装置５１が保持されると共に、信号ピン４およ
びグランドピン７が回路基板検査装置に電気的に接続さ
れる。次に、図９に示すように、プローブ案内機構がプ
ローブ装置５１を所定の検査位置に移動させて回路基板
Ｐの表面に向けて下動させることにより、信号ピン４お
よびグランドピン７の先端部が導体パターン４１，４２
にそれぞれ接触する。この後、信号ピン４およびグラン
ドピン７を介して導体パターン４１，４２に検査用信号
を出力して導体パターン４１の特性インピーダンスを測
定し、その測定値に基づいて回路基板Ｐの良否を検査す
る。
Ωの特性インピーダンスに規定された導体パターン４１
の良否を検査する際には、まず、プローブ案内機構側に
取り付けられたコネクタにプローブ装置５１のコネクタ
３を接続する。これにより、プローブ案内機構によって
プローブ装置５１が保持されると共に、信号ピン４およ
びグランドピン７が回路基板検査装置に電気的に接続さ
れる。次に、図９に示すように、プローブ案内機構がプ
ローブ装置５１を所定の検査位置に移動させて回路基板
Ｐの表面に向けて下動させることにより、信号ピン４お
よびグランドピン７の先端部が導体パターン４１，４２
にそれぞれ接触する。この後、信号ピン４およびグラン
ドピン７を介して導体パターン４１，４２に検査用信号
を出力して導体パターン４１の特性インピーダンスを測
定し、その測定値に基づいて回路基板Ｐの良否を検査す
る。
【０００４】
【発明が解決しようとする課題】ところが、従来のプロ
ーブ装置５１には、以下の問題点がある。すなわち、従
来のプローブ装置５１では、信号ピン４が誘電体５から
突出させられているため、その分インダクタンスが過剰
になる。このため、同軸プローブ５２における同軸線路
の特性インピーダンスと、信号ピン４およびグランドピ
ン７間の平行線路のインピーダンスとが大きく異なる結
果、その境界部分でミスマッチングが生じている。した
がって、導体パターン４１の特性インピーダンスを測定
する際に、このインピーダンスミスマッチングに起因し
て反射、伝送特性および伝送遅延特性に影響が及んで測
定値に誤差が生じる。このため、その測定誤差を回路基
板検査装置側でソフト的に補正する必要がある。しか
し、その測定誤差を完全に補正するのは非常に困難であ
り、補正しきれない測定誤差に起因して導体パターン４
１の特性インピーダンスの良否、ひいては回路基板Ｐの
良否を誤判別してしまうことがあるという問題点が存在
する。また、この補正を行うために検査時間が長引く結
果、検査コストが高騰しているという問題点もある。さ
らに、従来のプローブ装置５１では、プロービング時に
導体パターン４１，４２に押し付けられた際に、比較的
柔らかい金属で形成された信号ピン４およびグランドピ
ン７が折れ曲がることがあり、かかる場合には、信号ピ
ン４およびグランドピン７間の平行度の変化に応じて平
行線路のインピーダンスが変化するため、測定誤差の補
正が実質的にできない状態になるという問題が発生す
る。また、何度も折り曲げた場合には、プローブ装置５
１自体が破損するという問題点もある。
ーブ装置５１には、以下の問題点がある。すなわち、従
来のプローブ装置５１では、信号ピン４が誘電体５から
突出させられているため、その分インダクタンスが過剰
になる。このため、同軸プローブ５２における同軸線路
の特性インピーダンスと、信号ピン４およびグランドピ
ン７間の平行線路のインピーダンスとが大きく異なる結
果、その境界部分でミスマッチングが生じている。した
がって、導体パターン４１の特性インピーダンスを測定
する際に、このインピーダンスミスマッチングに起因し
て反射、伝送特性および伝送遅延特性に影響が及んで測
定値に誤差が生じる。このため、その測定誤差を回路基
板検査装置側でソフト的に補正する必要がある。しか
し、その測定誤差を完全に補正するのは非常に困難であ
り、補正しきれない測定誤差に起因して導体パターン４
１の特性インピーダンスの良否、ひいては回路基板Ｐの
良否を誤判別してしまうことがあるという問題点が存在
する。また、この補正を行うために検査時間が長引く結
果、検査コストが高騰しているという問題点もある。さ
らに、従来のプローブ装置５１では、プロービング時に
導体パターン４１，４２に押し付けられた際に、比較的
柔らかい金属で形成された信号ピン４およびグランドピ
ン７が折れ曲がることがあり、かかる場合には、信号ピ
ン４およびグランドピン７間の平行度の変化に応じて平
行線路のインピーダンスが変化するため、測定誤差の補
正が実質的にできない状態になるという問題が発生す
る。また、何度も折り曲げた場合には、プローブ装置５
１自体が破損するという問題点もある。
【０００５】本発明は、かかる問題点に鑑みてなされた
ものであり、測定精度の向上、検査時間の短縮、および
ピンの強度向上を図ることが可能な同軸プローブを提供
することを主目的とする。
ものであり、測定精度の向上、検査時間の短縮、および
ピンの強度向上を図ることが可能な同軸プローブを提供
することを主目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成すべく請
求項１記載の同軸プローブは、同軸ケーブルの中心導体
を誘電体部分から突出させて形成した信号ピンと、信号
ピンに並設され同軸ケーブルのシールド導体に電気的に
接続されたグランドピンとを備え、プロービング時に両
ピンを一対の検査対象体に対してそれぞれ接触可能に構
成されている同軸プローブにおいて、両ピンの間に配置
されたインピーダンス補正用の容量性エレメントを備え
ていることを特徴とする。
求項１記載の同軸プローブは、同軸ケーブルの中心導体
を誘電体部分から突出させて形成した信号ピンと、信号
ピンに並設され同軸ケーブルのシールド導体に電気的に
接続されたグランドピンとを備え、プロービング時に両
ピンを一対の検査対象体に対してそれぞれ接触可能に構
成されている同軸プローブにおいて、両ピンの間に配置
されたインピーダンス補正用の容量性エレメントを備え
ていることを特徴とする。
【０００７】請求項２記載の同軸プローブは、請求項１
記載の同軸プローブにおいて、容量性エレメントは、一
対の導体パターンが形成された誘電体基板で構成され、
一方の導体パターンが信号ピンに接続され、かつ他方の
導体パターンがグランドピンに接続されていることを特
徴とする。
記載の同軸プローブにおいて、容量性エレメントは、一
対の導体パターンが形成された誘電体基板で構成され、
一方の導体パターンが信号ピンに接続され、かつ他方の
導体パターンがグランドピンに接続されていることを特
徴とする。
【０００８】請求項３記載の同軸プローブは、請求項１
または２記載の同軸プローブにおいて、複数の容量性エ
レメントが両ピンの長さ方向に沿って配置されているこ
とを特徴とする。
または２記載の同軸プローブにおいて、複数の容量性エ
レメントが両ピンの長さ方向に沿って配置されているこ
とを特徴とする。
【０００９】請求項４記載の同軸プローブは、請求項１
から３のいずれかに記載の同軸プローブにおいて、容量
性エレメントは、一対の導体パターンが誘電体基板の一
面に形成され、かつシールドパターンが他面に形成され
ていることを特徴とする。
から３のいずれかに記載の同軸プローブにおいて、容量
性エレメントは、一対の導体パターンが誘電体基板の一
面に形成され、かつシールドパターンが他面に形成され
ていることを特徴とする。
【００１０】請求項５記載の同軸プローブは、請求項４
記載の同軸プローブにおいて、一対の容量性エレメント
がシールドパターンをそれぞれ外向きにした状態で両ピ
ンを挟んで対向配置されていることを特徴とする。
記載の同軸プローブにおいて、一対の容量性エレメント
がシールドパターンをそれぞれ外向きにした状態で両ピ
ンを挟んで対向配置されていることを特徴とする。
【００１１】
【発明の実施の形態】以下、添付図面を参照して、本発
明に係る同軸プローブの好適な発明の実施の形態につい
て説明する。なお、従来のプローブ装置５１と同一の構
成要素については、同一の符号を付して重複した説明を
省略する。
明に係る同軸プローブの好適な発明の実施の形態につい
て説明する。なお、従来のプローブ装置５１と同一の構
成要素については、同一の符号を付して重複した説明を
省略する。
【００１２】最初に、プローブ装置１の構成について、
図１〜４を参照して説明する。
図１〜４を参照して説明する。
【００１３】プローブ装置１は、例えば回路基板検査装
置に装着されて所定の電気的検査を実行するためのもの
であって、検査対象の回路基板Ｐにプロービング可能に
構成された同軸プローブ２と、プローブ案内機構（図示
せず）に同軸プローブ２を接続するためのコネクタ３と
を備えている。同軸プローブ２は、中心導体およびシー
ルド導体間のインピーダンスが５０Ωの同軸ケーブル
（例えばセミリジットケーブル）を用いて製作され、同
軸ケーブルにおける中心導体の一端を誘電体５およびシ
ールド導体６から突出させると共にその先端部が斜めに
切断された信号ピン４と、先端部が斜めに切断されると
共にシールド導体６に半田付けされて信号ピン４に対し
て並設されたグランドピン７と、信号ピン４およびグラ
ンドピン７の間に架け渡された状態で固定された容量性
エレメント８とを備えている。この場合、グランドピン
７は、例えば、信号ピン４と同じ材質の導線を用いて形
成されている。
置に装着されて所定の電気的検査を実行するためのもの
であって、検査対象の回路基板Ｐにプロービング可能に
構成された同軸プローブ２と、プローブ案内機構（図示
せず）に同軸プローブ２を接続するためのコネクタ３と
を備えている。同軸プローブ２は、中心導体およびシー
ルド導体間のインピーダンスが５０Ωの同軸ケーブル
（例えばセミリジットケーブル）を用いて製作され、同
軸ケーブルにおける中心導体の一端を誘電体５およびシ
ールド導体６から突出させると共にその先端部が斜めに
切断された信号ピン４と、先端部が斜めに切断されると
共にシールド導体６に半田付けされて信号ピン４に対し
て並設されたグランドピン７と、信号ピン４およびグラ
ンドピン７の間に架け渡された状態で固定された容量性
エレメント８とを備えている。この場合、グランドピン
７は、例えば、信号ピン４と同じ材質の導線を用いて形
成されている。
【００１４】容量性エレメント８は、サーフェイスマイ
クロストリップギャップ構造を有しており、図３に示す
ように、例えばガラスエポキシを基材とする平板状の誘
電体基板１１で構成されている。この場合、誘電体基板
１１の一面には、互いに絶縁された導体パターン１２，
１３が平行状態で対向するように形成されている。この
ため、容量性エレメント８の両導体パターン１２，１３
間には、所定のキャパシタンス値を有するキャパシタ
（静電容量）が形成され、そのキャパシタンス値は、導
体パターン１２，１３の形状、および誘電体基板１１の
誘電率や厚みで決定される。また、誘電体基板１１の他
面には、シールドパターン１４が全域に亘って形成さ
れ、誘電体基板１１の他面側から信号ピン４への雑音の
混入や、誘電体などが周囲に存在することに起因する容
量性エレメント８のキャパシタンス値の変動を防止す
る。また、容量性エレメント８は、図２に示すように、
導体パターン１２が信号ピン４に半田付けされると共
に、導体パターン１３がグランドピン７に半田付けされ
る。
クロストリップギャップ構造を有しており、図３に示す
ように、例えばガラスエポキシを基材とする平板状の誘
電体基板１１で構成されている。この場合、誘電体基板
１１の一面には、互いに絶縁された導体パターン１２，
１３が平行状態で対向するように形成されている。この
ため、容量性エレメント８の両導体パターン１２，１３
間には、所定のキャパシタンス値を有するキャパシタ
（静電容量）が形成され、そのキャパシタンス値は、導
体パターン１２，１３の形状、および誘電体基板１１の
誘電率や厚みで決定される。また、誘電体基板１１の他
面には、シールドパターン１４が全域に亘って形成さ
れ、誘電体基板１１の他面側から信号ピン４への雑音の
混入や、誘電体などが周囲に存在することに起因する容
量性エレメント８のキャパシタンス値の変動を防止す
る。また、容量性エレメント８は、図２に示すように、
導体パターン１２が信号ピン４に半田付けされると共
に、導体パターン１３がグランドピン７に半田付けされ
る。
【００１５】この場合、同軸プローブ２は、図５に示す
ように、ラダー回路で等価的に表される。つまり、同軸
プローブ２の同軸ケーブル本体１０が、インダクタＬ
１，Ｌ２およびキャパシタＣ１で等価的に表され、信号
ピン４が、インダクタＬ３，Ｌ４で等価的に表され、グ
ランドピン７が、インダクタＬ５，Ｌ６で等価的に表さ
れる。また、容量性エレメント８は、等価的に導体パタ
ーン１２，１３間のキャパシタンスＣ２で表される。し
たがって、信号ピン４およびグランドピン７の間の平行
線路のインピーダンスは、容量性エレメント８のキャパ
シタンスＣ２によって、同軸ケーブル本体１０の特性イ
ンピーダンス（５０Ω）とほぼ等しくなるように補正さ
れる。したがって、特性インピーダンスが５０Ωの導体
パターン４１，４２にプロービングした際に、同軸プロ
ーブ２と導体パターン４１，４２との間のインピーダン
スミスマッチングが回避される。なお、導体パターン１
２（または１３）に対向する導体パターン１３（または
１２）の縁部をトリミングすることによって、より確実
に信号ピン４およびグランドピン７の間のインピーダン
スを同軸ケーブル本体１０の特性インピーダンスと等し
くなるように補正することができる。
ように、ラダー回路で等価的に表される。つまり、同軸
プローブ２の同軸ケーブル本体１０が、インダクタＬ
１，Ｌ２およびキャパシタＣ１で等価的に表され、信号
ピン４が、インダクタＬ３，Ｌ４で等価的に表され、グ
ランドピン７が、インダクタＬ５，Ｌ６で等価的に表さ
れる。また、容量性エレメント８は、等価的に導体パタ
ーン１２，１３間のキャパシタンスＣ２で表される。し
たがって、信号ピン４およびグランドピン７の間の平行
線路のインピーダンスは、容量性エレメント８のキャパ
シタンスＣ２によって、同軸ケーブル本体１０の特性イ
ンピーダンス（５０Ω）とほぼ等しくなるように補正さ
れる。したがって、特性インピーダンスが５０Ωの導体
パターン４１，４２にプロービングした際に、同軸プロ
ーブ２と導体パターン４１，４２との間のインピーダン
スミスマッチングが回避される。なお、導体パターン１
２（または１３）に対向する導体パターン１３（または
１２）の縁部をトリミングすることによって、より確実
に信号ピン４およびグランドピン７の間のインピーダン
スを同軸ケーブル本体１０の特性インピーダンスと等し
くなるように補正することができる。
【００１６】また、容量性エレメント８に代えて、図４
に示す容量性エレメント９を用いることもできる。この
容量性エレメント９は、誘電体基板１１の一方の面にの
み凹字状の導体パターン１５と凸字状の導体パターン１
６が形成されている。この容量性エレメント９によれ
ば、導体パターン１５，１６の対向面積が大きくなるた
め、容量性エレメント８と比較して、キャパシタンスＣ
２を大きくすることができる。したがって、誘電体基板
１１に形成する導体パターンの形状や大きさを適宜規定
することにより、同軸ケーブル本体１０の特性インピー
ダンスや、信号ピン４およびグランドピン７の突出長
（つまり、インダクタンスＬ３〜Ｌ６）に合致するよう
に、インピーダンスを確実に補正することができる。
に示す容量性エレメント９を用いることもできる。この
容量性エレメント９は、誘電体基板１１の一方の面にの
み凹字状の導体パターン１５と凸字状の導体パターン１
６が形成されている。この容量性エレメント９によれ
ば、導体パターン１５，１６の対向面積が大きくなるた
め、容量性エレメント８と比較して、キャパシタンスＣ
２を大きくすることができる。したがって、誘電体基板
１１に形成する導体パターンの形状や大きさを適宜規定
することにより、同軸ケーブル本体１０の特性インピー
ダンスや、信号ピン４およびグランドピン７の突出長
（つまり、インダクタンスＬ３〜Ｌ６）に合致するよう
に、インピーダンスを確実に補正することができる。
【００１７】このプローブ装置１は、従来のプローブ装
置５１と同様にして回路基板検査装置に接続される。そ
して、回路基板Ｐを検査する際には、プローブ案内機構
がプローブ装置１を所定の検査位置に移動させて回路基
板Ｐの表面に向けて下動させることにより、信号ピン４
およびグランドピン７の先端部を例えば導体パターン４
１，４２にそれぞれ接触させる。この後、信号ピン４お
よびグランドピン７を介して導体パターン４１，４２に
検査用信号を出力して導体パターン４１の特性インピー
ダンスを測定し、その測定値に基づいて回路基板Ｐの良
否を検査する。
置５１と同様にして回路基板検査装置に接続される。そ
して、回路基板Ｐを検査する際には、プローブ案内機構
がプローブ装置１を所定の検査位置に移動させて回路基
板Ｐの表面に向けて下動させることにより、信号ピン４
およびグランドピン７の先端部を例えば導体パターン４
１，４２にそれぞれ接触させる。この後、信号ピン４お
よびグランドピン７を介して導体パターン４１，４２に
検査用信号を出力して導体パターン４１の特性インピー
ダンスを測定し、その測定値に基づいて回路基板Ｐの良
否を検査する。
【００１８】この場合、このプローブ装置１では、信号
ピン４およびグランドピン７間のインピーダンスが容量
性エレメント８によって補正されているため、同軸プロ
ーブ２と導体パターン４１，４２との間でのミスマッチ
ングが生じない。このため、従来のプローブ装置５１と
は異なり、測定値の補正処理を省くことができる。した
がって、従来のプローブ装置５１を用いた電気的検査と
比較して、検査時間を大幅に短縮することができる。ま
た、このプローブ装置１によれば、従来のソフト的なイ
ンピーダンス補正とは異なり、容量性エレメント８によ
ってインピーダンスが予め補正された状態で電気的検査
を行うことができるため、導体パターン４１，４２の特
性インピーダンスについての測定精度を向上させること
ができる。さらに、このプローブ装置１では、信号ピン
４およびグランドピン７間に容量性エレメント８を架け
渡して固定している。したがって、信号ピン４およびグ
ランドピン７が互いに補強し合うため、その強度が向上
し、これにより、両ピン４，７の折れ曲がりを回避する
ことができると共にプロービング精度を向上させること
ができる。
ピン４およびグランドピン７間のインピーダンスが容量
性エレメント８によって補正されているため、同軸プロ
ーブ２と導体パターン４１，４２との間でのミスマッチ
ングが生じない。このため、従来のプローブ装置５１と
は異なり、測定値の補正処理を省くことができる。した
がって、従来のプローブ装置５１を用いた電気的検査と
比較して、検査時間を大幅に短縮することができる。ま
た、このプローブ装置１によれば、従来のソフト的なイ
ンピーダンス補正とは異なり、容量性エレメント８によ
ってインピーダンスが予め補正された状態で電気的検査
を行うことができるため、導体パターン４１，４２の特
性インピーダンスについての測定精度を向上させること
ができる。さらに、このプローブ装置１では、信号ピン
４およびグランドピン７間に容量性エレメント８を架け
渡して固定している。したがって、信号ピン４およびグ
ランドピン７が互いに補強し合うため、その強度が向上
し、これにより、両ピン４，７の折れ曲がりを回避する
ことができると共にプロービング精度を向上させること
ができる。
【００１９】なお、本発明は、上記した本発明の実施の
形態に示した構成に限定されない。例えば、本発明の実
施の形態では、信号ピン４およびグランドピン７の間に
１つの容量性エレメント８を架け渡して固定した例につ
いて説明したが、本発明における同軸プローブの構成は
これに限定されず、図６に示すプローブ装置２１のよう
に、信号ピン４およびグランドピン７を長目にして同軸
プローブ２２を構成する場合、複数の容量性エレメント
８，８を両ピン４，７の長さ方向に沿って配置すること
ができる。また、図７に示すプローブ装置３１のよう
に、両ピン４，７を挟んで一対の容量性エレメント８，
８を対向配置させて同軸プローブ３２を構成してもよ
い。この場合には、誘電体基板１１，１１にそれぞれ形
成されたシールドパターン１４，１４によって、信号ピ
ン４への雑音の混入や周囲の誘電体の影響を、より確実
に防止することができる。また、チップコンデンサなど
の各種コンデンサで容量性エレメントを構成することも
できる。
形態に示した構成に限定されない。例えば、本発明の実
施の形態では、信号ピン４およびグランドピン７の間に
１つの容量性エレメント８を架け渡して固定した例につ
いて説明したが、本発明における同軸プローブの構成は
これに限定されず、図６に示すプローブ装置２１のよう
に、信号ピン４およびグランドピン７を長目にして同軸
プローブ２２を構成する場合、複数の容量性エレメント
８，８を両ピン４，７の長さ方向に沿って配置すること
ができる。また、図７に示すプローブ装置３１のよう
に、両ピン４，７を挟んで一対の容量性エレメント８，
８を対向配置させて同軸プローブ３２を構成してもよ
い。この場合には、誘電体基板１１，１１にそれぞれ形
成されたシールドパターン１４，１４によって、信号ピ
ン４への雑音の混入や周囲の誘電体の影響を、より確実
に防止することができる。また、チップコンデンサなど
の各種コンデンサで容量性エレメントを構成することも
できる。
【００２０】さらに、本発明の実施の形態では、両ピン
４，７間のインピーダンスを補正する容量性エレメント
８を例に挙げて説明したが、本発明における容量性エレ
メントは、これに限定されず、特性インピーダンスが互
いに異なる同軸ケーブル本体１０および導体パターンの
両者間を容量性エレメントによってインピーダンス整合
を可能に構成することもできる。また、本発明の実施の
形態では、特性インピーダンスが５０Ωの同軸ケーブル
を用いて同軸プローブ２を構成した例について説明した
が、本発明はこれに限定されず、２８Ω、５６Ωおよび
７５Ωなどの特性インピーダンスを有する各種同軸ケー
ブルを用いて同軸プローブを構成することができる。
４，７間のインピーダンスを補正する容量性エレメント
８を例に挙げて説明したが、本発明における容量性エレ
メントは、これに限定されず、特性インピーダンスが互
いに異なる同軸ケーブル本体１０および導体パターンの
両者間を容量性エレメントによってインピーダンス整合
を可能に構成することもできる。また、本発明の実施の
形態では、特性インピーダンスが５０Ωの同軸ケーブル
を用いて同軸プローブ２を構成した例について説明した
が、本発明はこれに限定されず、２８Ω、５６Ωおよび
７５Ωなどの特性インピーダンスを有する各種同軸ケー
ブルを用いて同軸プローブを構成することができる。
【００２１】
【発明の効果】以上のように、請求項１記載の同軸プロ
ーブによれば、信号ピンおよびグランドピン間に容量性
エレメントを配置したことにより、信号ピンおよびグラ
ンドピン間のインピーダンスを補正することができるた
め、測定値に対するソフト的な補正処理を省くことがで
き、これにより、検査対象体に対する検査時間を短縮す
ることができると共に高精度で検査することができる。
また、容量性エレメントによって両ピンの強度を向上さ
せることができる結果、両ピンの折れ曲がりを防止する
ことができる。
ーブによれば、信号ピンおよびグランドピン間に容量性
エレメントを配置したことにより、信号ピンおよびグラ
ンドピン間のインピーダンスを補正することができるた
め、測定値に対するソフト的な補正処理を省くことがで
き、これにより、検査対象体に対する検査時間を短縮す
ることができると共に高精度で検査することができる。
また、容量性エレメントによって両ピンの強度を向上さ
せることができる結果、両ピンの折れ曲がりを防止する
ことができる。
【００２２】また、請求項２記載の同軸プローブによれ
ば、一対の導体パターンが形成された誘電体基板で容量
性エレメントを構成したことにより、容易にトリミング
を行うことができるため、確実かつ容易にインピーダン
スを補正することができる。
ば、一対の導体パターンが形成された誘電体基板で容量
性エレメントを構成したことにより、容易にトリミング
を行うことができるため、確実かつ容易にインピーダン
スを補正することができる。
【００２３】さらに、請求項３記載の同軸プローブによ
れば、複数の容量性エレメントを両ピンの長さ方向に沿
って配置したことにより、同軸ケーブルの特性インピー
ダンスや両ピンの長さに合致するように両ピン間のイン
ピーダンスを補正することができる。
れば、複数の容量性エレメントを両ピンの長さ方向に沿
って配置したことにより、同軸ケーブルの特性インピー
ダンスや両ピンの長さに合致するように両ピン間のイン
ピーダンスを補正することができる。
【００２４】また、請求項４記載の同軸プローブによれ
ば、誘電体基板の他面にシールドパターンを形成したこ
とにより、雑音や測定環境条件の影響を軽減することが
できるため、測定精度を向上させることができる。
ば、誘電体基板の他面にシールドパターンを形成したこ
とにより、雑音や測定環境条件の影響を軽減することが
できるため、測定精度を向上させることができる。
【００２５】さらに、請求項５記載の同軸プローブによ
れば、シールドパターンをそれぞれ外向きにした状態で
両ピンを挟んで一対の容量性エレメントを対向配置した
ことにより、雑音や測定環境条件の影響をより軽減する
ことができるため、測定精度をさらに向上させることが
できる。
れば、シールドパターンをそれぞれ外向きにした状態で
両ピンを挟んで一対の容量性エレメントを対向配置した
ことにより、雑音や測定環境条件の影響をより軽減する
ことができるため、測定精度をさらに向上させることが
できる。
【図１】本発明の実施の形態に係るコンタクトプローブ
装置１の外観斜視図である。
装置１の外観斜視図である。
【図２】本発明の実施の形態に係るコンタクトプローブ
装置１の正面図である。
装置１の正面図である。
【図３】容量性エレメント８の外観斜視図である。
【図４】容量性エレメント９の外観斜視図である。
【図５】同軸プローブ２の等価回路図である。
【図６】本発明の他の実施の形態に係るコンタクトプロ
ーブ装置２１の外観斜視図である。
ーブ装置２１の外観斜視図である。
【図７】本発明のさらに他の実施の形態に係るコンタク
トプローブ装置３１の正面図である。
トプローブ装置３１の正面図である。
【図８】従来のコンタクトプローブ装置５１の外観斜視
図である。
図である。
【図９】従来のコンタクトプローブ装置５１によってプ
ロービングを行っている状態の斜視図である。
ロービングを行っている状態の斜視図である。
１，２１，３１ プローブ装置 ２，２２，３２ 同軸プローブ ４ 信号ピン ５ 誘電体 ６ シールド導体 ７ グランドピン ８，９ 容量性エレメント １０ 同軸ケーブル本体 １１ 誘電体基板 １２，１３，１５，１６ 導体パターン １４ シールドパターン ４１，４２ 導体パターン
Claims (5)
- 【請求項１】 同軸ケーブルの中心導体を誘電体部分か
ら突出させて形成した信号ピンと、当該信号ピンに並設
され前記同軸ケーブルのシールド導体に電気的に接続さ
れたグランドピンとを備え、プロービング時に前記両ピ
ンを一対の検査対象体に対してそれぞれ接触可能に構成
されている同軸プローブにおいて、 前記両ピンの間に配置されたインピーダンス補正用の容
量性エレメントを備えていることを特徴とする同軸プロ
ーブ。 - 【請求項２】 前記容量性エレメントは、一対の導体パ
ターンが形成された誘電体基板で構成され、一方の前記
導体パターンが前記信号ピンに接続され、かつ他方の前
記導体パターンが前記グランドピンに接続されているこ
とを特徴とする請求項１記載の同軸プローブ。 - 【請求項３】 複数の前記容量性エレメントが前記両ピ
ンの長さ方向に沿って配置されていることを特徴とする
請求項１または２記載の同軸プローブ。 - 【請求項４】 前記容量性エレメントは、前記一対の導
体パターンが前記誘電体基板の一面に形成され、かつシ
ールドパターンが他面に形成されていることを特徴とす
る請求項１から３のいずれかに記載の同軸プローブ。 - 【請求項５】 一対の前記容量性エレメントが前記シー
ルドパターンをそれぞれ外向きにした状態で前記両ピン
を挟んで対向配置されていることを特徴とする請求項４
記載の同軸プローブ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000161345A JP4402259B2 (ja) | 2000-05-31 | 2000-05-31 | 同軸プローブ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000161345A JP4402259B2 (ja) | 2000-05-31 | 2000-05-31 | 同軸プローブ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001343406A true JP2001343406A (ja) | 2001-12-14 |
| JP4402259B2 JP4402259B2 (ja) | 2010-01-20 |
Family
ID=18665381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000161345A Expired - Fee Related JP4402259B2 (ja) | 2000-05-31 | 2000-05-31 | 同軸プローブ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4402259B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100877941B1 (ko) | 2007-05-28 | 2009-01-12 | 서울시립대학교 산학협력단 | 복소 유전율 및 복소 투자율 측정용 프로브 제조 방법, 프로브 및 측정 장치 |
| CN102667499A (zh) * | 2009-12-02 | 2012-09-12 | 惠普发展公司，有限责任合伙企业 | 信号感测装置和电路板 |
| WO2015037741A1 (ja) * | 2013-09-13 | 2015-03-19 | 株式会社テクノプローブ | プローブ及びプローブカード |
| US11137437B2 (en) | 2018-11-27 | 2021-10-05 | Nippon Mektron, Ltd. | Probe device, electrical inspection apparatus, and electrical inspection method |
-
2000
- 2000-05-31 JP JP2000161345A patent/JP4402259B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100877941B1 (ko) | 2007-05-28 | 2009-01-12 | 서울시립대학교 산학협력단 | 복소 유전율 및 복소 투자율 측정용 프로브 제조 방법, 프로브 및 측정 장치 |
| CN102667499A (zh) * | 2009-12-02 | 2012-09-12 | 惠普发展公司，有限责任合伙企业 | 信号感测装置和电路板 |
| CN102667499B (zh) * | 2009-12-02 | 2015-11-25 | 惠普发展公司，有限责任合伙企业 | 信号感测装置和电路板 |
| US9234915B2 (en) | 2009-12-02 | 2016-01-12 | Hewlett Packard Enterprise Development Lp | Signal sensing device and circuit boards |
| WO2015037741A1 (ja) * | 2013-09-13 | 2015-03-19 | 株式会社テクノプローブ | プローブ及びプローブカード |
| JPWO2015037741A1 (ja) * | 2013-09-13 | 2017-03-02 | 株式会社テクノプローブ | プローブ及びプローブカード |
| US11137437B2 (en) | 2018-11-27 | 2021-10-05 | Nippon Mektron, Ltd. | Probe device, electrical inspection apparatus, and electrical inspection method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4402259B2 (ja) | 2010-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5565788A (en) | Coaxial wafer probe with tip shielding | |
| US7439748B2 (en) | Method and apparatus for measuring high-frequency electrical characteristics of electronic device, and method for calibrating apparatus for measuring high-frequency electrical characteristics | |
| US7332923B2 (en) | Test probe for high-frequency measurement | |
| JP5580736B2 (ja) | 非接触測定システム | |
| US7173433B2 (en) | Circuit property measurement method | |
| JP2007502429A (ja) | デバイス試験用のプローブ | |
| US20070040561A1 (en) | Method and apparatus for measuring high-frequency electrical characteristics of electronic device, and method for calibrating apparatus for measuring high-frequency electrical characteristics | |
| JP5483131B2 (ja) | 電子部品の高周波特性誤差補正方法 | |
| JP4402259B2 (ja) | 同軸プローブ | |
| JP6109060B2 (ja) | プリント基板検査装置 | |
| JPH07122602A (ja) | 高周波プローブ及びプローブカード | |
| JP2003232834A (ja) | 高周波・高速用デバイスの検査方法および検査治具 | |
| US7042232B1 (en) | Cable and substrate compensating custom resistor | |
| JP3912427B2 (ja) | 電子部品の高周波電気特性測定方法および装置、高周波電気特性測定装置の校正方法 | |
| US20110043192A1 (en) | Coaxial-cable probe structure | |
| JPH10213593A (ja) | 接触子及びその接触子を用いた接続治具 | |
| US6891392B2 (en) | Substrate impedance measurement | |
| JPS6171367A (ja) | 固定ブロ−ブカ−ド | |
| WO2023079866A1 (ja) | アンテナおよび通信装置 | |
| WO2005101035A1 (ja) | 電子部品の高周波電気特性測定方法および装置、高周波電気特性測定装置の校正方法 | |
| JPH09102521A (ja) | プローブカード | |
| JPH10300778A (ja) | 高周波デバイスの高周波特性を測定する方法 | |
| JPH04106484A (ja) | 高周波特性測定用ソケット | |
| JP3070675B2 (ja) | 高周波プローブ | |
| JP2002286786A (ja) | インピーダンス測定用回路パターン及びインピーダンス測定用回路板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070521 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090728 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090917 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091027 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091029 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141106 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |