JP7242613B2 - 基板間接続構造および基板間接続方法 - Google Patents

Description

本発明は、例えば被測定物（ＤＵＴ：Device Under Test ）に既知パターンのテスト信号を入力し、このテスト信号の入力に伴って被測定物から受信した入力データのビット誤り率（ＢＥＲ：Bit Error Rate）を測定する誤り率測定装置などの測定装置の基板間接続構造および基板間接続方法に関する。

例えば下記特許文献１に開示されるように、誤り率測定装置は、固定データを含む既知パターンのテスト信号を被測定物に送信し、このテスト信号の送信に伴って被測定物から折り返して受信した被測定信号と基準となる参照信号とをビット単位で比較してビット誤り率（ＢＥＲ：Bit Error Rate）を測定する装置として従来から知られている。

ところで、この種の誤り率測定装置などの測定装置において、例えば５０ＧＨｚ超で用いられる超高速デジタル信号を測定するために用いられる伝送線路では、高周波での特性を良くするため、誘電損失が低く精度よくパターン構成が可能な薄膜基板が用いられる。その中でもさらに高周波特性を良くするため、比誘電率が低く波長短縮率が少ない石英基板を用い、基板厚を薄くする必要がある。

特開２００７－２７４４７４号公報

しかしながら、基板厚が薄い石英基板は、寸法が大きいとクラックや基板割れが発生しやすく、長さのある伝送線路では基板を小さなサイズで複数に分割し、分割された基板間の伝送線路を金リボンやワイヤーなどの線状部材でボンディング接続する必要があり、複数の薄膜基板を接続する箇所での高周波特性の悪化が問題となる。

また、薄膜基板は、寸法公差と製造可能になる基板端とパターン端の寸法があるため、隣り合う基板間にギャップが発生し、パターン間の線状部材の寸法が長くなり、直列のインダクタンス成分を持つこととなる。インダクタンス成分は、線状部材の寸法が長い程、その値が大きくなり、５０ＧＨｚ超の高い周波数では大きな損失となる。

ここで、図６は下記の条件を元に後述する実施の形態の基板間接続構造を実施した場合と未実施の場合の薄膜基板間を中心とするインピーダンスの測定を行って得られた結果の一例を示している。
（実施の条件）
薄膜基板：石英、基板厚０．２ｍｍ、基板間ギャップ０．０７５ｍｍ
ワイヤー条件：φ０．０２５ｍｍ金ワイヤー、基板中心導体パターン間４本、両サイドグランドパターンなし
グランドカバー材質：銅純金メッキ
グランドカバー寸法：高さ０．１ｍｍ
（未実施の条件）
薄膜基板：石英、基板厚０．２ｍｍ、基板間ギャップ０．０７５ｍｍ
ワイヤー条件：φ０．０２５ｍｍ金ワイヤー、基板中心導体パターン間４本、両サイドグランドパターン間２本
図６の点線で示すように、分割された薄膜基板間の伝送線路を金リボンやワイヤーなどの線状部材で単にボンディング接続した従来の構造では、薄膜基板と薄膜基板との間の中心Ｐにおけるインピーダンスが５０Ωよりも高くなっていることが判る。

また、線状部材としての金ワイヤーのインダクタンスは約１ｍｍで１ｎＨと言われており、より短く多本数並列貼りしてインダクタンスを０．２ｎＨまで減らしても、１００ＧＨｚで接続部一箇所で４ｄＢの損失となってしまい、デジタル信号の波形性能劣化になる。

ここで、特定周波数範囲の使用に限れば、基板間ギャップによる容量成分と線状部材の長さを調整することで特定周波数でマッチングすることは可能である。しかし、上述した超高速デジタル信号を測定する誤り率測定装置では、直流から高域まで平坦な周波数特性が要求されるため、インダクタンス成分を可能なだけ小さくして伝送線路の損失を低減することが求められていた。

そこで、本発明は上記問題点に鑑みてなされたものであって、インダクタンス成分による伝送線路の損失を低減することができる基板間接続構造および基板間接続方法を提供することを目的としている。

上記目的を達成するため、本発明の請求項１に記載された基板間接続構造は、パターン発生器２が発生する既知パターンのテスト信号を被測定物Ｗに入力し、前記テスト信号の入力に伴って前記被測定物から折り返される信号をエラー検出器３にて受信してビット誤り率を測定する誤り率測定装置１に用いられる伝送線路に採用する基板間接続構造であって、
全体の線路長に応じた寸法に分割され、一方の面１１ａの中心の長手方向に沿って形成される線路導体１２と、該線路導体の両側に長手方向に沿って形成されるグランド１３とからなるコプレーナ線路による伝送線路が形成された複数の薄膜基板１１Ａ，１１Ｂと、
前記複数の薄膜基板の隣接する薄膜基板の線路導体間を導通接続する線状部材１４と、
前記線状部材に近接して覆い、かつ前記複数の薄膜基板の隣接する薄膜基板のグランド間を導通接続するグランドカバー１５と、を備え、
前記線状部材は、前記グランドカバーとの間の高さ方向の距離が略同等となるように複数設けられ、
前記グランドカバーは、折曲部２１と取付部２２とから構成され、
前記折曲部は、前記薄膜基板の表面１１ａと平行をなす平坦面２１ａと、前記薄膜基板の表面と直角をなす一対の立ち下げ面２１ｂとを有し、前記複数の薄膜基板間の線状部材に近接して覆うように前記薄膜基板の表面側に開口を有して下向きコ字状に折曲形成され、
前記取付部は、前記折曲部の一対の立ち下げ面に一体に形成され、前記複数の薄膜基板間の対向するグランド間を電気的に導通接続するようにグランドそれぞれの面にボンディングして取り付けられることを特徴とする。

本発明の請求項２に記載された基板間接続構造は、請求項１の基板間接続構造において、
前記複数の薄膜基板の他方の面１１ｂにグランドがベタ状に形成されることを特徴とする。

本発明の請求項３に記載された基板間接続構造は、請求項１または２の基板間接続構造において、
前記グランドカバー１５は、金メッキした板材からなることを特徴とする。

本発明の請求項４に記載された基板間接続方法は、パターン発生器２が発生する既知パターンのテスト信号を被測定物Ｗに入力し、前記テスト信号の入力に伴って前記被測定物から折り返される信号をエラー検出器３にて受信してビット誤り率を測定する誤り率測定装置１に用いられる伝送線路に採用する基板間接続方法であって、
全体の線路長に応じた寸法に分割され、一方の面１１ａの中心の長手方向に沿って形成される線路導体１２と、該線路導体の両側に長手方向に沿って形成されるグランド１３とからなるコプレーナ線路による伝送線路が形成された複数の薄膜基板１１Ａ，１１Ｂを配置するステップと、
前記複数の薄膜基板の隣接する薄膜基板の線路導体間を線状部材１４にて導通接続するステップと、
前記線状部材に近接して覆い、かつ前記複数の薄膜基板の隣接する薄膜基板のグランド間を導通接続するようにグランドカバー１５を配置するステップと、
前記グランドカバー１５との間の高さ方向の距離が略同等となるように前記線状部材１４を複数設けるステップと、
前記薄膜基板の表面１１ａと平行をなす平坦面２１ａと、前記薄膜基板の表面と直角をなす一対の立ち下げ面２１ｂとを有する前記グランドカバーの折曲部２１を、前記複数の薄膜基板間の線状部材に近接して覆うように前記薄膜基板の表面側に開口を有して下向きコ字状に折曲形成するステップと、
前記グランドカバーの折曲部の一対の立ち下げ面に一体に形成される前記グランドカバーの取付部２２を、前記複数の薄膜基板間の対向するグランド間を電気的に導通接続するようにグランドそれぞれの面にボンディングして取り付けるステップとを含むことを特徴とする。

本発明の請求項５に記載された基板間接続方法は、請求項４の基板間接続方法において、
前記複数の薄膜基板の他方の面１１ｂにグランドをベタ状に形成するステップを含むことを特徴とする。

本発明の請求項６に記載された基板間接続方法は、請求項４または５の基板間接続方法において、
金メッキした板材で前記グランドカバー１５を形成するステップを含むことを特徴とする。

本発明によれば、線路導体の線路長に応じて複数に分割された薄膜基板間の接続部にグランドカバーを取り付けて線状部材からグランドまでの距離を接近させる構造としたので、インダクタンス成分による伝送線路の損失を低減させることができる。その結果、誤り率測定装置のパターン発生器でのパターン信号の発生やエラー検出器によるエラー測定において、アイパターン波形の改善および測定精度を向上させることができる。

（ａ）本発明に係る基板間接続構造の第１実施の形態を示す平面図、（ｂ）同正面図、（ｃ）同側面図である。 （ａ）本発明に係る基板間接続構造の第２実施の形態を示す平面図、（ｂ）同正面図、（ｃ）同側面図である。 誤り率測定装置の概略構成を示すブロック図である。 本発明に係る基板間接続構造を実施した場合と未実施の場合の挿入損失を示す図である。 本発明に係る基板間接続構造を実施した場合と未実施の場合のリターンロスを示す図である。 本発明に係る基板間接続構造を実施した場合と未実施の場合のインピーダンスの変化を示す図である。

以下、本発明を実施するための形態について、添付した図面を参照しながら詳細に説明する。

［本発明の概要］
本発明に係る基板間接続構造および基板間接続方法は、測定装置として、例えば５０ＧＨｚ超で用いられる超高速デジタル信号を測定するための誤り率測定装置に用いられる伝送線路に採用される。図３に示すように、誤り率測定装置１は、被測定物（ＤＵＴ）Ｗに入力される既知のパターン信号を発生するパターン発生器２と、パターン信号の入力に伴って被測定物Ｗから折り返される信号を受信してエラーを検出（被測定物Ｗから折り返して受信した被測定信号と基準となる参照信号とをビット単位で比較してビット誤り率（ＢＥＲ：Bit Error Rate）を測定）するエラー検出器３と、を備えて構成される。

本発明に係る基板間接続構造および基板間接続方法は、上記誤り率測定装置１のパターン発生器２における薄膜基板の伝送線路（デジタル信号ライン）の出力（最終の出力）および／またはエラー検出器３における薄膜基板の伝送線路（デジタル信号ライン）の入力（最初の入力）において、インダクタンス成分による伝送線路の損失を低減し、直流から所定周波数（例えば５０ＧＨｚ超えの周波数）まで平坦な周波数特性が得られるものである。

以下、本発明に係る基板間接続構造の各実施の形態について図面を参照しながら説明する。なお、以下では、薄膜基板を２分割した場合を一例として図示して説明しているが、図示の構造に限定されるものではなく、薄膜基板は線路導体の線路長に応じて複数に分割される。具体的には、薄膜基板として石英基板を使用した場合、１つの薄膜基板の線路導体の長さが例えば１５ｍｍ以上となるように、線路導体の線路長に応じた寸法に薄膜基板を複数に分割する。

［第１実施の形態］
図１（ａ）～（ｃ）を参照しながら第１実施の形態の基板間接続構造について説明する。

第１実施の形態の基板間接続構造は、図１（ａ）～（ｃ）に示すように、薄膜基板１１を伝送線路の線路長に応じた寸法からなる薄膜基板１１Ａと薄膜基板１１Ｂに２分割し、２分割した薄膜基板１１Ａ，１１Ｂを所定間隔ｄをおいて配置し、各薄膜基板１１Ａ，１１Ｂにコプレーナ線路による伝送線路が形成されている。

２分割した各薄膜基板１１Ａ，１１Ｂは、誘電損失が低く精度よくパターン構成が可能なセラミック基板、石英基板などで構成される。なお、薄膜基板１１Ａ，１１Ｂとしては、基板厚を極力薄くし（例えば０．２ｍｍ程度）、比誘電率が低く波長短縮率が少ない石英基板を用いるのが好ましい。

各薄膜基板１１Ａ，１１Ｂの一方の面（表面）１１ａの中心には、長手方向（長さ方向：Ｘ）に沿って線路導体（中心導体）１２が形成され、この線路導体１２の両側には長手方向Ｘに沿ってグランド１３，１３が形成されており、コプレーナ線路による伝送線路を形成している。

そして、一方の薄膜基板１１Ａの線路導体１２と他方の薄膜基板１１Ｂの線路導体１２との間は、例えば金リボンや金ワイヤーなどからなる線状部材１４によって電気的に導通接続されている。

また、薄膜基板１１Ａ，１１Ｂ間の上方には、トンネル構造部品としてのグランドカバー１５が設けられている。グランドカバー１５は、例えば金リボン成型または銅エッチング金メッキ形成の板材で形成され、線状部材１４に近接して覆い、かつ２分割した一方の薄膜基板１１Ａのグランド１３，１３と他方の薄膜基板１１Ｂのグランド１３，１３との間を電気的に導通接続するように設けられる。

さらに説明すると、グランドカバー１５は、折曲部２１と取付部２２から構成される。折曲部２１は、薄膜基板１１の表面１１ａと平行をなす平坦面２１ａと、薄膜基板１１の表面１１ａと直角をなす一対の立ち下げ面２１ｂ，２１ｂとを有する。折曲部２１は、薄膜基板１１Ａ，１１Ｂ間の線状部材１４に近接して覆うように薄膜基板１１の表面１１ａ側に開口２１ｃを有して下向きコ字状に折曲形成される。取付部２２は、折曲部２１の一対の立ち下げ面２１ｂ，２１ｂに一体に形成され、薄膜基板１１Ａ，１１Ｂ間の対向するグランド１３，１３間を電気的に導通接続するようにグランド１３それぞれの面にボンディングして取り付けられる。

なお、線状部材１４は、グランドカバー１５との間の高さ方向の距離が略同等となるように複数設けるのが好ましい。

また、上述した第１実施の形態の基板間接続構造では、２分割した薄膜基板１１Ａ，１１Ｂに形成される伝送線路として、各薄膜基板１１Ａ，１１Ｂの一方の面（表面）１１ａの中心に線路導体１２を形成し、この線路導体１２の両側に長手方向に沿ってグランド１３，１３を形成して薄膜基板１１Ａ上の線路導体１２と薄膜基板１１Ｂ上の線路導体１２との間を線状部材１４で電気的に導通接続したコプレーナ線路であるが、この構成に加えて、各薄膜基板１１Ａ，１１Ｂの他方の面（裏面）１１ｂにグランドをベタ状に形成したグランドコプレーナ線路を伝送線路としてもよい。

［第２実施の形態］
図２（ａ）～（ｃ）を参照しながら第２実施の形態の基板間接続構造について説明する。なお、図２（ａ）～（ｃ）において第１実施の形態と同一または同等の構成要素には同一番号を付している。

第２実施の形態の基板間接続構造は、図２（ａ）～（ｃ）に示すように、薄膜基板１１を伝送線路の線路長に応じた寸法からなる薄膜基板１１Ａと薄膜基板１１Ｂに２分割し、２分割した薄膜基板１１Ａ，１１Ｂを所定間隔ｄをおいて配置し、各薄膜基板にマイクロストリップ線路による伝送線路が形成されている。

２分割した各薄膜基板１１Ａ，１１Ｂは、誘電損失が低く精度よくパターン構成が可能なセラミック基板、石英基板などで構成される。なお、薄膜基板１１Ａ，１１Ｂとしては、基板厚を極力薄くし（例えば０．２ｍｍ程度）、比誘電率が低く波長短縮率が少ない石英基板を用いるのが好ましい。

各薄膜基板１１Ａ，１１Ｂの一方の面（表面）１１ａの中心には、長手方向（長さ方向：Ｘ）に沿って線路導体（中心導体）１２が形成される。また、各薄膜基板１１Ａ，１１Ｂの他方の面（裏面）１１ｂにはグランドがベタ状に形成されており、マイクロストリップ線路による伝送線路を形成している。

さらに、各薄膜基板１１Ａ，１１Ｂの線路導体１２の両側で、線路導体１２が対向する各薄膜基板１１Ａ，１１Ｂの角端部には、薄膜基板１１Ａ，１１Ｂの一方の面（表面）１１ａと他方の面（裏面）１１ｂとの間を貫通するスルーホール１６（図２の例では２箇所）が形成され、このスルーホール１６に埋設された導電材１７を介してベタ状のグランド１８と導通接続されるようにグランド１３が形成される。

そして、一方の薄膜基板１１Ａの線路導体１２と他方の薄膜基板１１Ｂの線路導体１２との間は、例えば金リボンや金ワイヤーなどからなる線状部材１４によって電気的に導通接続されている。

また、薄膜基板１１Ａ，１１Ｂ間の上方には、トンネル構造部品としてのグランドカバー１５が設けられている。グランドカバー１５は、例えば金リボン成型または銅エッチング金メッキ形成の板材で形成され、線状部材１４に近接して覆い、かつ２分割した一方の薄膜基板１１Ａのグランド１３と他方の薄膜基板１１Ｂのグランド１３との間を電気的に導通接続するように設けられる。

さらに説明すると、グランドカバー１５は、折曲部２１と取付部２２から構成される。折曲部２１は、薄膜基板１１の表面１１ａと平行をなす平坦面２１ａと、薄膜基板１１の表面１１ａと直角をなす一対の立ち下げ面２１ｂ，２１ｂとを有する。折曲部２１は、薄膜基板１１Ａ，１１Ｂ間の線状部材１４に近接して覆うように薄膜基板１１の表面１１ａ側に開口２１ｃを有して下向きコ字状に折曲形成される。取付部２２は、折曲部２１の一対の立ち下げ面２１ｂ，２１ｂに一体に形成され、薄膜基板１１Ａ，１１Ｂ間の対向するグランド１３，１３間を電気的に導通接続するようにグランド１３それぞれの面にボンディングして取り付けられる。

なお、線状部材１４は、グランドカバー１５との間の高さ方向の距離が略同等となるように複数設けるのが好ましい。

ここで、上述した本実施の形態による基板間接続構造を実施した場合と未実施の場合の挿入損失の測定結果を図４に示す。また、上述した本実施の形態による基板間接続構造を実施した場合と未実施の場合のリターンロスの測定結果を図５に示す。

なお、図４の挿入損失および図５のリターンロスは、下記の条件を元に本実施の形態による基板間接続構造を実施した場合と未実施の場合の測定を行って得られた結果である。
（実施の条件）
薄膜基板：石英、基板厚０．２ｍｍ、基板間ギャップ０．０７５ｍｍ
ワイヤー条件：φ０．０２５ｍｍ金ワイヤー、基板中心導体パターン間４本、両サイドグランドパターンなし
グランドカバー材質：銅純金メッキ
グランドカバー寸法：高さ０．１ｍｍ
（未実施の条件）
薄膜基板：石英、基板厚０．２ｍｍ、基板間ギャップ０．０７５ｍｍ
ワイヤー条件：φ０．０２５ｍｍ金ワイヤー、基板中心導体パターン間４本、両サイドグランドパターン間２本

本実施の形態による基板間接続構造では、薄膜基板１１Ａ，１１Ｂ間の接続部における線状部材１４の長さによる寄生インダクタンスの値をグランドカバー１５で線状部材１４に近づけることで寄生インダクタンスの値を下げている。これにより、図６の実線で示すように、薄膜基板１１Ａと薄膜基板１１Ｂとの間の中心Ｐにおけるインピーダンスを５０Ωに近づけることができる。そして、図４や図５を見ても明らかなように、本実施の形態による基板間接続構造を実施した場合には、本実施の形態による基板間接続構造を実施しない場合と比較して、挿入損失およびリターンロスを低減することができ、直流から所定周波数（例えば５０ＧＨｚ超えの周波数）まで平坦な周波数特性を得ることができる。

このように、本実施の形態によれば、５０ＧＨｚ超で用いられる超高速デジタル信号を測定するための誤り率測定装置１に用いられる伝送線路において、線路導体（中心導体）１２の線路長に応じて複数に分割された薄膜基板１１Ａ，１１Ｂ間の接続部に対し、金リボン成型または銅エッチング金メッキ形成のグランドカバー１５を取り付けることにより、線状部材１４からグランド１３までの距離を接近させる構造としたので、インダクタンスの値が小さくなり、５０ＧＨｚ超の伝送線路の損失を大幅に低減させることができる。その結果、５０ＧＨｚ超で用いられる超高速デジタル信号を測定するための誤り率測定装置１のパターン発生器２でのパターン信号の発生やエラー検出器３によるエラー測定において、アイパターン波形の改善および測定精度を向上させることができる。

ところで、上述した実施の形態の基板間接続構造および基板間接続方法は、例示した誤り率測定装置に限定されず、他の高周波測定器などの測定装置に適用可能である。例えば５０ＧＨｚ超えの周波数を用いる測定装置で有用である。

以上、本発明に係る基板間接続構造および基板間接続方法の最良の形態について説明したが、この形態による記述および図面により本発明が限定されることはない。すなわち、この形態に基づいて当業者等によりなされる他の形態、実施例および運用技術などはすべて本発明の範疇に含まれることは勿論である。

１ 誤り率測定装置
２ パターン発生器
３ エラー検出器
１１（１１Ａ，１１Ｂ） 薄膜基板
１１ａ 一方の面（表面）
１１ｂ 他方の面（裏面）
１２ 線路導体（中心導体）
１３ グランド
１４ 線状部材
１５ グランドカバー
１６ スルーホール
１７ 導電材
１８ グランド
２１ 折曲部
２１ａ 平坦面
２１ｂ 立ち下げ面
２１ｃ 開口
２２ 取付部
Ｗ 被測定物
ｄ 薄膜基板間の間隔
Ｐ 薄膜基板間の中心位置

Claims (6)

1. パターン発生器（２）が発生する既知パターンのテスト信号を被測定物（Ｗ）に入力し、前記テスト信号の入力に伴って前記被測定物から折り返される信号をエラー検出器（３）にて受信してビット誤り率を測定する誤り率測定装置（１）に用いられる伝送線路に採用する基板間接続構造であって、
   全体の線路長に応じた寸法に分割され、一方の面（１１ａ）の中心の長手方向に沿って形成される線路導体（１２）と、該線路導体の両側に長手方向に沿って形成されるグランド（１３）とからなるコプレーナ線路による伝送線路が形成された複数の薄膜基板（１１Ａ，１１Ｂ）と、
   前記複数の薄膜基板の隣接する薄膜基板の線路導体間を導通接続する線状部材（１４）と、
   前記線状部材に近接して覆い、かつ前記複数の薄膜基板の隣接する薄膜基板のグランド間を導通接続するグランドカバー（１５）と、を備え、
   前記線状部材は、前記グランドカバーとの間の高さ方向の距離が略同等となるように複数設けられ、
   前記グランドカバーは、折曲部（２１）と取付部（２２）とから構成され、
   前記折曲部は、前記薄膜基板の表面（１１ａ）と平行をなす平坦面（２１ａ）と、前記薄膜基板の表面と直角をなす一対の立ち下げ面（２１ｂ）とを有し、前記複数の薄膜基板間の線状部材に近接して覆うように前記薄膜基板の表面側に開口を有して下向きコ字状に折曲形成され、
   前記取付部は、前記折曲部の一対の立ち下げ面に一体に形成され、前記複数の薄膜基板間の対向するグランド間を電気的に導通接続するようにグランドそれぞれの面にボンディングして取り付けられることを特徴とする基板間接続構造。
2. 前記複数の薄膜基板の他方の面（１１ｂ）にグランドがベタ状に形成されることを特徴とする請求項１に記載の基板間接続構造。
3. 前記グランドカバー（１５）は、金メッキした板材からなることを特徴とする請求項１または２に記載の基板間接続構造。
4. パターン発生器（２）が発生する既知パターンのテスト信号を被測定物（Ｗ）に入力し、前記テスト信号の入力に伴って前記被測定物から折り返される信号をエラー検出器（３）にて受信してビット誤り率を測定する誤り率測定装置（１）に用いられる伝送線路に採用する基板間接続方法であって、
   全体の線路長に応じた寸法に分割され、一方の面（１１ａ）の中心の長手方向に沿って形成される線路導体（１２）と、該線路導体の両側に長手方向に沿って形成されるグランド（１３）とからなるコプレーナ線路による伝送線路が形成された複数の薄膜基板（１１Ａ，１１Ｂ）を配置するステップと、
   前記複数の薄膜基板の隣接する薄膜基板の線路導体間を線状部材（１４）にて導通接続するステップと、
   前記線状部材に近接して覆い、かつ前記複数の薄膜基板の隣接する薄膜基板のグランド間を導通接続するようにグランドカバー（１５）を配置するステップと、
   前記グランドカバー（１５）との間の高さ方向の距離が略同等となるように前記線状部材（１４）を複数設けるステップと、
   前記薄膜基板の表面（１１ａ）と平行をなす平坦面（２１ａ）と、前記薄膜基板の表面と直角をなす一対の立ち下げ面（２１ｂ）とを有する前記グランドカバーの折曲部（２１）を、前記複数の薄膜基板間の線状部材に近接して覆うように前記薄膜基板の表面側に開口を有して下向きコ字状に折曲形成するステップと、
   前記グランドカバーの折曲部の一対の立ち下げ面に一体に形成される前記グランドカバーの取付部（２２）を、前記複数の薄膜基板間の対向するグランド間を電気的に導通接続するようにグランドそれぞれの面にボンディングして取り付けるステップとを含むことを特徴とする基板間接続方法。
5. 前記複数の薄膜基板の他方の面（１１ｂ）にグランドをベタ状に形成するステップを含むことを特徴とする請求項４に記載の基板間接続方法。
6. 金メッキした板材で前記グランドカバー（１５）を形成するステップを含むことを特徴とする請求項４または５に記載の基板間接続方法。

Images