JPH11183564A - テスト・フィクスチャ及びこれを用いる半導体試験装置 - Google Patents
テスト・フィクスチャ及びこれを用いる半導体試験装置Info
- Publication number
- JPH11183564A JPH11183564A JP9350886A JP35088697A JPH11183564A JP H11183564 A JPH11183564 A JP H11183564A JP 9350886 A JP9350886 A JP 9350886A JP 35088697 A JP35088697 A JP 35088697A JP H11183564 A JPH11183564 A JP H11183564A
- Authority
- JP
- Japan
- Prior art keywords
- line
- socket
- test fixture
- coplanar waveguide
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】マイクロ波帯域の高周波信号を入出力するＤＵ
ＴのＩＣピン端子を特性インピーダンスで接続するＤＵ
Ｔボード上の伝送線路において、伝送特性を向上して良
好なるＤＵＴボードとしたテスト・フィクスチャ及びこ
れを用いる半導体試験装置を提供する。 【解決手段】ＩＣピン端子の両側に接地用のＩＣピン端
子を備える被試験デバイスに対して、ＤＵＴを装着する
ＩＣソケットをＤＵＴボードの基板上に実装してマイク
ロ波帯域の電気的試験を行うテスト・フィクスチャにお
いて、ＩＣソケットのソケット端子の直下部位を所定特
性インピーダンスとするコプレーナ導波路により形成
し、以後の線路をマイクロ・ストリップ線路により形成
するＤＵＴボードであるテスト・フィクスチャ。
ＴのＩＣピン端子を特性インピーダンスで接続するＤＵ
Ｔボード上の伝送線路において、伝送特性を向上して良
好なるＤＵＴボードとしたテスト・フィクスチャ及びこ
れを用いる半導体試験装置を提供する。 【解決手段】ＩＣピン端子の両側に接地用のＩＣピン端
子を備える被試験デバイスに対して、ＤＵＴを装着する
ＩＣソケットをＤＵＴボードの基板上に実装してマイク
ロ波帯域の電気的試験を行うテスト・フィクスチャにお
いて、ＩＣソケットのソケット端子の直下部位を所定特
性インピーダンスとするコプレーナ導波路により形成
し、以後の線路をマイクロ・ストリップ線路により形成
するＤＵＴボードであるテスト・フィクスチャ。
Description
【０００１】
【発明の属する技術分野】この発明は、マイクロ波帯域
の高周波信号を入出力する被試験デバイスに対応したＤ
ＵＴボードを備えるテスト・フィクスチャ及びこれを用
いる半導体試験装置に関する。特に、マイクロ波帯域の
高周波信号を入出力するＩＣピン端子の両側に接地用の
ＩＣピン端子配列を備える被試験デバイスに対応するＤ
ＵＴボードに関する。
の高周波信号を入出力する被試験デバイスに対応したＤ
ＵＴボードを備えるテスト・フィクスチャ及びこれを用
いる半導体試験装置に関する。特に、マイクロ波帯域の
高周波信号を入出力するＩＣピン端子の両側に接地用の
ＩＣピン端子配列を備える被試験デバイスに対応するＤ
ＵＴボードに関する。
【０００２】
【従来の技術】先ず、被試験デバイスについて説明す
る。被試験デバイス（ＤＵＴ）の中にはマイクロ波帯域
の移動体通信機器等で使用されている高周波用のＭＭＩ
Ｃ（Monolithic Microwave Integrated Circuit）があ
る。このＤＵＴのパッケージにはＳＯＰやＱＦＰがあ
る。更に、このＤＵＴにおけるマイクロ波帯域の高周波
信号を入出力するＩＣピン端子Ｐ１の両側には、図３
（ｂ）に示すように、良好な高周波特性を得る為に接地
用のＩＣピン端子Ｐ２、Ｐ３を備えるピン配列構造を有
している。例えば信号用ＩＣピン端子Ｐ１とこの隣接ピ
ンとの間隔は、ＩＣリード自身が０．２２ｍｍ幅あるの
で、０．４３ｍｍほどと非常に狭い間隔となっている。
る。被試験デバイス（ＤＵＴ）の中にはマイクロ波帯域
の移動体通信機器等で使用されている高周波用のＭＭＩ
Ｃ（Monolithic Microwave Integrated Circuit）があ
る。このＤＵＴのパッケージにはＳＯＰやＱＦＰがあ
る。更に、このＤＵＴにおけるマイクロ波帯域の高周波
信号を入出力するＩＣピン端子Ｐ１の両側には、図３
（ｂ）に示すように、良好な高周波特性を得る為に接地
用のＩＣピン端子Ｐ２、Ｐ３を備えるピン配列構造を有
している。例えば信号用ＩＣピン端子Ｐ１とこの隣接ピ
ンとの間隔は、ＩＣリード自身が０．２２ｍｍ幅あるの
で、０．４３ｍｍほどと非常に狭い間隔となっている。
【０００３】次に、一般的なＤＵＴボードについて図３
（ａ）を参照して説明する。ＤＵＴボード１００は、半
導体試験装置で試験する為のテスト・フィクスチャ（Te
st fixture）の構成要素であり、ＤＵＴの各ＩＣピン端
子と電気的に接触する基板である。通常は、直下にある
テスト・フィクスチャを構成するテストヘッド（図示せ
ず）へ装着固定されて半導体試験装置の本体側と電気的
に接続される。但し、一部の特殊な回路要素や信号源や
測定器をこのＤＵＴボード上に直接搭載する構成のもの
もある。尚、このＤＵＴボード１００はＤＵＴのＩＣピ
ン配列が異なる品種毎に個別に製作される。高周波信号
を必要としない一般的なＤＵＴボードは、ＤＵＴに対応
したＩＣソケット５０を備え、このＩＣソケット５０を
介し、通常のポゴピンやコネクタ等（図示せず）を介し
てテストヘッドと電気的に接続される。
（ａ）を参照して説明する。ＤＵＴボード１００は、半
導体試験装置で試験する為のテスト・フィクスチャ（Te
st fixture）の構成要素であり、ＤＵＴの各ＩＣピン端
子と電気的に接触する基板である。通常は、直下にある
テスト・フィクスチャを構成するテストヘッド（図示せ
ず）へ装着固定されて半導体試験装置の本体側と電気的
に接続される。但し、一部の特殊な回路要素や信号源や
測定器をこのＤＵＴボード上に直接搭載する構成のもの
もある。尚、このＤＵＴボード１００はＤＵＴのＩＣピ
ン配列が異なる品種毎に個別に製作される。高周波信号
を必要としない一般的なＤＵＴボードは、ＤＵＴに対応
したＩＣソケット５０を備え、このＩＣソケット５０を
介し、通常のポゴピンやコネクタ等（図示せず）を介し
てテストヘッドと電気的に接続される。
【０００４】次に、マイクロ波帯域、例えば１０ＧＨｚ
程度に至る高周波信号を入出力するＤＵＴに対応するＤ
ＵＴボード１００の構造について図３（ａ）を参照して
説明する。尚、前記高周波信号用のＩＣピン端子Ｐ１以
外の他のＩＣピン端子については上述同様のポゴピンや
コネクタ等が通常使用される。マイクロ波帯域の高周波
信号を入出力するＤＵＴのＩＣピン端子Ｐ１において
は、所定の特性インピーダンスでテストヘッドと接続す
る必要がある。この為に図３（ａ）の要部側面構造図に
示すように、ＤＵＴボード１００の端辺にＳＭＡレセプ
タクル６０を設け、これとＩＣソケット端子Ｔ１間をコ
プレーナ導波路７０による５０Ωの伝送線路で接続する
接続形態としている。テストヘッドへはＳＭＡレセプタ
クル６０から同軸ケーブルで接続される。
程度に至る高周波信号を入出力するＤＵＴに対応するＤ
ＵＴボード１００の構造について図３（ａ）を参照して
説明する。尚、前記高周波信号用のＩＣピン端子Ｐ１以
外の他のＩＣピン端子については上述同様のポゴピンや
コネクタ等が通常使用される。マイクロ波帯域の高周波
信号を入出力するＤＵＴのＩＣピン端子Ｐ１において
は、所定の特性インピーダンスでテストヘッドと接続す
る必要がある。この為に図３（ａ）の要部側面構造図に
示すように、ＤＵＴボード１００の端辺にＳＭＡレセプ
タクル６０を設け、これとＩＣソケット端子Ｔ１間をコ
プレーナ導波路７０による５０Ωの伝送線路で接続する
接続形態としている。テストヘッドへはＳＭＡレセプタ
クル６０から同軸ケーブルで接続される。
【０００５】コプレーナ導波路７０は、ＩＣリード間が
図３（ｂ）に示すように０．４３ｍｍと非常に狭い間隔
であり、接地用のＩＣピン端子Ｐ２、Ｐ３の配列を考慮
すると、図３（ｃ）に示すように、信号線路両側に接地
導体を備え、基板の裏面にも接地導体を備えるコプレー
ナ導波路７０が最適である。ＭＭＩＣの入出力ピンは通
常５０Ωとなっているから、伝送線路の特性インピーダ
ンスも５０Ωとしなければならない。尚、コプレーナ導
波路の特徴としては、信号導体幅Ｗと、接地導体との間
隔Ｓにより所望の特性インピーダンスが得られるので、
ＩＣリード間隔が狭くても所望の５０Ωとする設計が容
易な利点がある。ここで、コプレーナ導波路の設計につ
いては周知の技術であるので説明を省略するが、参考文
献としてMWE'96 Microwave Workshop Digest,p461-p47
0,1996の「コプレーナ導波路（ＣＰＷ）を用いた回路設
計」がある。
図３（ｂ）に示すように０．４３ｍｍと非常に狭い間隔
であり、接地用のＩＣピン端子Ｐ２、Ｐ３の配列を考慮
すると、図３（ｃ）に示すように、信号線路両側に接地
導体を備え、基板の裏面にも接地導体を備えるコプレー
ナ導波路７０が最適である。ＭＭＩＣの入出力ピンは通
常５０Ωとなっているから、伝送線路の特性インピーダ
ンスも５０Ωとしなければならない。尚、コプレーナ導
波路の特徴としては、信号導体幅Ｗと、接地導体との間
隔Ｓにより所望の特性インピーダンスが得られるので、
ＩＣリード間隔が狭くても所望の５０Ωとする設計が容
易な利点がある。ここで、コプレーナ導波路の設計につ
いては周知の技術であるので説明を省略するが、参考文
献としてMWE'96 Microwave Workshop Digest,p461-p47
0,1996の「コプレーナ導波路（ＣＰＷ）を用いた回路設
計」がある。
【０００６】ＤＵＴのＩＣリード間の間隔が上述した
０．４３ｍｍの場合における信号導体幅Ｗの一例として
は、Ｗ＝０．２６ｍｍであり、接地導体との間隔ＳはＳ
＝０．２０ｍｍである。しかしながら、この程度に極め
て細い信号導体幅Ｗ及び接地導体との間隔Ｓにおいては
線路長が長くなってくると次に説明する別の問題を生じ
る。線路長が５０ｍｍの場合の伝送特性例を図４に示
す。横軸は周波数軸であり、縦軸は進行波の伝送特性で
ある。ここで注目すべきことは、線路が極めて細い為に
伝送線路自体が高域で共振ロスを生じる点である。図４
の例では５ＧＨｚ以上の複数ポイントにおいて共振現象
に伴う著しい伝送ロスを生じている。このような伝送特
性のコプレーナ導波路７０では所定の信号レベルを授受
してデバイス試験実施する上で、動作不安定を生じたり
測定誤差を招いたりする為好ましくなく、実用上の難点
がある。
０．４３ｍｍの場合における信号導体幅Ｗの一例として
は、Ｗ＝０．２６ｍｍであり、接地導体との間隔ＳはＳ
＝０．２０ｍｍである。しかしながら、この程度に極め
て細い信号導体幅Ｗ及び接地導体との間隔Ｓにおいては
線路長が長くなってくると次に説明する別の問題を生じ
る。線路長が５０ｍｍの場合の伝送特性例を図４に示
す。横軸は周波数軸であり、縦軸は進行波の伝送特性で
ある。ここで注目すべきことは、線路が極めて細い為に
伝送線路自体が高域で共振ロスを生じる点である。図４
の例では５ＧＨｚ以上の複数ポイントにおいて共振現象
に伴う著しい伝送ロスを生じている。このような伝送特
性のコプレーナ導波路７０では所定の信号レベルを授受
してデバイス試験実施する上で、動作不安定を生じたり
測定誤差を招いたりする為好ましくなく、実用上の難点
がある。
【０００７】
【発明が解決しようとする課題】上述説明したように、
ＤＵＴボード１００のマイクロ波帯域の高周波信号を入
出力するコプレーナ導波路７０による伝送線路において
は、極めて細い信号導体幅Ｗ及び接地導体との間隔Ｓで
ある為に、伝送線路自体が高域で共振してしまう不具合
がある。即ち、マイクロ波帯域用のＤＵＴを試験実施す
る上で都合が悪く、測定誤差を招いたり試験可能な周波
数限界をもたらしたりして好ましくない。これらの点で
従来の伝送線路によるＤＵＴボード１００は実用上の難
点がある。そこで、本発明が解決しようとする課題は、
マイクロ波帯域の高周波信号を入出力するＤＵＴのＩＣ
ピン端子を特性インピーダンスで接続するＤＵＴボード
上の伝送線路において、伝送特性を向上して良好なるＤ
ＵＴボードとしたテスト・フィクスチャ及びこれを用い
る半導体試験装置を提供することである。
ＤＵＴボード１００のマイクロ波帯域の高周波信号を入
出力するコプレーナ導波路７０による伝送線路において
は、極めて細い信号導体幅Ｗ及び接地導体との間隔Ｓで
ある為に、伝送線路自体が高域で共振してしまう不具合
がある。即ち、マイクロ波帯域用のＤＵＴを試験実施す
る上で都合が悪く、測定誤差を招いたり試験可能な周波
数限界をもたらしたりして好ましくない。これらの点で
従来の伝送線路によるＤＵＴボード１００は実用上の難
点がある。そこで、本発明が解決しようとする課題は、
マイクロ波帯域の高周波信号を入出力するＤＵＴのＩＣ
ピン端子を特性インピーダンスで接続するＤＵＴボード
上の伝送線路において、伝送特性を向上して良好なるＤ
ＵＴボードとしたテスト・フィクスチャ及びこれを用い
る半導体試験装置を提供することである。
【０００８】
【課題を解決するための手段】第１に、上記課題を解決
するために、本発明の構成では、ＩＣピン端子Ｐ１の両
側に接地用のＩＣピン端子Ｐ２、Ｐ３を備えて、マイク
ロ波帯域の高周波信号を入出力する被試験デバイスに対
して、ＤＵＴを装着するＩＣソケット５０をＤＵＴボー
ド１００の基板上に実装して設け、ＩＣソケット５０及
び基板を介して電気信号を授受してマイクロ波帯域の電
気的試験を行うテスト・フィクスチャにおいて、ＩＣソ
ケット５０の当該ソケット端子Ｔ１の直下部位を所定特
性インピーダンスとするコプレーナ導波路１０により形
成し、以後の線路をマイクロ・ストリップ線路により形
成するＤＵＴボード１００であることを特徴とするテス
ト・フィクスチャである。上記発明によれば、マイクロ
波帯域の高周波信号を入出力するＤＵＴのＩＣピン端子
Ｐ１を特性インピーダンスで接続するＤＵＴボード上の
伝送線路において、高域における伝送特性を向上して良
好なるＤＵＴボードとしたテスト・フィクスチャが実現
できる。
するために、本発明の構成では、ＩＣピン端子Ｐ１の両
側に接地用のＩＣピン端子Ｐ２、Ｐ３を備えて、マイク
ロ波帯域の高周波信号を入出力する被試験デバイスに対
して、ＤＵＴを装着するＩＣソケット５０をＤＵＴボー
ド１００の基板上に実装して設け、ＩＣソケット５０及
び基板を介して電気信号を授受してマイクロ波帯域の電
気的試験を行うテスト・フィクスチャにおいて、ＩＣソ
ケット５０の当該ソケット端子Ｔ１の直下部位を所定特
性インピーダンスとするコプレーナ導波路１０により形
成し、以後の線路をマイクロ・ストリップ線路により形
成するＤＵＴボード１００であることを特徴とするテス
ト・フィクスチャである。上記発明によれば、マイクロ
波帯域の高周波信号を入出力するＤＵＴのＩＣピン端子
Ｐ１を特性インピーダンスで接続するＤＵＴボード上の
伝送線路において、高域における伝送特性を向上して良
好なるＤＵＴボードとしたテスト・フィクスチャが実現
できる。
【０００９】第１図は、本発明に係る解決手段を示して
いる。第２に、上記課題を解決するために、本発明の構
成では、ＩＣピン端子Ｐ１の両側に接地用のＩＣピン端
子Ｐ２、Ｐ３を備えて、マイクロ波帯域の高周波信号を
入出力する被試験デバイスに対して、電気的試験を行う
ＤＵＴボード１００を介してテスト・フィクスチャと電
気信号を授受してマイクロ波帯域の電気的試験を行うテ
スト・フィクスチャにおいて、繰返しＤＵＴを着脱交換
するＩＣソケット５０は、高周波信号を入出力するＩＣ
ピン端子Ｐ１と接地用のＩＣピン端子Ｐ２、Ｐ３に対し
て所定特性インピーダンスで伝送可能なソケットピン端
子構造を有する表面実装用のＩＣソケット５０を具備
し、高周波信号を入出力するＩＣピン端子Ｐ１とＩＣソ
ケット５０の当該ソケット端子Ｔ１が接続された状態
で、直下のＤＵＴボード１００の信号線路の導体幅と接
地線路間のギャップ間隔を所定特性インピーダンスとな
る導体パターンを必要最小線路長で形成するコプレーナ
導波路１０を具備し、上記コプレーナ導波路１０の線路
端部にマイクロ・ストリップ線路側の導体幅となる所定
特性インピーダンスのテーパ状のコプレーナ導波路で形
成するテーパ部１５を具備し、上記テーパ部１５以後に
接続する伝送線路は所定特性インピーダンスとなる一定
導体幅の線路パターンを形成したマイクロ・ストリップ
線路部２０をＤＵＴボード１００に具備していることを
特徴とするテスト・フィクスチャがある。
いる。第２に、上記課題を解決するために、本発明の構
成では、ＩＣピン端子Ｐ１の両側に接地用のＩＣピン端
子Ｐ２、Ｐ３を備えて、マイクロ波帯域の高周波信号を
入出力する被試験デバイスに対して、電気的試験を行う
ＤＵＴボード１００を介してテスト・フィクスチャと電
気信号を授受してマイクロ波帯域の電気的試験を行うテ
スト・フィクスチャにおいて、繰返しＤＵＴを着脱交換
するＩＣソケット５０は、高周波信号を入出力するＩＣ
ピン端子Ｐ１と接地用のＩＣピン端子Ｐ２、Ｐ３に対し
て所定特性インピーダンスで伝送可能なソケットピン端
子構造を有する表面実装用のＩＣソケット５０を具備
し、高周波信号を入出力するＩＣピン端子Ｐ１とＩＣソ
ケット５０の当該ソケット端子Ｔ１が接続された状態
で、直下のＤＵＴボード１００の信号線路の導体幅と接
地線路間のギャップ間隔を所定特性インピーダンスとな
る導体パターンを必要最小線路長で形成するコプレーナ
導波路１０を具備し、上記コプレーナ導波路１０の線路
端部にマイクロ・ストリップ線路側の導体幅となる所定
特性インピーダンスのテーパ状のコプレーナ導波路で形
成するテーパ部１５を具備し、上記テーパ部１５以後に
接続する伝送線路は所定特性インピーダンスとなる一定
導体幅の線路パターンを形成したマイクロ・ストリップ
線路部２０をＤＵＴボード１００に具備していることを
特徴とするテスト・フィクスチャがある。
【００１０】また、マイクロ・ストリップ線路部２０の
線路端部にＳＭＡレセプタクル６０を実装接続するパタ
ーン構造を形成したマイクロ・ストリップ線路部２０
と、マイクロ・ストリップ線路部２０の端部に接続する
ＳＭＡレセプタクル６０とをＤＵＴボード１００に具備
していることを特徴とする上述テスト・フィクスチャが
ある。
線路端部にＳＭＡレセプタクル６０を実装接続するパタ
ーン構造を形成したマイクロ・ストリップ線路部２０
と、マイクロ・ストリップ線路部２０の端部に接続する
ＳＭＡレセプタクル６０とをＤＵＴボード１００に具備
していることを特徴とする上述テスト・フィクスチャが
ある。
【００１１】また、上述テスト・フィクスチャを備えて
マイクロ波帯域の高周波デバイスを試験することを特徴
とする半導体試験装置がある。
マイクロ波帯域の高周波デバイスを試験することを特徴
とする半導体試験装置がある。
【００１２】
【発明の実施の形態】以下に本発明の実施の形態を実施
例と共に図面を参照して詳細に説明する。
例と共に図面を参照して詳細に説明する。
【００１３】本発明のＤＵＴボード１００上に形成した
伝送線路の一実施例について、図１を参照して説明す
る。この図はＤＵＴボード１００の上面図である。
伝送線路の一実施例について、図１を参照して説明す
る。この図はＤＵＴボード１００の上面図である。
【００１４】本発明の伝送線路は、コプレーナ導波路１
０と、マイクロ・ストリップ線路部２０とで成る。コプ
レーナ導波路１０は、高周波入出力ＩＣピン端子Ｐ１と
接地用のＩＣピン端子Ｐ２、Ｐ３に対応するＩＣソケッ
ト５０直下に形成する必要最小線路長の長さ、例えば３
ｍｍ前後の短い線路長であり、細い平行導体幅のコプレ
ーナ導波路１０と、太い導体幅のマイクロ・ストリップ
線路部２０に合わせる為のテーパ部１５から成る。無論
５０Ωの特性インピーダンスの条件となるようにテーパ
部１５を含めたコプレーナ導波路を形成することは言う
までもない。この結果、このコプレーナ導波路１０にお
いては、線路長が短い為に、共振現象を示す周波数は遙
かに高くなり、実用上無視できる。従って、この部位に
よる従来の高域での伝送ロスは生じない。
０と、マイクロ・ストリップ線路部２０とで成る。コプ
レーナ導波路１０は、高周波入出力ＩＣピン端子Ｐ１と
接地用のＩＣピン端子Ｐ２、Ｐ３に対応するＩＣソケッ
ト５０直下に形成する必要最小線路長の長さ、例えば３
ｍｍ前後の短い線路長であり、細い平行導体幅のコプレ
ーナ導波路１０と、太い導体幅のマイクロ・ストリップ
線路部２０に合わせる為のテーパ部１５から成る。無論
５０Ωの特性インピーダンスの条件となるようにテーパ
部１５を含めたコプレーナ導波路を形成することは言う
までもない。この結果、このコプレーナ導波路１０にお
いては、線路長が短い為に、共振現象を示す周波数は遙
かに高くなり、実用上無視できる。従って、この部位に
よる従来の高域での伝送ロスは生じない。
【００１５】マイクロ・ストリップ線路部２０は、外部
へ接続するＳＭＡレセプタクル６０までの比較的長い距
離間を、基板の比誘電率εrと基板の厚みで決まる比較
的太い一定導体幅の線路、例えば０．５ｍｍ導体幅のマ
イクロ・ストリップ線路である。この部位では導体幅が
太い為に十分高域まで良好な伝送特性が得られる。
へ接続するＳＭＡレセプタクル６０までの比較的長い距
離間を、基板の比誘電率εrと基板の厚みで決まる比較
的太い一定導体幅の線路、例えば０．５ｍｍ導体幅のマ
イクロ・ストリップ線路である。この部位では導体幅が
太い為に十分高域まで良好な伝送特性が得られる。
【００１６】上述の結果、コプレーナ導波路１０とマイ
クロ・ストリップ線路部２０とで形成された伝送線路
は、この線路形成に伴う共振現象を示す周波数は遙かに
高い周波数に移動する。従って１０ＧＨｚをはるかに超
える周波数帯域まで伝送特性が改善され、実用上支障と
ならない大きな利点が得られる。
クロ・ストリップ線路部２０とで形成された伝送線路
は、この線路形成に伴う共振現象を示す周波数は遙かに
高い周波数に移動する。従って１０ＧＨｚをはるかに超
える周波数帯域まで伝送特性が改善され、実用上支障と
ならない大きな利点が得られる。
【００１７】上述で形成した伝送線路の伝送特性例を図
２に示す。横軸は周波数軸であり、縦軸は進行波の伝送
特性である。この図の伝送特性に示すように１０ＧＨｚ
以上に渡って共振現象に伴う伝送ロスや不具合となるレ
ベル変化はなく、極めて良好な伝送線路に改善されたこ
とが判る。従って、ＤＵＴの信号レベルを授受してデバ
イス試験を実施する半導体試験装置にとって極めて好ま
しい伝送線路が実現できた。この結果、従来のように、
測定誤差を招いたり試験可能な周波数限界をもたらすよ
うな不具合を解消できる大きな利点が得られる。
２に示す。横軸は周波数軸であり、縦軸は進行波の伝送
特性である。この図の伝送特性に示すように１０ＧＨｚ
以上に渡って共振現象に伴う伝送ロスや不具合となるレ
ベル変化はなく、極めて良好な伝送線路に改善されたこ
とが判る。従って、ＤＵＴの信号レベルを授受してデバ
イス試験を実施する半導体試験装置にとって極めて好ま
しい伝送線路が実現できた。この結果、従来のように、
測定誤差を招いたり試験可能な周波数限界をもたらすよ
うな不具合を解消できる大きな利点が得られる。
【００１８】尚、本発明の構成は、上述実施の形態に限
るものではない。例えば半導体試験装置以外において、
マイクロ波帯域に及びデバイス試験を行う他のテスト・
フィクスチャに対しても同様に適用できることは明らか
である。また、図５のＳＭＡレセプタクル６０を下面に
配置した他の配置例に示すように、中心導体が基板を貫
通してマイクロ・ストリップ線路部２０と接続し、更に
この中心導体の円周部位に分布定数線路となるアース導
体、例えば図６に示すように、ビアホールを多数配列し
て成る分布定数線路構造がある。この場合でもこの部位
は等価的に分布定数線路となり、この部位のリターンロ
スが１５ｄＢ以上得られる結果、マイクロ波帯域まで十
分実用可能な伝送線路が実現できる。また、ＳＭＡレセ
プタクル６０に代えて他の高周波用のレセプタクルを使
用する接続形態、あるいは直接同軸ケーブルを接続する
接続形態、あるいは他の能動素子回路、受動素子回路へ
接続する接続形態に適用しても良い。また、ＤＵＴをＩ
Ｃソケットを介さず直接実装する回路にも適用できるこ
とは明らかである。
るものではない。例えば半導体試験装置以外において、
マイクロ波帯域に及びデバイス試験を行う他のテスト・
フィクスチャに対しても同様に適用できることは明らか
である。また、図５のＳＭＡレセプタクル６０を下面に
配置した他の配置例に示すように、中心導体が基板を貫
通してマイクロ・ストリップ線路部２０と接続し、更に
この中心導体の円周部位に分布定数線路となるアース導
体、例えば図６に示すように、ビアホールを多数配列し
て成る分布定数線路構造がある。この場合でもこの部位
は等価的に分布定数線路となり、この部位のリターンロ
スが１５ｄＢ以上得られる結果、マイクロ波帯域まで十
分実用可能な伝送線路が実現できる。また、ＳＭＡレセ
プタクル６０に代えて他の高周波用のレセプタクルを使
用する接続形態、あるいは直接同軸ケーブルを接続する
接続形態、あるいは他の能動素子回路、受動素子回路へ
接続する接続形態に適用しても良い。また、ＤＵＴをＩ
Ｃソケットを介さず直接実装する回路にも適用できるこ
とは明らかである。
【００１９】
【発明の効果】本発明は、上述の説明内容から、下記に
記載される効果を奏する。上述実施形態に説明したよう
に本発明は、細い導体幅の線路に対しては必要最小線路
長のコプレーナ導波路１０とし、残りの線路長を比較的
太い一定導体幅のマイクロ・ストリップ線路部２０で伝
送線路を形成することにより、伝送線路自体が共振現象
を示す周波数がははるかに高い周波数に移動可能となる
結果、高い周波数まで良好な伝送特性領域が伸びる大き
な利点が得られる。従って、半導体試験装置に使用され
るＤＵＴボード１００では測定誤差を招いたり試験可能
な周波数限界をもたらすような不具合を解消できる大き
な利点が得られる。従って本発明の技術的効果は大であ
り、産業上の経済効果も大である。
記載される効果を奏する。上述実施形態に説明したよう
に本発明は、細い導体幅の線路に対しては必要最小線路
長のコプレーナ導波路１０とし、残りの線路長を比較的
太い一定導体幅のマイクロ・ストリップ線路部２０で伝
送線路を形成することにより、伝送線路自体が共振現象
を示す周波数がははるかに高い周波数に移動可能となる
結果、高い周波数まで良好な伝送特性領域が伸びる大き
な利点が得られる。従って、半導体試験装置に使用され
るＤＵＴボード１００では測定誤差を招いたり試験可能
な周波数限界をもたらすような不具合を解消できる大き
な利点が得られる。従って本発明の技術的効果は大であ
り、産業上の経済効果も大である。
【図１】本発明の、ＤＵＴボード上に形成した伝送線路
構造例である。
構造例である。
【図２】本発明の、伝送線路の伝送特性例である。
【図３】テスト・フィクスチャの要部構造図と、ＭＭＩ
Ｃのピン配列と、コプレーナ導波路の形成構造である。
Ｃのピン配列と、コプレーナ導波路の形成構造である。
【図４】従来の、伝送線路の伝送特性例である。
【図５】テスト・フィクスチャの他の要部構造図であ
る。
る。
【図６】本発明の、ＳＭＡレセプタクルと接続する他の
伝送線路構造である。
伝送線路構造である。
Ｐ１，Ｐ２，Ｐ３ ＩＣピン端子 １０，７０ コプレーナ導波路 １５ テーパ部 ２０ マイクロ・ストリップ線路部 ５０ ＩＣソケット ６０ ＳＭＡレセプタクル １００ ＤＵＴボード
Claims (4)
- 【請求項１】 ＩＣピン端子の両側に接地用のＩＣピン
端子を備える被試験デバイス（ＤＵＴ）に対して、該Ｄ
ＵＴを装着するＩＣソケットをＤＵＴボードの基板上に
実装してマイクロ波帯域の電気的試験を行うテスト・フ
ィクスチャにおいて、 該ＩＣソケットの当該ソケット端子の直下部位を所定特
性インピーダンスとするコプレーナ導波路により形成
し、以後の線路をマイクロ・ストリップ線路により形成
するＤＵＴボードであることを特徴とするテスト・フィ
クスチャ。 - 【請求項２】 ＩＣピン端子の両側に接地用のＩＣピン
端子を備える被試験デバイス（ＤＵＴ）に対して、マイ
クロ波帯域の電気的試験を行うテスト・フィクスチャに
おいて、 高周波信号を入出力するＩＣピン端子と接地用のＩＣピ
ン端子に対して所定特性インピーダンスで伝送可能なソ
ケットピン端子構造を有するＩＣソケットと、 当該ソケット端子直下のパターンを必要最小線路長で形
成するコプレーナ導波路と、 上記コプレーナ導波路の線路端部にマイクロ・ストリッ
プ線路側の導体幅となるテーパ状のコプレーナ導波路で
形成するテーパ部と、 上記テーパ部以後に接続する伝送線路は所定特性インピ
ーダンスとなる一定導体幅の線路パターンを形成したマ
イクロ・ストリップ線路部と、 をＤＵＴボードに具備していることを特徴とするテスト
・フィクスチャ。 - 【請求項３】 マイクロ・ストリップ線路部の線路端部
にＳＭＡレセプタクルを具備していることを特徴とする
請求項１又は２記載のテスト・フィクスチャ。 - 【請求項４】 請求項１、２又は３記載のテスト・フィ
クスチャを備えて高周波デバイスを試験することを特徴
とする半導体試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9350886A JPH11183564A (ja) | 1997-12-19 | 1997-12-19 | テスト・フィクスチャ及びこれを用いる半導体試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9350886A JPH11183564A (ja) | 1997-12-19 | 1997-12-19 | テスト・フィクスチャ及びこれを用いる半導体試験装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11183564A true JPH11183564A (ja) | 1999-07-09 |
Family
ID=18413569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9350886A Pending JPH11183564A (ja) | 1997-12-19 | 1997-12-19 | テスト・フィクスチャ及びこれを用いる半導体試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11183564A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005070050A (ja) * | 2003-08-25 | 2005-03-17 | Delaware Capital Formation Inc | 半導体回路のための検査インタフェースシステムと半導体パッケージを検査するためのコンタクタ |
| US7688092B2 (en) | 2006-06-01 | 2010-03-30 | Advantest Corporation | Measuring board for electronic device test apparatus |
-
1997
- 1997-12-19 JP JP9350886A patent/JPH11183564A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005070050A (ja) * | 2003-08-25 | 2005-03-17 | Delaware Capital Formation Inc | 半導体回路のための検査インタフェースシステムと半導体パッケージを検査するためのコンタクタ |
| US7688092B2 (en) | 2006-06-01 | 2010-03-30 | Advantest Corporation | Measuring board for electronic device test apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4740746A (en) | Controlled impedance microcircuit probe | |
| CN109792102B (zh) | 包括形成无接触接口的至少一个过渡的封装结构 | |
| US4697143A (en) | Wafer probe | |
| US6194739B1 (en) | Inline ground-signal-ground (GSG) RF tester | |
| JP5254919B2 (ja) | 高性能テスターインタフェースモジュール | |
| US5408188A (en) | High frequency wafer probe including open end waveguide | |
| US7173433B2 (en) | Circuit property measurement method | |
| CA2385337C (en) | Measuring probe for measuring high frequencies and method of producing said probe | |
| US5905421A (en) | Apparatus for measuring and/or injecting high frequency signals in integrated systems | |
| US5959460A (en) | High frequency stripline blade probe device and method of probing | |
| US7786741B2 (en) | Measuring tip for high-frequency measurement | |
| US6791317B1 (en) | Load board for testing of RF chips | |
| US6366104B2 (en) | Microwave probe for surface mount and hybrid assemblies | |
| GB2166913A (en) | Impedance matched test probe | |
| JPH11183564A (ja) | テスト・フィクスチャ及びこれを用いる半導体試験装置 | |
| KR100227283B1 (ko) | 고주파용 프로브 카드 | |
| US20030062914A1 (en) | Surface mating compliant contact assembly with fixed signal path length | |
| JP3435241B2 (ja) | テープ状半導体搭載装置の評価装置 | |
| JPH04206845A (ja) | 高周波プローブ針 | |
| JPH07122602A (ja) | 高周波プローブ及びプローブカード | |
| JPH0946006A (ja) | 信号伝送構造 | |
| JP2002290115A (ja) | ミリ波伝送線路の入出力端部接続構造 | |
| JP7242613B2 (ja) | 基板間接続構造および基板間接続方法 | |
| EP0910135B1 (en) | Extended core connector | |
| US6784369B2 (en) | Connection structure of coaxial cable |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021224 |