JPH0946006A - 信号伝送構造 - Google Patents

信号伝送構造

Info

Publication number
JPH0946006A
JPH0946006A JP7190046A JP19004695A JPH0946006A JP H0946006 A JPH0946006 A JP H0946006A JP 7190046 A JP7190046 A JP 7190046A JP 19004695 A JP19004695 A JP 19004695A JP H0946006 A JPH0946006 A JP H0946006A
Authority
JP
Japan
Prior art keywords
signal
ground line
ground
line
grounded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7190046A
Other languages
English (en)
Inventor
Katsunori Hirano
克典 平野
Taku Suga
卓 須賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP7190046A priority Critical patent/JPH0946006A/ja
Publication of JPH0946006A publication Critical patent/JPH0946006A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations

Landscapes

  • Structure Of Printed Boards (AREA)
  • Waveguides (AREA)

Abstract

(57)【要約】 【構成】グランド層5の上に誘電体4があり、その上に
マイクロストリップライン1、2とグランドライン3が
ある。マイクロストリップライン1,2は信号を伝送す
る導体であり、グランドライン3は周波数を考慮した最
小限の箇所でグランド層5へ接地し、隣接するマイクロ
ストリップライン1,2の線路間に設ける。 【効果】使用する周波数帯に対して最小限の箇所で接地
したグランドラインにより、クロストークを低減し、共
振の影響なくインピーダンスを一定に保って信号を伝送
することができるため装置の高密度化、高精度化が実現
できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体試験装置等の小形
化、高密度電子計測装置に好適な信号の伝送構造に関す
る。
【0002】
【従来の技術】半導体の試験では、近年の半導体集積回
路の高集積化にともない、微細間隔の接続と装置の小形
化による高密度実裝が要求されている。
【0003】従来でのプリント基板配線の構成は電磁特
性研究部会公開研究会論文集(1991年、VOL.
1、NO1)第25頁から第30頁に記載されている技
術が知られている。
【0004】以下この技術を説明する。
【0005】図5にこの従来技術に係るプリント基板の
配線の構成を示す。
【0006】図示するように、従来のプリント基板の配
線の構成は、信号を伝送する平行2導体のマイクロスト
リップ1,2、マイクロストリップ1,2間に設けた中
央遮断導体としたグランドライン3よりなる。
【0007】グランドライン3は入出力端間を連続的に
接地することは実際不可能であり、入出力端のみの接地
としてある。解析及び測定結果よりクロストークは、グ
ランドライン3がない時より10デシベル低減できてい
るが、周波数が420メガヘルツと830メガヘルツ付
近でグランドラインの共振によりクロストークが増大し
ている。この時、信号を伝送するマイクロストリップラ
イン1,2のインピーダンスも増大しているため、信号
の反射や波形歪み等が起こる。したがって共振周波数付
近ではクロストークの低減効果がなくなり、伝送する信
号にも影響を及ぼしてしまう。
【0008】
【発明が解決しようとする課題】半導体素子の高速、高
集積化により半導体素子に接続する線路で、隣接する線
路間隔を狭めるほど生じるクロストークを低減すること
は必須である。しかし、近年の半導体素子の多ピン化を
考えた場合、微細間隔に接続する線路間のクロストーク
の影響は避けられない。
【0009】また、従来例の様にクロストークの低減法
として、線路間にグランドラインを設け、隣接する線路
からの信号を遮断する方法があるが、グランドラインは
すべての箇所の電位が0ボルトとなる理想接地とするこ
とは不可能であり、ラインの両端など限られた場所でし
か接地できない。そのため周波数によっては遮断効果が
なくなったり、さらにはグランドラインのインダクタン
ス成分により共振が起こり線路のインピーダンスが増大
し、グランドラインがない時よりもクロストークが大き
くなることがある。
【0010】本発明の目的は、使用する周波数帯を考慮
して隣接する線路間のクロストークを低減し、共振によ
るインピーダンスの増大なく信号を伝送することにあ
る。
【0011】
【問題を解決するための手段】上記目的を達成するため
に、本発明は信号を伝送する線路間に設けたグランドラ
インを、使用する周波数帯を考慮した箇所で接地するこ
とで、クロストークの低減と共振によるインピーダンス
の増大をなくした信号伝送構造を提供する。
【0012】
【作用】本発明の構造より、使用する周波数帯に対して
必要最小限のグランドラインの接地とすることで、隣接
する信号線とのクロストークはグランドラインが遮断す
るため低減でき、共振によるインピーダンス増大の影響
もなく高精度に信号を伝送できる。また必要最小限のグ
ランドラインですむため基板等での実裝面積も少なく高
密度化が可能となる。
【0013】
【実施例】
(実施例1)以下、本発明の実施例1を図1を用いて説
明する。図1に本実施例の信号伝送構造としたプリント
基板配線を示す。図示するように信号伝送構造は信号を
伝送するマイクロストリップライン1,2、その線路間
に設けたグランドライン3、誘電体4、グランド層5よ
りなる。
【0014】グランドライン3は使用する周波数帯を考
慮した箇所でグランド層5に接地してあり、マイクロス
トリップライン1からマイクロストリップライン2への
クロストーク、またその逆のクロストークはグランドラ
イン3が遮断するため低減できる。またグランドライン
3は周波数を考慮して接地してあるため、共振によるマ
イクロストリップライン1,2のインピーダンスの変化
はない。そのためインピーダンスを一定に保って信号を
伝送することができる。
【0015】(実施例2)以下、本発明の実施例2を図
2を用いて説明する。図2に本実施例の半導体素子間を
実施例1の構造で配線した基板を示す。図示するように
本実施例の基板の構成は、半導体素子13、半導体素子
13間を配線するマイクロストリップライン1、線路間
に設けたグランドライン3、それらを実裝した基板12
よりなる。
【0016】実施例1で示したように、半導体素子13
間をクロストークを低減して、共振によるインピーダン
スの増大なく信号を伝送できるため、波形歪み等による
回路の誤動作や、基板12外の装置への影響がなく、常
に良好な動作が得られる。また実裝面積の低減による装
置の小形化ができる。
【0017】(実施例3)以下、本発明の実施例3を図
3を用いて説明する。図3に本実施例の被試験素子と半
導体試験装置を接続した構成を示す。図示するように本
実施例の被試験素子と半導体試験装置を接続した構成
は、半導体素子によって構成された試験信号出力回路1
1、コネクタ9、同軸ケーブル8、被試験素子6、試験
信号出力回路11とコネクタ9、または同軸ケーブル8
と被試験素子6をつなげるマイクロストリップライン
1、マイクロストリップライン1間に設けたグランドラ
イン3、試験信号出力回路11を実裝した基板12、被
試験素子6を搭載するボード7、基板12を内蔵した半
導体試験装置10からなる。
【0018】被試験素子6に対し、半導体試験装置10
内の試験信号出力回路11の出力より試験信号を、マイ
クロストリップライン1、同軸ケーブル8を介して被試
験素子6に入力する。被試験素子6からの応答信号を再
びマイクロストリップライン1、同軸ケーブル8を介し
て、半導体試験装置10により良否を判定する。基板1
2とボード7は高密度実裝のため各々のマイクロストリ
ップライン1の間隔が狭くなっているが、グランドライ
ン3があるためクロストークの影響が少ない。また周波
数を考慮して接地してあるため共振によるインピーダン
スの増大もない。
【0019】以上の信号伝送構造により半導体素子の多
ピン化に伴う高集積化を実現しつつクロストークの少な
い高精度な波形を伝送できる。
【0020】
【発明の効果】本発明の効果を図4を用いて説明する。
従来例の様にグランドラインを設けることによって、ク
ロストークを10デシベル低減できるが、グランドライ
ンを理想接地とすることは不可能であるため周波数を高
くすると、ある周波数で必ず共振が起こり、インピーダ
ンスが増大するとともにクロストークが大きくなってし
まう。そこで、グランドラインを接地する箇所を分割
し、その時のインピーダンスを「Tripathi,V
ijai K“On The Analysisof
Symmetrical Three−LineMic
rostripCircuits,“MTT−25,S
eptember 1977」をもとに解析した。
【0021】図4はある一定の長さのグランドライン
を、接地する箇所を分割した数と共振周波数との関係を
示す。分割した数を増やすことにより共振周波数は高く
なるため共振周波数以下では共振がなく、グランドライ
ンによりクロストークが低減できることがわかる。した
がって使用する周波数を考慮した最小の接地数でクロス
トークが低減でき、共振によるインピーダンスの増大も
なくすことができる。
【0022】
【発明の効果】本発明によれば、使用する周波数帯を考
慮して、最小限の箇所で接地したグランドラインを線路
間に設けることにより、クロストークを低減し、共振に
よるインピーダンスの増大をなくしてインピーダンスを
一定に保ったまま信号を伝送できるため、装置の高密度
化と同時に高精度化が実現できる。
【図面の簡単な説明】
【図1】本発明の一実施例の信号伝送構造のプリント基
板の斜視図。
【図2】本発明の一実施例の半導体素子間を配線する信
号伝送構造を用いた基板の斜視図。
【図3】本発明の一実施例の試験対象の半導体素子と接
続する、信号伝送構造を用いた半導体試験装置の説明
図。
【図4】本発明の効果のグランドラインの分割数と共振
周波数との関係の特性図。
【図5】従来のプリント基板配線の説明図。
【符号の説明】
1…マイクロストリップライン、 2…マイクロストリップライン、 3…グランドライン、 4…誘電体、 5…グランド層。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】グランド層の上に誘電体があり、その上に
    導体が複数本あるマイクロストリップラインにおいて、
    その内の少なくとも1本は信号を伝送する導体であり、
    少なくとも1本は上記信号を伝送する導体と隣接した、
    グランド層に接地するグランドラインであり、上記グラ
    ンドラインは、伝送する信号の周波数帯で決まる所定の
    一つ以上の箇所でグランド層に接地することを特徴とす
    る信号伝送構造。
  2. 【請求項2】請求項1の構成を適応して半導体素子間を
    配線し、高密度に実裝した基板。
  3. 【請求項3】請求項2の上記基板を適応して被試験対象
    となる半導体素子の各ピンに同時に試験信号を送り、そ
    の応答信号の良否を判定する半導体試験装置。
JP7190046A 1995-07-26 1995-07-26 信号伝送構造 Pending JPH0946006A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7190046A JPH0946006A (ja) 1995-07-26 1995-07-26 信号伝送構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7190046A JPH0946006A (ja) 1995-07-26 1995-07-26 信号伝送構造

Publications (1)

Publication Number Publication Date
JPH0946006A true JPH0946006A (ja) 1997-02-14

Family

ID=16251458

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7190046A Pending JPH0946006A (ja) 1995-07-26 1995-07-26 信号伝送構造

Country Status (1)

Country Link
JP (1) JPH0946006A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008529261A (ja) * 2005-01-24 2008-07-31 ユマテック ゲーエムベーハー 長方形または正方形の断面を有する導体を有するワイヤ・プリント回路基板またはカード
JP2008287857A (ja) * 2007-04-19 2008-11-27 Dainippon Printing Co Ltd サスペンション用基板、サスペンション、ヘッド付サスペンションおよびハードディスク
KR100893936B1 (ko) * 2007-08-24 2009-04-21 포항공과대학교 산학협력단 수신단 누화잡음을 줄이는 수직 돌기가 형성된 마이크로스트립 전송선을 갖는 채널
JP2009522858A (ja) * 2005-12-29 2009-06-11 ユナイテッド ビデオ プロパティーズ, インコーポレイテッド 双方向型メディアガイドアプリケーションにおけるメディアライブラリ
JP2018152805A (ja) * 2017-03-15 2018-09-27 三菱電機株式会社 マイクロ波装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008529261A (ja) * 2005-01-24 2008-07-31 ユマテック ゲーエムベーハー 長方形または正方形の断面を有する導体を有するワイヤ・プリント回路基板またはカード
JP2009522858A (ja) * 2005-12-29 2009-06-11 ユナイテッド ビデオ プロパティーズ, インコーポレイテッド 双方向型メディアガイドアプリケーションにおけるメディアライブラリ
JP2008287857A (ja) * 2007-04-19 2008-11-27 Dainippon Printing Co Ltd サスペンション用基板、サスペンション、ヘッド付サスペンションおよびハードディスク
KR100893936B1 (ko) * 2007-08-24 2009-04-21 포항공과대학교 산학협력단 수신단 누화잡음을 줄이는 수직 돌기가 형성된 마이크로스트립 전송선을 갖는 채널
JP2018152805A (ja) * 2017-03-15 2018-09-27 三菱電機株式会社 マイクロ波装置

Similar Documents

Publication Publication Date Title
US4764723A (en) Wafer probe
US6194739B1 (en) Inline ground-signal-ground (GSG) RF tester
US4697143A (en) Wafer probe
US6501343B2 (en) Integrated circuit tester with high bandwidth probe assembly
US7492146B2 (en) Impedance controlled via structure
US6362635B2 (en) Split resistor probe and method
US6501278B1 (en) Test structure apparatus and method
US4472725A (en) LC Delay line for feedforward amplifier
JPH06140484A (ja) プローブカード
Carlton et al. Accurate measurement of high-speed package and interconnect parasitics
JPH0946006A (ja) 信号伝送構造
US4825155A (en) X-band logic test jig
US4891577A (en) Apparatus for measuring noise characteristics
US6103978A (en) Printed wiring board having inner test-layer for improved test probing
EP1316806A1 (en) Non-contact measuring probe device for directional detection of an electromagnetic wave and measuring method
KR100227283B1 (ko) 고주파용 프로브 카드
EP0221172A1 (en) A coplanar waveguide probe
Brandner et al. Electrical characterization of POLYHIC, a high density, high frequency, interconnection and packaging medium for digital circuits
US4748403A (en) Apparatus for measuring circuit element characteristics with VHF signal
JP2568495B2 (ja) 半導体装置
JP7242613B2 (ja) 基板間接続構造および基板間接続方法
JPH11183564A (ja) テスト・フィクスチャ及びこれを用いる半導体試験装置
US10996958B2 (en) Test board and a device testing apparatus using the test board
JPH04304646A (ja) ゴムコンダクター及び半導体デバイスの試験方法
Strid et al. On-wafer measurement of gigahertz integrated circuits