JP2019161393A - フィードフォワードイコライザ及びフィードフォワードイコライザの高周波特性改善方法 - Google Patents
フィードフォワードイコライザ及びフィードフォワードイコライザの高周波特性改善方法 Download PDFInfo
- Publication number
- JP2019161393A JP2019161393A JP2018044204A JP2018044204A JP2019161393A JP 2019161393 A JP2019161393 A JP 2019161393A JP 2018044204 A JP2018044204 A JP 2018044204A JP 2018044204 A JP2018044204 A JP 2018044204A JP 2019161393 A JP2019161393 A JP 2019161393A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- emitter follower
- feedforward equalizer
- differential circuit
- follower circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 20
- 230000005540 biological transmission Effects 0.000 claims abstract description 55
- 230000006870 function Effects 0.000 claims abstract description 5
- 230000003915 cell function Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 7
- 238000005259 measurement Methods 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 4
- 239000012085 test solution Substances 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Images
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Networks Using Active Elements (AREA)
- Dc Digital Transmission (AREA)
Abstract
Description
前記複数のセル間の伝送線路23における前記差動回路の出力側および前記エミッタフォロワ回路の入力側の50Ω終端抵抗21を25Ω終端抵抗22にまとめることを特徴とする。
前記複数のセル11間における前記差動回路13の出力と前記エミッタフォロワ回路12の入力との間の伝送線路23が高インピーダンスであることを特徴とする。
前記25Ω終端抵抗22を前記差動回路13の出力側又は前記エミッタフォロワ回路12の入力側に寄せて接続することを特徴とする。
前記複数のセル間の伝送線路23における前記差動回路の出力側および前記エミッタフォロワ回路の入力側の50Ω終端抵抗21を25Ω終端抵抗22にまとめるステップを含むことを特徴とする。
前記複数のセル11間における前記差動回路13の出力と前記エミッタフォロワ回路12の入力との間の伝送線路23を高インピーダンスにするステップを含むことを特徴とする。
前記25Ω終端抵抗22を前記差動回路13の出力側又は前記エミッタフォロワ回路12の入力側に寄せて接続するステップを含むことを特徴とする。
まず、伝送媒体の分散や損失によって生じる入力信号の波形歪みを電気的に補償するフィードフォワードイコライザ(FFE:Feed Forward Equalizer)の基本構成について図1を参照しながら説明する。
次に、図1のフィードフォワードイコライザ1におけるメインタップ2とサブタップ3の構成について図2および図3を参照しながら説明する。
次に、本実施の形態のフィードフォワードイコライザ1における高周波特性の改善方法について図4〜図11を参照しながら説明する。なお、図4〜図9において、Lは伝送線路の長さ、Wは伝送線路の幅、Z0は伝送線路の線路インピーダンス、TDは遅延量である。
(2)各セル11間を接続する伝送線路を高インピーダンスにして、25Ω終端抵抗を差動回路13の出力側またはエミッタフォロワ回路12の入力側に寄せる。例えば図2の伝送線路23を低インピーダンス(33.83Ω)から高インピーダンス(120Ω)に変更し、25Ω終端抵抗22を差動回路13の出力側またはエミッタフォロワ回路12の入力側に寄せる。
本実施の形態のフィードフォワードイコライザ1は、図12に示すように、誤り率測定装置31に適用することができる。誤り率測定装置31は、図12に示すように、測定対象物Wに入力される既知のパターン信号(例えばPAM信号)を発生するパターン発生器32と、パターン発生器32からのパターン信号の入力に伴って測定対象物Wから折り返されるパターン信号を受信して誤り率を測定する誤り率測定器33とを備える。そして、誤り率測定装置31の受信側の誤り率測定器33の前段に本実施の形態のフィードフォワードイコライザ1を接続する。これにより、56Gや64GbaudのPAM信号の伝送に対応したBERテストソリューションにおいて、28GHzや32GHzといった周波数帯の補償を実現することができる。
2 メインタップ
3 サブタップ
4 加算器
11 セル
12 エミッタフォロワ回路(EL)
13 差動回路(CML)
21 50Ω終端抵抗
22 25Ω終端抵抗
23 伝送線路
31 誤り率測定装置
32 パターン発生器
33 誤り率測定器
W 測定対象物
Claims (6)
- エミッタフォロワ回路(12)と差動回路(13)との組み合わせにより1単位のセル(11)を構成し、遅延量に応じて複数のセルが多段接続されるサブタップ(3)がメインタップ(2)に並列接続され、最終段のセルが係数設定により利得調整可能な重み付け回路として機能するフィードフォワードイコライザ(1)であって、
前記複数のセル間の伝送線路(23)における前記差動回路の出力側および前記エミッタフォロワ回路の入力側の50Ω終端抵抗(21)を25Ω終端抵抗(22)にまとめることを特徴とするフィードフォワードイコライザ。 - 前記複数のセル(11)間における前記差動回路(13)の出力と前記エミッタフォロワ回路(12)の入力との間の伝送線路(23)が高インピーダンスであることを特徴とする請求項1記載のフィードフォワードイコライザ。
- 前記25Ω終端抵抗(22)を前記差動回路(13)の出力側又は前記エミッタフォロワ回路(12)の入力側に寄せて接続することを特徴とする請求項2記載のフィードフォワードイコライザ。
- エミッタフォロワ回路(12)と差動回路(13)との組み合わせにより1単位のセル(11)を構成し、遅延量に応じて複数のセルが多段接続されるサブタップ(3)がメインタップ(2)に並列接続され、最終段のセルが係数設定により利得調整可能な重み付け回路として機能するフィードフォワードイコライザ(1)の高周波特性の改善方法であって、
前記複数のセル間の伝送線路(23)における前記差動回路の出力側および前記エミッタフォロワ回路の入力側の50Ω終端抵抗(21)を25Ω終端抵抗(22)にまとめるステップを含むことを特徴とするフィードフォワードイコライザの高周波特性の改善方法。 - 前記複数のセル(11)間における前記差動回路(13)の出力と前記エミッタフォロワ回路(12)の入力との間の伝送線路(23)を高インピーダンスにするステップを含むことを特徴とする請求項4記載のフィードフォワードイコライザの高周波特性の改善方法。
- 前記25Ω終端抵抗(22)を前記差動回路(13)の出力側又は前記エミッタフォロワ回路(12)の入力側に寄せて接続するステップを含むことを特徴とする請求項5記載のフィードフォワードイコライザの高周波特性の改善方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018044204A JP6679635B2 (ja) | 2018-03-12 | 2018-03-12 | フィードフォワードイコライザ及びフィードフォワードイコライザの高周波特性改善方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018044204A JP6679635B2 (ja) | 2018-03-12 | 2018-03-12 | フィードフォワードイコライザ及びフィードフォワードイコライザの高周波特性改善方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019161393A true JP2019161393A (ja) | 2019-09-19 |
JP6679635B2 JP6679635B2 (ja) | 2020-04-15 |
Family
ID=67996396
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018044204A Active JP6679635B2 (ja) | 2018-03-12 | 2018-03-12 | フィードフォワードイコライザ及びフィードフォワードイコライザの高周波特性改善方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6679635B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022026046A (ja) * | 2020-07-30 | 2022-02-10 | アンリツ株式会社 | 基板間接続構造および基板間接続方法 |
JP2023045108A (ja) * | 2021-09-21 | 2023-04-03 | アンリツ株式会社 | 可変遅延回路及び可変遅延方法と信号発生装置及び信号発生方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11979263B2 (en) | 2022-03-03 | 2024-05-07 | Samsung Electronics Co., Ltd. | Method and wire-line transceiver for performing serial loop back test |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61258520A (ja) * | 1985-05-13 | 1986-11-15 | Nippon Telegr & Teleph Corp <Ntt> | 可変遅延回路 |
JPH06104725A (ja) * | 1992-06-15 | 1994-04-15 | Fujitsu Ltd | 半導体集積回路 |
JP2005504446A (ja) * | 2000-11-13 | 2005-02-10 | プリマリオン, インコーポレイテッド | データ通信のためのプリエンファシス |
WO2006001301A1 (ja) * | 2004-06-25 | 2006-01-05 | Evolvable Systems Research Institute Inc. | 伝送装置および伝送方法 |
JP2015106863A (ja) * | 2013-12-02 | 2015-06-08 | 日本電信電話株式会社 | 外部インターフェース回路 |
-
2018
- 2018-03-12 JP JP2018044204A patent/JP6679635B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61258520A (ja) * | 1985-05-13 | 1986-11-15 | Nippon Telegr & Teleph Corp <Ntt> | 可変遅延回路 |
JPH06104725A (ja) * | 1992-06-15 | 1994-04-15 | Fujitsu Ltd | 半導体集積回路 |
JP2005504446A (ja) * | 2000-11-13 | 2005-02-10 | プリマリオン, インコーポレイテッド | データ通信のためのプリエンファシス |
WO2006001301A1 (ja) * | 2004-06-25 | 2006-01-05 | Evolvable Systems Research Institute Inc. | 伝送装置および伝送方法 |
JP2015106863A (ja) * | 2013-12-02 | 2015-06-08 | 日本電信電話株式会社 | 外部インターフェース回路 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022026046A (ja) * | 2020-07-30 | 2022-02-10 | アンリツ株式会社 | 基板間接続構造および基板間接続方法 |
JP7242613B2 (ja) | 2020-07-30 | 2023-03-20 | アンリツ株式会社 | 基板間接続構造および基板間接続方法 |
JP2023045108A (ja) * | 2021-09-21 | 2023-04-03 | アンリツ株式会社 | 可変遅延回路及び可変遅延方法と信号発生装置及び信号発生方法 |
JP7432567B2 (ja) | 2021-09-21 | 2024-02-16 | アンリツ株式会社 | 信号発生装置及び信号発生方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6679635B2 (ja) | 2020-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9705708B1 (en) | Integrated circuit with continuously adaptive equalization circuitry | |
US10033412B2 (en) | Impedance and swing control for voltage-mode driver | |
US20060245485A1 (en) | Continuous-time equalizer | |
US11165456B2 (en) | Methods and apparatus for a continuous time linear equalizer | |
JP6679635B2 (ja) | フィードフォワードイコライザ及びフィードフォワードイコライザの高周波特性改善方法 | |
US10263811B2 (en) | Equalizing device, equalizing method, and signal transmitting device | |
US10764092B2 (en) | Input termination circuits for high speed receivers | |
CN108183696A (zh) | 一种低压高速可编程均衡电路 | |
US7696838B2 (en) | Equalizing filter circuit | |
JP5308243B2 (ja) | 可変ゲイン回路 | |
US7848402B1 (en) | Phase-adjusted pre-emphasis and equalization for data communication | |
JP2005521285A (ja) | 増幅段の増幅段出力信号における非線形の歪みを低減する装置 | |
JP6281196B2 (ja) | 位相補償回路、エンファシス信号生成回路および位相補償方法 | |
JP5859168B2 (ja) | エンファシス回路 | |
JP6131771B2 (ja) | 高速ブロードバンド信号用の低周波数等化器回路 | |
WO2019001369A1 (zh) | 一种串行解串链路发射机的驱动器 | |
US6933763B2 (en) | Device and high speed receiver including such a device | |
JP4936128B2 (ja) | 損失補償回路 | |
US20200412316A1 (en) | Low-voltage high-speed programmable equalization circuit | |
WO2008100722A1 (en) | Multi-stage differential warping amplifier and method | |
US20060245507A1 (en) | High speed serial link output stage having self adaptation for various impairments | |
Balteanu et al. | A cable equalizer with 31 dB of adjustable peaking at 52 GHz | |
CN110781114A (zh) | 一种高速串行接口接收端的宽带无源线性均衡器电路 | |
US20230370038A1 (en) | Low-voltage high-speed programmable equalization circuit | |
JP7051425B2 (ja) | 送信回路及び該送信回路の制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180828 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190625 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190821 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191001 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200310 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200318 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6679635 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |