JPWO2010041376A1 - インターポーザ基板及び半導体装置 - Google Patents
インターポーザ基板及び半導体装置 Download PDFInfo
- Publication number
- JPWO2010041376A1 JPWO2010041376A1 JP2010532782A JP2010532782A JPWO2010041376A1 JP WO2010041376 A1 JPWO2010041376 A1 JP WO2010041376A1 JP 2010532782 A JP2010532782 A JP 2010532782A JP 2010532782 A JP2010532782 A JP 2010532782A JP WO2010041376 A1 JPWO2010041376 A1 JP WO2010041376A1
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- interposer substrate
- connection wiring
- conductors
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0248—Skew reduction or using delay lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/1016—Shape being a cuboid
- H01L2924/10161—Shape being a cuboid with a rectangular active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
- H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Structure Of Printed Boards (AREA)
Abstract
インターポーザ基板(104)において、メッキスタブ導体(145A)と接地導体(162)とはキャパシタ(160A)を形成し、メッキスタブ導体(145B)と接地導体(162)とはキャパシタ(160B)を形成する。キャパシタ(160A)及び(160B)の各容量値は、接続配線導体(142A)を含む信号線及び接続配線導体(142B)を含む信号線を用いて差動伝送される各信号の位相差が180度になるように調整される。
Description
本発明は、インターポーザ基板と当該インターポーザ基板に実装された半導体素子とを備えた半導体装置、及びそのインターポーザ基板に関する。
近年、半導体装置は、BGA(Ball Grid Array)又はCSP(Chip Size Package)などの多端子のパッケージに収められるようになってきている。このような半導体装置(一般的には、半導体パッケージともいう。)では、半導体素子がインターポーザ基板(一般的には、インターポーザともいう。)に実装され、さらに、インターポーザ基板がマザー基板(一般的には、マザーボードともいう。)等の基板に実装される。
図19は、半導体素子102が実装された従来技術に係るインターポーザ基板104Pの平面図である。図19において、半導体素子102は複数の端子121を備える。インターポーザ基板104Pの表面には複数の接続端子141(一般的には、入出力端子又は電極パッドともいう。)が形成されており、半導体素子102の各端子121とインターポーザ基板104Pの各接続端子141とはワイヤ151を用いて電気的に接続されている。なお、図19では、各端子121と各接続端子141とはワイヤボンディングによって接続されているが、バンプを用いて接続される場合もある。
さらに、インターポーザ基板104Pの表面には、接続配線導体142が形成されている。各接続配線導体142の一端は1つの接続端子141に接続され、他端はインターポーザ基板104Pに形成されたビア導体144のうちの1つの一端に接続される。そして、各ビア導体144の他端はインターポーザ基板104Pの裏面又は内部に形成された配線に電気的に接続されている。さらに、インターポーザ基板104Pの裏面又は内部に形成された配線は、半田ボールなどを介してマザー基板の電極パッドに電気的に接続される。
ここで、一般に、インターポーザ基板104P上の各接続端子141には、電解メッキを用いて貴金属メッキ(例えば、金メッキ)処理が施される。この貴金属メッキ処理時に、インターポーザ基板104Pの外縁部からインターポーザ基板104P上に形成された配線を介して各接続端子141に通電される。通電後に、通電に用いられた配線の一部は各接続端子141と各ビア導体144とを接続する接続配線導体142として用いられるが、残りの部分は各ビア導体144からインターポーザ基板104Pの外縁部まで延在するメッキスタブ導体145(plating stub conductor。一般的には、メッキ線ともいう。)として残存する。すなわち、各メッキスタブ導体145の一端はビア導体144に接続され、他端は開放端であってインターポーザ基板104Pの外縁部において開放端部を形成している。
インターポーザ基板104P上のメッキスタブ導体145が接続配線導体142を介して伝送される伝送信号の波形に悪影響を与えることが知られている。例えば、特許文献1には、メッキスタブ導体に接続された接続配線導体に入力された入力信号と、当該入力信号がメッキスタブ導体の開放端で反射した反射信号とが干渉して入力信号に波形歪が生じるという課題が指摘されている。この課題を解決するために、特許文献1には、メッキスタブ導体の残存をなくすことが提案されている。また、特許文献2では、同様の課題を解決するために、メッキスタブ導体を終端抵抗に接続することが提案されている。
ところで、電子機器では、伝送される信号の高速化はさらに進んでおり、ギガヘルツの周波数を有する高周波の信号が伝送されるようになってきている。一方、IC(Integrated Circuit)自体に関しては、システムLSI(Large Scale Integration)に代表されるように、多機能化、モジュール化、及び高密度化が進んでいる。高密度に実装され、かつ高周波の信号を扱う半導体装置では、上述した特許文献1及び2において指摘された課題とは全く異なる課題が生じる可能性がある。
半導体素子102は微細化及び多端子化が進んでおり、このため、図19の半導体素子102に形成される複数の端子121も小ピッチ化が進んでいる。インターポーザ基板104P上の各接続端子141は、各端子121に対応して比較的小さいピッチで設けられている。そして、接続配線導体142は、接続端子141から離れるにつれて各接続配線導体142間の間隔が広くなるように形成されている。ここで、一般に、各接続配線導体142の他端に接続された各ビア導体144の外径は各接続配線導体142の幅よりも大きい。図19では、インターポーザ基板104Pをより小型にするために、隣り合う接続配線導体142に接続されるビア導体144の位置は、インターポーザ基板104Pの外縁部からの距離が互いに異なるようにずらされている。
このようにインターポーザ基板104P上の空間的な制約などにより、各接続配線導体142の長さは互いに異なり、各接続配線導体142の電気抵抗もまた互いに異なる。従って、半導体素子102とマザー基板との間でインターポーザ基板104Pを介して送受信される複数の伝送信号の伝送時間は互いに異なる。
図20は、図19の半導体素子102の端子121Aから出力された送信信号Pと、端子121Bから出力された送信信号Nとを示すタイミングチャートである。図20において、送信信号P及びNは周期Tを有し1対の差動信号を構成している。差動伝送では、図20に示すように、互いに180度の位相差を有する送信信号P及びNの電位差(P−N)を用いて「1」又は「0」のデータが送信される。例えば、図20において、データ値「0」を有するデータD1及びD3が送信されるときには電位差(P−N)は負の値に設定され、データ値「1」を有するデータD2及びD4が送信されるときには電位差(P−N)は正の値に設定される。
図19において、送信信号Pは半導体素子102の端子121Aから、ワイヤ151A、接続配線導体142A、ビア導体144Aを介してマザー基板の電極パッドに出力される。また、送信信号Nは半導体素子102の端子121Bから、ワイヤ151B、接続配線導体142B、ビア導体144Bを介してマザー基板の別の電極パッドに出力される。図21は、図20の送信信号がマザー基板の1対の電極パッドで受信されたときの受信信号P1及びN1を示すタイミングチャートである。上述したように、接続配線導体142A及び142Bの長さは互いに異なるので、図21に示すように、受信信号P1及びN1の間で位相差A1が生じる。この位相差A1の大きさが差動信号の周期Tに比較して十分に小さいときにはデータD1〜D4を正確に伝送できるが、位相差A1の大きさが差動信号の周期Tに対して無視できないほど大きくなると、データD1〜D4を正確に伝送できない。特に、差動信号の周期Tが小さいほど位相差A1の影響は大きくなり、データを正確に差動伝送できないという問題が生じる。
本発明の目的は以上の問題点を解決し、従来技術に比較して高周波の信号を高精度で伝送できる半導体装置及びそのインターポーザ基板を提供することにある。
第1の発明に係るインターポーザ基板は、インターポーザ基板の表面に実装され複数の端子を有する半導体素子と、複数の電極パッドを備えたマザー基板との間に設けられかつ接地導体を有するインターポーザ基板とを備えた半導体装置のためのインターポーザ基板において、上記インターポーザ基板に形成された複数の信号線を介して、上記半導体素子の複数の端子と上記マザー基板の複数の電極パッドとの間で複数の信号を伝送し、上記各信号線は、上記インターポーザ基板の表面に形成され、上記半導体素子の複数の端子のうちの1つに電気的に接続された一端を有する接続配線導体と、上記接続配線導体の他端に接続された一端と、上記マザー基板の複数の電極パッドのうちの1つに電気的に接続された他端とを有するビア導体と、上記インターポーザ基板の表面に形成され、上記ビア導体の一端に接続された一端と、開放端である他端とを有するストリップ導体とを備え、上記各ストリップ導体及び上記接地導体は、少なくとも1つの上記ストリップ導体と上記接地導体が互いに対向して少なくとも1つのキャパシタを形成するように形成され、上記各キャパシタの容量値は、上記各信号線を介して伝送された各信号の位相が上記各信号線の一端において互いに所定の関係を有するように調整されたことを特徴とする。
上記インターポーザ基板において、上記ストリップ導体のうちの少なくとも1つは、蛇行した形状を有することを特徴とする。
また、上記インターポーザ基板において、上記蛇行した形状は直線を折り曲げた形状であることを特徴とする。
さらに、上記インターポーザ基板において、上記ストリップ導体のうちの少なくとも1つの幅は、他のストリップ導体の幅よりも大きいことを特徴とする。
またさらに、上記インターポーザ基板において、上記信号線のうちの少なくとも1つは、上記インターポーザ基板の表面に上記接地導体に対向するように形成され、上記ビア導体の一端に接続された一端と、開放端である他端とを有する少なくとも1つの別のストリップ導体をさらに備えたことを特徴とする。
また、上記インターポーザ基板において、上記ストリップ導体のうちの少なくとも1つは、枝分かれした形状を有することを特徴とする。
さらに、上記インターポーザ基板において、上記接地導体は、上記各ストリップ導体の少なくとも一部に対向して上記各キャパシタを形成することを特徴とする。
またさらに、上記インターポーザ基板において、上記接地導体は上記インターポーザ基板の表面に形成されたことを特徴とする請求項1から7までのうちのいずれか1つの請求項記載のインターポーザ基板。
また、上記インターポーザ基板において、上記複数の信号線は1対の差動信号を伝送するための第1及び第2の信号線を含み、上記第1の信号線のストリップ導体と上記接地導体とによって形成される第1のキャパシタの容量値と、上記第2の信号線のストリップ導体と上記接地導体とによって形成される第2のキャパシタの容量値とは、上記第1及び第2の信号線に接続された上記半導体素子の1対の端子において、又は上記第1及び第2の信号線に接続された上記マザー基板の1対の電極パッドにおいて、上記1対の差動信号間の位相差が実質的に180度になるように調整されたことを特徴とする。
さらに、上記インターポーザ基板において、上記第1の信号線のストリップ導体の幅と上記第2の信号線のストリップ導体の幅とは互いに異なることを特徴とする請求項9記載のインターポーザ基板。
またさらに、上記インターポーザ基板において、上記第1及び第2の信号線のうちの一方の信号線のストリップ導体のみが上記接地導体との間で上記キャパシタを形成することを特徴とする。
また、上記インターポーザ基板において、上記複数の信号線は1対の伝送信号を伝送するための第3及び第4の信号線を含み、上記第2の信号線のストリップ導体と上記接地導体とによって形成される第3のキャパシタの容量値と、上記第4の信号線のストリップ導体と上記接地導体とによって形成される第4のキャパシタの容量値とは、上記第3及び第4の信号線に接続された上記半導体素子の1対の端子において、又は上記第3及び第4の信号線に接続された上記マザー基板の1対の電極パッドにおいて、上記1対の伝送信号間の位相差が実質的に0度になるように調整されたことを特徴とする。
さらに、上記インターポーザ基板において、上記各接続配線導体及び上記各ストリップ導体はそれぞれ上記インターポーザ基板の表面にメッキ処理によって形成されたことを特徴とする。
第2の発明に係る半導体装置は、上記インターポーザ基板と、上記インターポーザ基板に実装された上記半導体素子とを備えたことを特徴とする。
また、上記半導体装置において、上記インターポーザ基板の裏面に形成され、上記各ビア導体の他端と上記外部基板の各電極パッドとを電気的に接続する複数の半田ボールをさらに備えたことを特徴とする。
本発明に係るインターポーザ基板及び当該インターポーザ基板を備えた半導体装置によれば、上記インターポーザ基板に形成された複数の信号線を介して、上記半導体素子の複数の端子と上記マザー基板の複数の電極パッドとの間で複数の信号を伝送し、上記各信号線は、上記インターポーザ基板の表面に形成され、上記半導体素子の複数の端子のうちの1つに電気的に接続された一端を有する接続配線導体と、上記接続配線導体の他端に接続された一端と、上記マザー基板の複数の電極パッドのうちの1つに電気的に接続された他端とを有するビア導体と、上記インターポーザ基板の表面に形成され、上記ビア導体の一端に接続された一端と、開放端である他端とを有するストリップ導体とを備え、上記各ストリップ導体及び上記接地導体は、少なくとも1つの上記ストリップ導体と上記接地導体が互いに対向して少なくとも1つのキャパシタを形成するように形成され、上記各キャパシタの容量値は、上記各信号線を介して伝送された各信号の位相が上記各信号線の一端において互いに所定の関係を有するように調整されたので、従来技術に比較して高周波の信号を高精度で伝送できる。
以下、本発明に係る実施形態について図面を参照して説明する。なお、同様の構成要素については同一の符号を付している。
第1の実施形態.
図1は本発明の第1の実施形態に係る半導体装置100の断面図(図2のラインA−Bに沿った断面図)であり、図2は図1のインターポーザ基板104の平面図であり、図4は図2のインターポーザ基板104のメッキスタブ導体145A及び145Bを含む拡大図である。また、図3は図2の接続配線導体142Bを含む信号線の等価回路図である。なお、以下の図4及び図9〜図17において、接続配線導体142A及び142B以外の接続配線導体142及び当該接続配線導体142に接続されている構成要素の記載を省略する。
図1は本発明の第1の実施形態に係る半導体装置100の断面図(図2のラインA−Bに沿った断面図)であり、図2は図1のインターポーザ基板104の平面図であり、図4は図2のインターポーザ基板104のメッキスタブ導体145A及び145Bを含む拡大図である。また、図3は図2の接続配線導体142Bを含む信号線の等価回路図である。なお、以下の図4及び図9〜図17において、接続配線導体142A及び142B以外の接続配線導体142及び当該接続配線導体142に接続されている構成要素の記載を省略する。
図1において、インターポーザ基板104は、当該インターポーザ基板104の表面に実装され複数の端子121を有する半導体素子102と、複数の電極パッド310を備えたマザー基板300との間に設けられかつ接地導体162を有するインターポーザ基板104とを備えた半導体装置100のためのインターポーザ基板であって、インターポーザ基板104は、当該インターポーザ基板104に形成された複数の信号線を介して、上記半導体素子102の複数の端子121と上記マザー基板300の複数の電極パッド310との間で複数の信号を伝送する。ここで、上記各信号線は、(a)インターポーザ基板104の表面に形成され、半導体素子102の複数の端子121のうちの1つに電気的に接続された一端を有する接続配線導体142と、(b)接続配線導体142の他端に接続された一端と、マザー基板300の複数の電極パッド310のうちの1つに電気的に接続された他端とを有するビア導体144と、(c)インターポーザ基板104の表面に形成され、ビア導体144の一端に接続された一端と、開放端である他端とを有するストリップ導体であるメッキスタブ導体145とを備える。さらに、各メッキスタブ導体145及び接地導体162は、少なくとも1つのメッキスタブ導体145と接地導体162が互いに対向して少なくとも1つのキャパシタ160A,160Bを形成するように形成され、各キャパシタ160A,160Bの容量値Ca,Cbは、各信号線を介して伝送された各信号の位相が各信号線の一端において互いに所定の関係を有するように調整されたことを特徴としている。
図1及び図2において、半導体装置100は、半導体素子102と、当該半導体素子102が実装されたインターポーザ基板104とを備えて構成され、半田ボール210Gを含む複数の半田ボール210を用いてマザー基板300に実装されている。半導体素子102は、デジタルテレビジョン放送信号などの約2GHzの周波数を有する高周波デジタル信号を1Gbps〜5Gbpsの処理速度で処理するためのLSIが組み込まれたICチップである。半導体素子102は、高周波デジタル信号を入出力するための複数の端子121を有する。
また、図1及び図2において、インターポーザ基板104は、半導体素子102の各端子121をマザー基板300の各電極パッド310に電気的に接続するために設けられる。本実施形態において、インターポーザ基板104は、2cm×2cm×100μmのサイズを有する。インターポーザ基板104は、誘電体にてなる絶縁層164の表面に形成された複数の接続端子141、複数の接続配線導体142、及びストリップ導体である複数のメッキスタブ導体145と、絶縁層164内に形成された複数のビア導体144と、絶縁層164の裏面に形成された複数の電極パッド171と、絶縁層164内に形成された接地導体162とを備えて構成される。ここで、接地導体162は、図2に示すように、複数のビア導体144のうちの1つのビア導体144Gと、複数の電極パッド171のうちの1つの電極パッド171Gと、半田ボール171Gと、マザー基板300の電極パッド310Gとを介してマザー基板300のグランド配線330に接続されている。
接続端子141はそれぞれ半導体素子102の複数の端子121に対応して設けられ、ワイヤ151を用いて各端子121にワイヤボンディングされている。接続配線導体142の一端はそれぞれ接続端子141に接続され、他端はそれぞれビア導体144の一端に接続されている。ここで、接続配線導体142は、接続端子141から離れるほど各接続配線導体142間の間隔が広くなるように形成されている。ビア導体144は層間接続部であり、ビア導体144の他端はインターポーザ基板104の裏面に形成された電極パッド171に電気的に接続されている。図2では、各ビア導体144の外径は各接続配線導体142の幅よりも大きい。また、インターポーザ基板104をより小型にするために、隣り合う接続配線導体142に接続されるビア導体144の位置は、インターポーザ基板104の外縁部からの距離が互いに異なるようにずらされている。さらに、電極パッド171上に半田ボール210が形成されている。インターポーザ基板104は、半田ボール210を介して、マザー基板300の電極パッド310及びマザー基板300に形成された信号配線320に電気的に接続されている。
インターポーザ基板104上の各接続端子141には、電解メッキを用いて貴金属メッキ(例えば、金メッキ)処理が施される。この貴金属メッキ処理時に、インターポーザ基板104の外縁部からインターポーザ基板104上に形成されたメッキスタブ導体145及び接続配線導体142を介して各接続端子141に通電される。メッキスタブ導体145の一端はビア導体14を介して接続配線導体142に接続され、他端は開放端であってインターポーザ基板104の外縁部において開放端部を形成している。メッキスタブ導体145は、上記通電後に他端が開放されたままで残存している。なお、各接続配線導体142及び各メッキスタブ導体145はそれぞれインターポーザ基板104の表面にメッキ処理によって形成される。
以上のように構成することにより、半導体素子102の各端子121とマザー基板の各電極パッド310との間で、ワイヤ151、接続端子141、接続配線導体142、ビア導体144、電極パッド171及び半田ボール210を介して高周波デジタル信号が送受信される。なお、インターポーザ基板104において、互いに電気的に接続された接続配線導体142とビア導体144とメッキスタブ導体145との各組は、半導体素子102の端子121とマザー基板300の電極パッド310との間で高周波デジタル信号を送受信するための信号線を構成する。
次に、複数の接続配線導体142のうちの2つの接続配線導体142A及び142Bをそれぞれ含む1対の信号線(第1及び第2の信号線である。)を用いて高周波デジタル信号である1対の差動信号を差動伝送する場合の動作を説明する。図2に示すように、接続配線導体142Aの一端は複数の接続端子141のうちの1つの接続端子141Aに接続され、他端は複数のビア導体144のうちの1つのビア導体144Aの一端に接続されている。さらに、接続端子141Aは複数のワイヤ151のうちの1つのワイヤ141Aを用いて、半導体素子102の複数の端子121のうちの1つの端子121Aに接続されている。また、ビア導体144Aの他端は1つの電極パッド171を介して半田ボール171に接続されている。接続配線導体142Aと同様に、接続配線導体142Bの一端は複数の接続端子141のうちの1つの接続端子141Bに接続され、他端は複数のビア導体144のうちの1つのビア導体144Bの一端に接続されている。さらに、接続端子141Bは複数のワイヤ151のうちの1つのワイヤ141Bを用いて、半導体素子102の複数の端子121のうちの1つの端子121Bに接続されている。また、ビア導体144Bの他端は1つの電極パッド171を介して半田ボール171に接続されている。なお、端子121A及び121Bは差動ペア端子を構成する。
ここで、図4に示すように、メッキスタブ導体145Aは接続配線導体142Aと同一の幅を有する直線の形状を有するように形成されている。メッキスタブ導体145Aと接地導体162とは、絶縁層164を挟んで互いに対向して容量値Caを有するキャパシタ160Aを形成する。また、メッキスタブ導体145Bは、接続配線導体142Bと同一の幅の蛇行した形状(メアンダ形状)を有するように形成されている。メッキスタブ導体145Bと接地導体162とは、絶縁層164を挟んで互いに対向して容量値Cbを有するキャパシタ160Bを形成する。
図3に示すように、高周波デジタル信号の伝送時に、接続配線導体142Bは接続端子141Bとビア導体144Bとの間に接続されかつインダクタンスL1を有するインダクタとして振る舞う。また、電極パッド171、半田ボール210及び電極パッド310は、ビア導体144Bに接続されたインダクタンスL2を有するインダクタとして振る舞う。さらに、高周波デジタル信号の伝送時に、メッキスタブ導体145Bはオープンスタブ導体として振る舞う。メッキスタブ導体145Bと接地導体162とは互いに対向して容量値Cbを有するキャパシタ160Bを形成し、キャパシタ160Bは、接続配線導体142Bを介して送受信される高周波デジタル信号を容量値Cbに応じて遅延させる。ここで、容量値Cbは、メッキスタブ導体145Bのうち接地導体162に対向する部分の面積が大きいほど大きくなり、この面積は、メッキスタブ導体145Bの長手方向の長さ(すなわち、蛇行の形状。)によって決定される。
同様に、メッキスタブ導体145Aと接地導体162とは互いに対向して、容量値Caを有するキャパシタ160Aを形成し、キャパシタ160Aは、接続配線導体142Aを介して送受信される信号を容量値Caに応じて遅延させる。ここで、容量値Caは、メッキスタブ導体145Aのうち接地導体162に対向する部分の面積が大きいほど大きくなる。
本実施形態において、半導体素子102から接続配線導体142Aを含む第1の信号線及び接続配線導体142Bを含む第2の信号線を介してマザー基板300に1対の差動信号が送信される場合は、キャパシタ160Bの容量値Cbは、ビア導体144A及び144Bにそれぞれ接続されたマザー基板300の1対の電極パッド310において、上記1対の差動信号間の位相差が実質的に180度になるように調整される。また、マザー基板300から半導体素子102に1対の差動信号が送信される場合は、キャパシタ160Bの容量値Cbは、半導体素子102の1対の端子121A及び121Bにおいて上記1対の差動信号間の位相差が実質的に180度になるように調整される。
図5は、図1の半導体素子102から接続配線導体142Aを含む第1の信号線及び接続配線導体142Bを含む第2の信号線を介してマザー基板300に1対の差動信号が送信されるときに、端子121A及び121Bからそれぞれ出力される送信信号Pt及びNtを示すタイミングチャートである。また、図6は、図5の送信信号Pt及びRtがマザー基板300の1対の電極パッド310において受信されたときの受信信号Pr及びNrを示すタイミングチャートである。図5において、送信信号Pt及びNtは周期Tを有し1対の差動信号を構成している。差動伝送では、図5に示すように、互いに180度の位相差を有する送信信号Pt及びNtの電位差(P−N)を用いて「1」又は「0」のデータが送信される。例えば、図5において、データ値「0」を有するデータD1及びD3が送信されるときには電位差(P−N)は負の値に設定され、データ値「1」を有するデータD2及びD4が送信されるときには電位差(P−N)は正の値に設定される。また、図6に示すように、本実施形態において、図5の送信信号Pt及びRtがマザー基板300の1対の電極パッド310において受信されたときの受信信号Pr及びNrの位相差が実質的に180度になるように調整されているので、従来技術に比較して正確にデータD1〜D4を伝送できる。
次に、複数の接続配線導体142のうちの2つの接続配線導体142A及び142Bをそれぞれ含む1対の信号線(第3及び第4の信号線である。)を用いて高周波デジタル信号である1対の伝送信号をシングルエンド伝送する場合の動作を説明する。本実施形態において、半導体素子102から接続配線導体142Aを含む第3の信号線及び接続配線導体142Bを含む第4の信号線を介してマザー基板300に1対の伝送信号が送信される場合は、キャパシタ160Bの容量値Cbは、ビア導体144A及び144Bにそれぞれ接続されたマザー基板300の1対の電極パッド310において、上記1対の差動信号間の位相差が実質的に0度になるように調整される。また、マザー基板300から半導体素子102に1対の伝送信号が送信される場合は、キャパシタ160Bの容量値Cbは、半導体素子102の1対の端子121A及び121Bにおいて上記1対の差動信号間の位相差が実質的に0度になるように調整される。
図7は、図1の半導体素子102から接続配線導体142Aを含む第3の信号線及び接続配線導体142Bを含む第4の信号線を介してマザー基板300に1対の伝送信号が送信されるときに、端子121A及び121Bからそれぞれ出力される送信信号Pt1及びNt1を示すタイミングチャートである。また、図8は、図7の送信信号Pt1及びRt1がマザー基板300の1対の電極パッド310において受信されたときの受信信号Pr1及びNr1を示すタイミングチャートである。図7において、送信信号Pt1及びNt1は周期Tを有し互いに同位相の1対の伝送信号を構成している。また、図8に示すように、本実施形態において、図7の送信信号Pt1及びRt1がマザー基板300の1対の電極パッド310において受信されたときの受信信号Pr1及びNr1の位相差が実質的に0度になるように調整されているので、マザー基板300において受信信号Pr1及びNr1を互いに関連させて処理するときの処理精度を従来技術に比較して向上できる。
次に、本実施形態に係るインターポーザ基板104の奏する効果を説明する。接続配線導体142A及び142Bをそれぞれ含む第1及び第2の信号線を用いて差動伝送を行う場合、接続配線導体142A及び142Bの各一端に、互いに180度の位相差を有する差動信号が入力される。しかしながら、上述したように、従来は、接続配線導体142A及び142Bの長さ及び電気抵抗の違いに起因して接続配線導体142A及び142Bの各他端から出力される差動信号間の位相差は180度からずれてしまう。例えば、発明者らが、マザー基板300及び半導体装置100の設計CADデータ等に基づいてシミュレーションによって受信された差動信号間の伝送時間の差を計算したところ、以下の結果が得られた。100μmの厚みのガラスエポキシ基板上に配線幅50μmのマイクロストリップ配線が形成されており、2GHzの高周波の差動信号を伝送する場合に、伝送経路長の差が2mmであるとき、伝送時間の差は約0.75ピコ秒であった。この場合、差動信号間で位相差が180度から約10%ずれる。このように、2GHzの高周波の差動信号では、位相差の180度からのずれの量が差動信号の周期に対して無視できないほど大きくなり、データを正確に差動伝送できないという課題があった。
上記課題を解決するために、信号配線142A及び142Bの長さを互いに等しくすることが考えられる。しかしながら、接続配線導体142の設計を変更することは他の配線などの設計にも影響を及ぼす。また、半導体素子102は、システムLSIなどによって構成されており、高度に複雑化しており、従来に比較して端子120の数も増える傾向にある(多端子化)。さらに、インターポーザ基板104の小型化及び省スペース化のために各接続配線導体142の長さや、ビア導体144の位置の自由度は非常に小さい。このため、接続配線導体142を介して伝送される各信号の伝達経路長を揃えるように、各接続配線導体142の長さや、ビア導体144の位置を設計することは、実際には極めて難しい。
一方、本実施形態に係るインターポーザ基板104は、図19に示す従来技術に係るインターポーザ基板104Pに比較して、接続配線導体142Bと同一の幅の直線形状を有するメッキスタブ導体145Pを、メアンダ形状を有するメッキスタブ導体145Bに置き換えて接地導体162とメッキスタブ導体145Bによってキャパシタ160Bを形成したものでる。さらに、キャパシタ160Bの容量値Cbは、半導体素子102の1対の端子121A及び121Bにおいて、又はビア導体144A及び144Bにそれぞれ接続されたマザー基板300の1対の電極パッド310において、受信された1対の差動信号間の位相差が実質的に180度になるように調整される。
メッキスタブ導体145A及び145Bを含むメッキスタブ導体145は、半導体素子102とマザー基板300との間の信号の伝送には直接的には寄与していない。また、図2に示すように、ビア導体144よりも外側に形成されたメッキスタブ導体145が残存しているインターポーザ基板104の外縁近傍部は、半導体素子102の近傍に比較して配線密度が小さいので、設計上の自由度が大きい。また、従来から、インターポーザ基板104の内部には、電位の基準値を設定するための構成要素として、マザー基板300のグランド配線330に接続された接地導体162が設けられている。このため、本実施形態のように接地導体162とメッキスタブ導体145Aとの間でキャパシタ160Aを形成し、接地導体162とメッキスタブ導体145Bとの間でキャパシタ160Bを形成することは、従来のインターポーザ基板104Pにおける他の配線などの設計に与える影響が比較的小さい。従って、接続配線導体142の長さを揃えるなどの他の手法に比べて、比較的容易に、半導体装置100Aに入出力される信号の位相を調整することができる。また、メッキスタブ導体145は貴金属メッキ処理で形成されるので、その長さ又は面積を比較的容易に調整できる。
従って、本実施形態によれば、従来技術に係るインターポーザ基板104Pの接続配線導体142などの配線の設計に影響を及ぼすことなく、従来技術に比較して高周波デジタル信号を高精度で伝送できる。
なお、メッキスタブ導体145Bの幅を接続配線導体142Bの幅と同一にして、メッキスタブ導体145Bの特性インピーダンスと接続配線導体142Bの特性インピーダンスとを同一にすることが望ましい。これにより、貴金属メッキ処理時にメッキスタブ導体145Bと接続配線導体142Bとでエッチング速度が変わらない。
また、メッキスタブ導体145Aを、メッキスタブ導体145Bと同様にメアンダ形状で形成してもよい。
第2の実施形態.
図9は、本発明の第2の実施形態に係るインターポーザ基板104Aのメッキスタブ導体145A及び145B−1を含む拡大図である。本実施形態は、第1の実施形態に比較して、メアンダ形状を有するメッキスタブ導体145Bに代えて、直線を折り曲げた形状を有するメッキスタブ導体145B−1を形成したことを特徴としている。図9において、メッキスタブ導体145B−1と接地導体162とは、絶縁層164を挟んで互いに対向してキャパシタ160B−1を形成する。
図9は、本発明の第2の実施形態に係るインターポーザ基板104Aのメッキスタブ導体145A及び145B−1を含む拡大図である。本実施形態は、第1の実施形態に比較して、メアンダ形状を有するメッキスタブ導体145Bに代えて、直線を折り曲げた形状を有するメッキスタブ導体145B−1を形成したことを特徴としている。図9において、メッキスタブ導体145B−1と接地導体162とは、絶縁層164を挟んで互いに対向してキャパシタ160B−1を形成する。
本実施形態によれば、湾曲した形状を有するメッキスタブ導体145Bを形成する場合に比べて、インターポーザ基板104Aの表面のスペースを効率的に利用でき、メッキスタブ導体145Bよりも長いメッキスタブ導体145B−1を形成できる。このため、第1の実施形態に比較して、キャパシタ160B−1の容量値を大きくして、接続配線導体142Bを介して伝送される信号の遅延量を大きくできる。
なお、メッキスタブ導体145Aを、メッキスタブ導体145B−1と同様に直線を折り曲げた形状で形成してもよい。
第3の実施形態.
図10は、本発明の第3の実施形態に係るインターポーザ基板104Bのメッキスタブ導体145A及び145B−1ならびに接地導体162Aを含む拡大図である。本実施形態は、第2の実施形態に比較して、インターポーザ基板104Bの表面に櫛形の接地導体162Aを形成したことを特徴としている。図10において、メッキスタブ導体145B−1と接地導体162Aとは互いに対向してキャパシタ160B−2を形成する。メッキスタブ導体145B−1の長さ及び接地導体162Aの面積を大きくすることにより、キャパシタ160B−2の容量値を大きくして、接続配線導体142Bを介して伝送される信号の遅延量を大きくできる。
図10は、本発明の第3の実施形態に係るインターポーザ基板104Bのメッキスタブ導体145A及び145B−1ならびに接地導体162Aを含む拡大図である。本実施形態は、第2の実施形態に比較して、インターポーザ基板104Bの表面に櫛形の接地導体162Aを形成したことを特徴としている。図10において、メッキスタブ導体145B−1と接地導体162Aとは互いに対向してキャパシタ160B−2を形成する。メッキスタブ導体145B−1の長さ及び接地導体162Aの面積を大きくすることにより、キャパシタ160B−2の容量値を大きくして、接続配線導体142Bを介して伝送される信号の遅延量を大きくできる。
第4の実施形態.
図11は、本発明の第4の実施形態に係るインターポーザ基板104Cのメッキスタブ導体145A−1及び145B−2を含む拡大図である。本実施形態は、第1の実施形態に比較して、以下の点が異なる。
(a)メッキスタブ導体145Aに代えて、接続配線導体142Aの幅Waより大きい幅Wsaの直線形状を有するメッキスタブ導体145A−1を形成したこと。
(b)メッキスタブ導体145Bに代えて、接続配線導体142Bの幅Wbと同一の幅Wsbの直線形状を有するメッキスタブ導体145B−2を形成したこと。
図11は、本発明の第4の実施形態に係るインターポーザ基板104Cのメッキスタブ導体145A−1及び145B−2を含む拡大図である。本実施形態は、第1の実施形態に比較して、以下の点が異なる。
(a)メッキスタブ導体145Aに代えて、接続配線導体142Aの幅Waより大きい幅Wsaの直線形状を有するメッキスタブ導体145A−1を形成したこと。
(b)メッキスタブ導体145Bに代えて、接続配線導体142Bの幅Wbと同一の幅Wsbの直線形状を有するメッキスタブ導体145B−2を形成したこと。
図11において、メッキスタブ導体145A−1と接地導体162とは絶縁層164を挟んで互いに対向してキャパシタ160A−1を形成し、メッキスタブ導体145B−2と接地導体162とは絶縁層164を挟んで互いに対向してキャパシタ160B−3を形成する。メッキスタブ導体145A−1の幅を大きくすることによりメッキスタブ導体145A−1の面積を大きくして、キャパシタ160A−1の容量値を大きくできる。これにより、接続配線導体142Aを介して伝送される信号の遅延量を大きくできる。
なお、メッキスタブ導体145A−1及び145B−2のうちの少なくとも1つは、メアンダ形状又は直線を折り曲げた形状を有していてもよい。
第5の実施形態.
図12は、本発明の第5の実施形態に係るインターポーザ基板104Dのメッキスタブ導体145A及び145B−2ならびにストリップ導体145A−2を含む拡大図である。本実施形態は、第4の実施形態に比較して、メッキスタブ導体145A−1に代えて、第1の実施形態のメッキスタブ導体145A、及びビア導体144Aに接続された一端と開放端である他端とを有するストリップ導体145A−2を形成したことを特徴としている。メッキスタブ導体145A及び145A−2は接地導体162に対向している。図12において、ストリップ導体145A−2はオープンスタブ導体として振る舞い、メッキスタブ導体145A及びストリップ導体145A−2と、接地導体162とは互いに対向してキャパシタ160A−2を形成する。
図12は、本発明の第5の実施形態に係るインターポーザ基板104Dのメッキスタブ導体145A及び145B−2ならびにストリップ導体145A−2を含む拡大図である。本実施形態は、第4の実施形態に比較して、メッキスタブ導体145A−1に代えて、第1の実施形態のメッキスタブ導体145A、及びビア導体144Aに接続された一端と開放端である他端とを有するストリップ導体145A−2を形成したことを特徴としている。メッキスタブ導体145A及び145A−2は接地導体162に対向している。図12において、ストリップ導体145A−2はオープンスタブ導体として振る舞い、メッキスタブ導体145A及びストリップ導体145A−2と、接地導体162とは互いに対向してキャパシタ160A−2を形成する。
本実施形態によれば、ビア導体144Aにストリップ導体145A−2をさらに接続することにより、接続配線導体142Aにビア導体144Aを介して接続されるオープンスタブ導体の面積を広くしてキャパシタ160A−2の容量値を大きくできる。これにより、接続配線導体142Aを介して伝送される信号の遅延量を大きくできる。
なお、本実施形態において、1つのストリップ導体145A−2をビア導体144Aに接続したが、本発明はこれに限られず、ビア導体144Aに接続された一端と開放端である他端とを有する複数のストリップ導体を形成してもよい。また、ビア導体144Bに接続された一端と開放端である他端とを有する少なくとも1つのストリップ導体を形成してもよい。さらに、メッキスタブ導体145A、145B−2及びストリップ導体145−2の形状は、メアンダ形状又は直線を折り曲げた形状であってもよい。また、メッキスタブ導体145A、145B−2及びストリップ導体145−2の幅は互いに異なっていてもよい。
第6の実施形態.
図13は、本発明の第6の実施形態に係るインターポーザ基板104Eのメッキスタブ導体145A及び145B−2、ストリップ導体145A−2及び接地導体162Bを含む拡大図である。本実施形態は、第5の実施形態に比較して、インターポーザ基板104Eの表面において、メッキスタブ導体145Aとストリップ導体145A−2との間に長方形の接地導体162Bを形成したことを特徴としている。図13において、メッキスタブ導体145A及びストリップ導体145A−2と、接地導体162Bとは互いに対向してキャパシタ160A−3を形成する。接地導体162Bの面積を大きくすることにより、キャパシタ160A−3の容量値を大きくして、接続配線導体142Aを介して伝送される信号の遅延量を大きくできる。
図13は、本発明の第6の実施形態に係るインターポーザ基板104Eのメッキスタブ導体145A及び145B−2、ストリップ導体145A−2及び接地導体162Bを含む拡大図である。本実施形態は、第5の実施形態に比較して、インターポーザ基板104Eの表面において、メッキスタブ導体145Aとストリップ導体145A−2との間に長方形の接地導体162Bを形成したことを特徴としている。図13において、メッキスタブ導体145A及びストリップ導体145A−2と、接地導体162Bとは互いに対向してキャパシタ160A−3を形成する。接地導体162Bの面積を大きくすることにより、キャパシタ160A−3の容量値を大きくして、接続配線導体142Aを介して伝送される信号の遅延量を大きくできる。
第7の実施形態.
図14は、本発明の第7の実施形態に係るインターポーザ基板104Fのメッキスタブ導体145A−3及び145Bを含む拡大図である。本実施形態は、第4の実施形態に比較して、メッキスタブ導体145A−1に代えて、枝分かれした形状を有するメッキスタブ導体145A−3を形成したことを特徴としている。図14において、メッキスタブ導体145A−3と接地導体162とは互いに対向してキャパシタ160A−4を形成する。メッキスタブ導体145A−3を枝分かれした形状で形成することによりメッキスタブ導体145A−3の面積を大きくして、キャパシタ160A−4の容量値を大きくして、接続配線導体142Aを介して伝送される信号の遅延量を大きくできる。
図14は、本発明の第7の実施形態に係るインターポーザ基板104Fのメッキスタブ導体145A−3及び145Bを含む拡大図である。本実施形態は、第4の実施形態に比較して、メッキスタブ導体145A−1に代えて、枝分かれした形状を有するメッキスタブ導体145A−3を形成したことを特徴としている。図14において、メッキスタブ導体145A−3と接地導体162とは互いに対向してキャパシタ160A−4を形成する。メッキスタブ導体145A−3を枝分かれした形状で形成することによりメッキスタブ導体145A−3の面積を大きくして、キャパシタ160A−4の容量値を大きくして、接続配線導体142Aを介して伝送される信号の遅延量を大きくできる。
なお、メッキスタブ導体145B−2を、枝分かれした形状、メアンダ形状又は直線を折り曲げた形状で形成してもよい。また、メッキスタブ導体145A−3及び145B−2の幅は互いに異なっていてもよい。さらに、図12のストリップ導体145A−2をビア導体144Aに接続してもよい。また、接地導体162に対向し、ビア導体144Bに接続された一端と開放端である他端とを有するストリップ導体を、インターポーザ基板104Fの表面にさらに形成してもよい。
第8の実施形態.
図15は、本発明の第8の実施形態に係るインターポーザ基板104Gのメッキスタブ導体145A及び145B−2ならびに切欠部162hを有する接地導体162を含む拡大図である。本実施形態は、第1の実施形態に比較して、メッキスタブ導体145Bに代えて、第4の実施形態のメッキスタブ導体145B−2を形成し、接地導体162のうちメッキスタブ導体145B−2に対向する部分の一部に切欠部162hを設けたことを特徴としている。図15において、メッキスタブ導体145B−2と、接地導体162のうちメッキスタブ導体145B−2に対向する部分とは、絶縁層164を挟んでキャパシタ160B−4を形成する。本実施形態によれば、切欠部162hを大きくすることにより、キャパシタ160B−4の容量値を小さくして、接続配線導体142Aを介して伝送される信号の遅延量を小さくできる。
図15は、本発明の第8の実施形態に係るインターポーザ基板104Gのメッキスタブ導体145A及び145B−2ならびに切欠部162hを有する接地導体162を含む拡大図である。本実施形態は、第1の実施形態に比較して、メッキスタブ導体145Bに代えて、第4の実施形態のメッキスタブ導体145B−2を形成し、接地導体162のうちメッキスタブ導体145B−2に対向する部分の一部に切欠部162hを設けたことを特徴としている。図15において、メッキスタブ導体145B−2と、接地導体162のうちメッキスタブ導体145B−2に対向する部分とは、絶縁層164を挟んでキャパシタ160B−4を形成する。本実施形態によれば、切欠部162hを大きくすることにより、キャパシタ160B−4の容量値を小さくして、接続配線導体142Aを介して伝送される信号の遅延量を小さくできる。
なお、接地導体162のメッキスタブ導体145B−2に対向する部分全体に切欠162hを形成してもよい。この場合、キャパシタ160B−4は形成されず、キャパシタ160Aのみが形成される。また、メッキスタブ導体145A及び145B−2の形状は図15に示したものに限られず、上述した第1、第2、第4、第5又は第7の実施形態と同様の形状であってもよい。
第9の実施形態.
図16は、本発明の第9の実施形態に係るインターポーザ基板104Hのメッキスタブ導体145A及び145B−3を含む拡大図である。本実施形態は、第1の実施形態に比較して、メッキスタブ導体145Bに代えて、メッキスタブ導体145B−3を形成したことを特徴としている。メッキスタブ導体145B−3は、接続端子141Bの貴金属メッキ処理時に用いられたメッキスタブ導体145B−2(図11参照)の開放端側の一部を除去することによって形成される。図16において、メッキスタブ導体145B−3と、接地導体162とは、絶縁層164を挟んで互いに対向してキャパシタ160B−5を形成する。貴金属メッキ処理時に用いられたメッキスタブ導体145B−2から除去する部分を大きくすることにより、キャパシタ160B−5の容量値を小さくして、接続配線導体142Aを介して伝送される信号の遅延量を小さくできる。
図16は、本発明の第9の実施形態に係るインターポーザ基板104Hのメッキスタブ導体145A及び145B−3を含む拡大図である。本実施形態は、第1の実施形態に比較して、メッキスタブ導体145Bに代えて、メッキスタブ導体145B−3を形成したことを特徴としている。メッキスタブ導体145B−3は、接続端子141Bの貴金属メッキ処理時に用いられたメッキスタブ導体145B−2(図11参照)の開放端側の一部を除去することによって形成される。図16において、メッキスタブ導体145B−3と、接地導体162とは、絶縁層164を挟んで互いに対向してキャパシタ160B−5を形成する。貴金属メッキ処理時に用いられたメッキスタブ導体145B−2から除去する部分を大きくすることにより、キャパシタ160B−5の容量値を小さくして、接続配線導体142Aを介して伝送される信号の遅延量を小さくできる。
第10の実施形態.
図17は、本発明の第10の実施形態に係るインターポーザ基板104Iのメッキスタブ導体145A及び145B−2ならびに接地導体162Cを含む拡大図である。本実施形態は、第1の実施形態に比較して、メッキスタブ導体145Bに代えて、第4の実施形態に係るメッキスタブ導体145B−2を形成し、インターポーザ基板104Iの表面においてメッキスタブ導体145B−2の近傍に長方形の形状を有する接地導体162Cを形成したことを特徴としている。図17において、メッキスタブ導体145B−2と、接地導体162Cとは互いに対向してキャパシタ160B−6を形成する。接地導体162Cの長さを長くすることにより、キャパシタ160B−6の容量値を大きくして、接続配線導体142Aを介して伝送される信号の遅延量を大きくできる。
図17は、本発明の第10の実施形態に係るインターポーザ基板104Iのメッキスタブ導体145A及び145B−2ならびに接地導体162Cを含む拡大図である。本実施形態は、第1の実施形態に比較して、メッキスタブ導体145Bに代えて、第4の実施形態に係るメッキスタブ導体145B−2を形成し、インターポーザ基板104Iの表面においてメッキスタブ導体145B−2の近傍に長方形の形状を有する接地導体162Cを形成したことを特徴としている。図17において、メッキスタブ導体145B−2と、接地導体162Cとは互いに対向してキャパシタ160B−6を形成する。接地導体162Cの長さを長くすることにより、キャパシタ160B−6の容量値を大きくして、接続配線導体142Aを介して伝送される信号の遅延量を大きくできる。
第11の実施形態.
図18は、本発明の第14の実施形態に係る半導体装置100Aの断面図(図2のラインA−Bに沿った断面図)である。本実施形態に係る半導体装置100Aは、第1の実施形態に係る半導体装置100に比較して、インターポーザ基板104の裏面に形成された複数の半田ボール210をさらに備えたことを特徴としている。本実施形態は、第1の実施形態と同様の効果を奏する。
図18は、本発明の第14の実施形態に係る半導体装置100Aの断面図(図2のラインA−Bに沿った断面図)である。本実施形態に係る半導体装置100Aは、第1の実施形態に係る半導体装置100に比較して、インターポーザ基板104の裏面に形成された複数の半田ボール210をさらに備えたことを特徴としている。本実施形態は、第1の実施形態と同様の効果を奏する。
上記各実施形態において、接続配線導体142Aを含む信号線及び接続配線導体142Bを含む信号線を用いて高周波デジタル信号を差動伝送又はシングルエンド伝送した。しかしながら、本発明はこれに限られず、接続配線導体142と、ビア導体144と、メッキスタブ導体145とをそれぞれ含む3本以上の複数の信号線を介して、半導体素子102の3個以上の複数の端子121と、マザー基板300の3個以上の複数の電極パッド310との間で3個以上の複数の信号を伝送してもよい。この場合、シングルエンド伝送された各信号を相互に関連させて処理する場合などには、当該各信号間の位相のずれがノイズの原因になることがある。このようなときには、各接続配線導体142を含む各信号線(図3参照。)の一端において上記各信号の位相が互いに所定の関係を有するように、各接続配線導体142に接続されている各メッキスタブ導体145を用いて形成されるキャパシタの容量値を調節すればよい。具体的には、上記各信号線の一端における送信信号の位相の関係と、上記各信号線の他端における受信信号の位相の関係とが同一になるように、上記各キャパシタのよう領地を調節すればよい。具体的には、上述した第1〜第10の実施形態において説明したキャパシタ160A、160A−1〜160A−4、160B及び160B−1〜160B−6のうちの少なくとも1つを用いて、各接続配線導体142に接続されている各メッキスタブ導体145を用いて形成されるキャパシタの容量値を調節すればよい。
上記各実施形態において、各インターポーザ基板140、140A〜140Iの製造後に、メッキスタブ導体145の一部を除去してキャパシタ160A、160A−1〜160A−4、160B及び160B−1〜160B−6の容量値を調整してもよい。例えば、第1の実施形態において、インターポーザ基板104に半導体素子102を搭載し、封止した後に、インターポーザ基板104の接続配線導体142A及び142Bを介して半導体素子102に1対の差動信号を差動伝送するテストを行なう。そして、伝送された差動信号間の位相差を計測し、当該位相差を実質的に180度にするようにキャパシタ160Aの容量値Ca及びキャパシタ160Bの容量値Cbを決定する。そして、決定された容量値Ca及びCbに基づいてメッキスタブ導体145A又は145Bの一部を除去する。
以上詳述したように、本発明に係るインターポーザ基板及び当該インターポーザ基板を備えた半導体装置によれば、上記インターポーザ基板に形成された複数の信号線を介して、上記半導体素子の複数の端子と上記マザー基板の複数の電極パッドとの間で複数の信号を伝送し、上記各信号線は、上記インターポーザ基板の表面に形成され、上記半導体素子の複数の端子のうちの1つに電気的に接続された一端を有する接続配線導体と、上記接続配線導体の他端に接続された一端と、上記マザー基板の複数の電極パッドのうちの1つに電気的に接続された他端とを有するビア導体と、上記インターポーザ基板の表面に形成され、上記ビア導体の一端に接続された一端と、開放端である他端とを有するストリップ導体とを備え、上記各ストリップ導体及び上記接地導体は、少なくとも1つの上記ストリップ導体と上記接地導体が互いに対向して少なくとも1つのキャパシタを形成するように形成され、上記各キャパシタの容量値は、上記各信号線を介して伝送された各信号の位相が上記各信号線の一端において互いに所定の関係を有するように調整されたので、従来技術に比較して高周波の信号を高精度で伝送できる。
100,100A…半導体装置、
102…半導体素子、
104,104A〜104I…インターポーザ基板、
121,121A,121B…端子、
141,141A,141B…接続端子、
142,142A,142B…接続配線導体、
144,144A,144B,144G…ビア導体、
145,145A,145A−1,145A−3,145B−1〜145B−3…メッキスタブ導体、
145A−2…ストリップ導体、
151,151A,151B…ワイヤ、
160A,160A−1〜160A−4,160B,160B−1〜160B−6…キャパシタ、
162,162A,162B,162C…接地導体、
162h…切欠部、
164…絶縁層、
171,171G…電極パッド、
210,210G…半田ボール、
300…マザー基板、
310,310G…電極パッド、
320…信号配線、
330…グランド配線。
102…半導体素子、
104,104A〜104I…インターポーザ基板、
121,121A,121B…端子、
141,141A,141B…接続端子、
142,142A,142B…接続配線導体、
144,144A,144B,144G…ビア導体、
145,145A,145A−1,145A−3,145B−1〜145B−3…メッキスタブ導体、
145A−2…ストリップ導体、
151,151A,151B…ワイヤ、
160A,160A−1〜160A−4,160B,160B−1〜160B−6…キャパシタ、
162,162A,162B,162C…接地導体、
162h…切欠部、
164…絶縁層、
171,171G…電極パッド、
210,210G…半田ボール、
300…マザー基板、
310,310G…電極パッド、
320…信号配線、
330…グランド配線。
本発明は、インターポーザ基板と当該インターポーザ基板に実装された半導体素子とを備えた半導体装置、及びそのインターポーザ基板に関する。
近年、半導体装置は、BGA(Ball Grid Array)又はCSP(Chip Size Package)などの多端子のパッケージに収められるようになってきている。このような半導体装置(一般的には、半導体パッケージともいう。)では、半導体素子がインターポーザ基板(一般的には、インターポーザともいう。)に実装され、さらに、インターポーザ基板がマザー基板(一般的には、マザーボードともいう。)等の基板に実装される。
図19は、半導体素子102が実装された従来技術に係るインターポーザ基板104Pの平面図である。図19において、半導体素子102は複数の端子121を備える。インターポーザ基板104Pの表面には複数の接続端子141(一般的には、入出力端子又は電極パッドともいう。)が形成されており、半導体素子102の各端子121とインターポーザ基板104Pの各接続端子141とはワイヤ151を用いて電気的に接続されている。なお、図19では、各端子121と各接続端子141とはワイヤボンディングによって接続されているが、バンプを用いて接続される場合もある。
さらに、インターポーザ基板104Pの表面には、接続配線導体142が形成されている。各接続配線導体142の一端は1つの接続端子141に接続され、他端はインターポーザ基板104Pに形成されたビア導体144のうちの1つの一端に接続される。そして、各ビア導体144の他端はインターポーザ基板104Pの裏面又は内部に形成された配線に電気的に接続されている。さらに、インターポーザ基板104Pの裏面又は内部に形成された配線は、半田ボールなどを介してマザー基板の電極パッドに電気的に接続される。
ここで、一般に、インターポーザ基板104P上の各接続端子141には、電解メッキを用いて貴金属メッキ(例えば、金メッキ)処理が施される。この貴金属メッキ処理時に、インターポーザ基板104Pの外縁部からインターポーザ基板104P上に形成された配線を介して各接続端子141に通電される。通電後に、通電に用いられた配線の一部は各接続端子141と各ビア導体144とを接続する接続配線導体142として用いられるが、残りの部分は各ビア導体144からインターポーザ基板104Pの外縁部まで延在するメッキスタブ導体145(plating stub conductor。一般的には、メッキ線ともいう。)として残存する。すなわち、各メッキスタブ導体145の一端はビア導体144に接続され、他端は開放端であってインターポーザ基板104Pの外縁部において開放端部を形成している。
インターポーザ基板104P上のメッキスタブ導体145が接続配線導体142を介して伝送される伝送信号の波形に悪影響を与えることが知られている。例えば、特許文献1には、メッキスタブ導体に接続された接続配線導体に入力された入力信号と、当該入力信号がメッキスタブ導体の開放端で反射した反射信号とが干渉して入力信号に波形歪が生じるという課題が指摘されている。この課題を解決するために、特許文献1には、メッキスタブ導体の残存をなくすことが提案されている。また、特許文献2では、同様の課題を解決するために、メッキスタブ導体を終端抵抗に接続することが提案されている。
ところで、電子機器では、伝送される信号の高速化はさらに進んでおり、ギガヘルツの周波数を有する高周波の信号が伝送されるようになってきている。一方、IC(Integrated Circuit)自体に関しては、システムLSI(Large Scale Integration)に代表されるように、多機能化、モジュール化、及び高密度化が進んでいる。高密度に実装され、かつ高周波の信号を扱う半導体装置では、上述した特許文献1及び2において指摘された課題とは全く異なる課題が生じる可能性がある。
半導体素子102は微細化及び多端子化が進んでおり、このため、図19の半導体素子102に形成される複数の端子121も小ピッチ化が進んでいる。インターポーザ基板104P上の各接続端子141は、各端子121に対応して比較的小さいピッチで設けられている。そして、接続配線導体142は、接続端子141から離れるにつれて各接続配線導体142間の間隔が広くなるように形成されている。ここで、一般に、各接続配線導体142の他端に接続された各ビア導体144の外径は各接続配線導体142の幅よりも大きい。図19では、インターポーザ基板104Pをより小型にするために、隣り合う接続配線導体142に接続されるビア導体144の位置は、インターポーザ基板104Pの外縁部からの距離が互いに異なるようにずらされている。
このようにインターポーザ基板104P上の空間的な制約などにより、各接続配線導体142の長さは互いに異なり、各接続配線導体142の電気抵抗もまた互いに異なる。従って、半導体素子102とマザー基板との間でインターポーザ基板104Pを介して送受信される複数の伝送信号の伝送時間は互いに異なる。
図20は、図19の半導体素子102の端子121Aから出力された送信信号Pと、端子121Bから出力された送信信号Nとを示すタイミングチャートである。図20において、送信信号P及びNは周期Tを有し1対の差動信号を構成している。差動伝送では、図20に示すように、互いに180度の位相差を有する送信信号P及びNの電位差(P−N)を用いて「1」又は「0」のデータが送信される。例えば、図20において、データ値「0」を有するデータD1及びD3が送信されるときには電位差(P−N)は負の値に設定され、データ値「1」を有するデータD2及びD4が送信されるときには電位差(P−N)は正の値に設定される。
図19において、送信信号Pは半導体素子102の端子121Aから、ワイヤ151A、接続配線導体142A、ビア導体144Aを介してマザー基板の電極パッドに出力される。また、送信信号Nは半導体素子102の端子121Bから、ワイヤ151B、接続配線導体142B、ビア導体144Bを介してマザー基板の別の電極パッドに出力される。図21は、図20の送信信号がマザー基板の1対の電極パッドで受信されたときの受信信号P1及びN1を示すタイミングチャートである。上述したように、接続配線導体142A及び142Bの長さは互いに異なるので、図21に示すように、受信信号P1及びN1の間で位相差A1が生じる。この位相差A1の大きさが差動信号の周期Tに比較して十分に小さいときにはデータD1〜D4を正確に伝送できるが、位相差A1の大きさが差動信号の周期Tに対して無視できないほど大きくなると、データD1〜D4を正確に伝送できない。特に、差動信号の周期Tが小さいほど位相差A1の影響は大きくなり、データを正確に差動伝送できないという問題が生じる。
本発明の目的は以上の問題点を解決し、従来技術に比較して高周波の信号を高精度で伝送できる半導体装置及びそのインターポーザ基板を提供することにある。
第1の発明に係るインターポーザ基板は、インターポーザ基板の表面に実装され複数の端子を有する半導体素子と、複数の電極パッドを備えたマザー基板との間に設けられかつ接地導体を有するインターポーザ基板を備えた半導体装置のためのインターポーザ基板において、上記インターポーザ基板に形成された複数の信号線を介して、上記半導体素子の複数の端子と上記マザー基板の複数の電極パッドとの間で複数の信号を伝送し、上記各信号線は、上記インターポーザ基板の表面に形成され、上記半導体素子の複数の端子のうちの1つに電気的に接続された一端を有する接続配線導体と、上記接続配線導体の他端に接続された一端と、上記マザー基板の複数の電極パッドのうちの1つに電気的に接続された他端とを有するビア導体と、上記インターポーザ基板の表面に形成され、上記ビア導体の一端に接続された一端と、開放端である他端とを有するストリップ導体とを備え、上記各ストリップ導体及び上記接地導体は、少なくとも1つの上記ストリップ導体と上記接地導体が互いに対向して少なくとも1つのキャパシタを形成するように形成され、上記各キャパシタの容量値は、上記各信号線を介して伝送された各信号の位相が上記各信号線の一端において互いに所定の関係を有するように調整されたことを特徴とする。
上記インターポーザ基板において、上記ストリップ導体のうちの少なくとも1つは、蛇行した形状を有することを特徴とする。
また、上記インターポーザ基板において、上記蛇行した形状は直線を折り曲げた形状であることを特徴とする。
さらに、上記インターポーザ基板において、上記ストリップ導体のうちの少なくとも1つの幅は、他のストリップ導体の幅よりも大きいことを特徴とする。
またさらに、上記インターポーザ基板において、上記信号線のうちの少なくとも1つは、上記インターポーザ基板の表面に上記接地導体に対向するように形成され、上記ビア導体の一端に接続された一端と、開放端である他端とを有する少なくとも1つの別のストリップ導体をさらに備えたことを特徴とする。
また、上記インターポーザ基板において、上記ストリップ導体のうちの少なくとも1つは、枝分かれした形状を有することを特徴とする。
さらに、上記インターポーザ基板において、上記接地導体は、上記各ストリップ導体の少なくとも一部に対向して上記各キャパシタを形成することを特徴とする。
またさらに、上記インターポーザ基板において、上記接地導体は上記インターポーザ基板の表面に形成されたことを特徴とする請求項1から7までのうちのいずれか1つの請求項記載のインターポーザ基板。
また、上記インターポーザ基板において、上記複数の信号線は1対の差動信号を伝送するための第1及び第2の信号線を含み、上記第1の信号線のストリップ導体と上記接地導体とによって形成される第1のキャパシタの容量値と、上記第2の信号線のストリップ導体と上記接地導体とによって形成される第2のキャパシタの容量値とは、上記第1及び第2の信号線に接続された上記半導体素子の1対の端子において、又は上記第1及び第2の信号線に接続された上記マザー基板の1対の電極パッドにおいて、上記1対の差動信号間の位相差が実質的に180度になるように調整されたことを特徴とする。
さらに、上記インターポーザ基板において、上記第1の信号線のストリップ導体の幅と上記第2の信号線のストリップ導体の幅とは互いに異なることを特徴とする請求項9記載のインターポーザ基板。
またさらに、上記インターポーザ基板において、上記第1及び第2の信号線のうちの一方の信号線のストリップ導体のみが上記接地導体との間で上記キャパシタを形成することを特徴とする。
また、上記インターポーザ基板において、上記複数の信号線は1対の伝送信号を伝送するための第3及び第4の信号線を含み、上記第3の信号線のストリップ導体と上記接地導体とによって形成される第3のキャパシタの容量値と、上記第4の信号線のストリップ導体と上記接地導体とによって形成される第4のキャパシタの容量値とは、上記第3及び第4の信号線に接続された上記半導体素子の1対の端子において、又は上記第3及び第4の信号線に接続された上記マザー基板の1対の電極パッドにおいて、上記1対の伝送信号間の位相差が実質的に0度になるように調整されたことを特徴とする。
さらに、上記インターポーザ基板において、上記各接続配線導体及び上記各ストリップ導体はそれぞれ上記インターポーザ基板の表面にメッキ処理によって形成されたことを特徴とする。
第2の発明に係る半導体装置は、上記インターポーザ基板と、上記インターポーザ基板に実装された上記半導体素子とを備えたことを特徴とする。
また、上記半導体装置において、上記インターポーザ基板の裏面に形成され、上記各ビア導体の他端と上記マザー基板の各電極パッドとを電気的に接続する複数の半田ボールをさらに備えたことを特徴とする。
本発明に係るインターポーザ基板及び当該インターポーザ基板を備えた半導体装置によれば、上記インターポーザ基板に形成された複数の信号線を介して、上記半導体素子の複数の端子と上記マザー基板の複数の電極パッドとの間で複数の信号を伝送し、上記各信号線は、上記インターポーザ基板の表面に形成され、上記半導体素子の複数の端子のうちの1つに電気的に接続された一端を有する接続配線導体と、上記接続配線導体の他端に接続された一端と、上記マザー基板の複数の電極パッドのうちの1つに電気的に接続された他端とを有するビア導体と、上記インターポーザ基板の表面に形成され、上記ビア導体の一端に接続された一端と、開放端である他端とを有するストリップ導体とを備え、上記各ストリップ導体及び上記接地導体は、少なくとも1つの上記ストリップ導体と上記接地導体が互いに対向して少なくとも1つのキャパシタを形成するように形成され、上記各キャパシタの容量値は、上記各信号線を介して伝送された各信号の位相が上記各信号線の一端において互いに所定の関係を有するように調整されたので、従来技術に比較して高周波の信号を高精度で伝送できる。
以下、本発明に係る実施形態について図面を参照して説明する。なお、同様の構成要素については同一の符号を付している。
第1の実施形態.
図1は本発明の第1の実施形態に係る半導体装置100の断面図(図2のラインA−Bに沿った断面図)であり、図2は図1のインターポーザ基板104の平面図であり、図4は図2のインターポーザ基板104のメッキスタブ導体145A及び145Bを含む拡大図である。また、図3は図2の接続配線導体142Bを含む信号線の等価回路図である。なお、以下の図4及び図9〜図17において、接続配線導体142A及び142B以外の接続配線導体142及び当該接続配線導体142に接続されている構成要素の記載を省略する。
図1は本発明の第1の実施形態に係る半導体装置100の断面図(図2のラインA−Bに沿った断面図)であり、図2は図1のインターポーザ基板104の平面図であり、図4は図2のインターポーザ基板104のメッキスタブ導体145A及び145Bを含む拡大図である。また、図3は図2の接続配線導体142Bを含む信号線の等価回路図である。なお、以下の図4及び図9〜図17において、接続配線導体142A及び142B以外の接続配線導体142及び当該接続配線導体142に接続されている構成要素の記載を省略する。
図1において、インターポーザ基板104は、当該インターポーザ基板104の表面に実装され複数の端子121を有する半導体素子102と、複数の電極パッド310を備えたマザー基板300との間に設けられかつ接地導体162を有するインターポーザ基板104とを備えた半導体装置100のためのインターポーザ基板であって、インターポーザ基板104は、当該インターポーザ基板104に形成された複数の信号線を介して、上記半導体素子102の複数の端子121と上記マザー基板300の複数の電極パッド310との間で複数の信号を伝送する。ここで、上記各信号線は、(a)インターポーザ基板104の表面に形成され、半導体素子102の複数の端子121のうちの1つに電気的に接続された一端を有する接続配線導体142と、(b)接続配線導体142の他端に接続された一端と、マザー基板300の複数の電極パッド310のうちの1つに電気的に接続された他端とを有するビア導体144と、(c)インターポーザ基板104の表面に形成され、ビア導体144の一端に接続された一端と、開放端である他端とを有するストリップ導体であるメッキスタブ導体145とを備える。さらに、各メッキスタブ導体145及び接地導体162は、少なくとも1つのメッキスタブ導体145と接地導体162が互いに対向して少なくとも1つのキャパシタ160A,160Bを形成するように形成され、各キャパシタ160A,160Bの容量値Ca,Cbは、各信号線を介して伝送された各信号の位相が各信号線の一端において互いに所定の関係を有するように調整されたことを特徴としている。
図1及び図2において、半導体装置100は、半導体素子102と、当該半導体素子102が実装されたインターポーザ基板104とを備えて構成され、半田ボール210Gを含む複数の半田ボール210を用いてマザー基板300に実装されている。半導体素子102は、デジタルテレビジョン放送信号などの約2GHzの周波数を有する高周波デジタル信号を1Gbps〜5Gbpsの処理速度で処理するためのLSIが組み込まれたICチップである。半導体素子102は、高周波デジタル信号を入出力するための複数の端子121を有する。
また、図1及び図2において、インターポーザ基板104は、半導体素子102の各端子121をマザー基板300の各電極パッド310に電気的に接続するために設けられる。本実施形態において、インターポーザ基板104は、2cm×2cm×100μmのサイズを有する。インターポーザ基板104は、誘電体にてなる絶縁層164の表面に形成された複数の接続端子141、複数の接続配線導体142、及びストリップ導体である複数のメッキスタブ導体145と、絶縁層164内に形成された複数のビア導体144と、絶縁層164の裏面に形成された複数の電極パッド171と、絶縁層164内に形成された接地導体162とを備えて構成される。ここで、接地導体162は、図2に示すように、複数のビア導体144のうちの1つのビア導体144Gと、複数の電極パッド171のうちの1つの電極パッド171Gと、半田ボール171Gと、マザー基板300の電極パッド310Gとを介してマザー基板300のグランド配線330に接続されている。
接続端子141はそれぞれ半導体素子102の複数の端子121に対応して設けられ、ワイヤ151を用いて各端子121にワイヤボンディングされている。接続配線導体142の一端はそれぞれ接続端子141に接続され、他端はそれぞれビア導体144の一端に接続されている。ここで、接続配線導体142は、接続端子141から離れるほど各接続配線導体142間の間隔が広くなるように形成されている。ビア導体144は層間接続部であり、ビア導体144の他端はインターポーザ基板104の裏面に形成された電極パッド171に電気的に接続されている。図2では、各ビア導体144の外径は各接続配線導体142の幅よりも大きい。また、インターポーザ基板104をより小型にするために、隣り合う接続配線導体142に接続されるビア導体144の位置は、インターポーザ基板104の外縁部からの距離が互いに異なるようにずらされている。さらに、電極パッド171上に半田ボール210が形成されている。インターポーザ基板104は、半田ボール210を介して、マザー基板300の電極パッド310及びマザー基板300に形成された信号配線320に電気的に接続されている。
インターポーザ基板104上の各接続端子141には、電解メッキを用いて貴金属メッキ(例えば、金メッキ)処理が施される。この貴金属メッキ処理時に、インターポーザ基板104の外縁部からインターポーザ基板104上に形成されたメッキスタブ導体145及び接続配線導体142を介して各接続端子141に通電される。メッキスタブ導体145の一端はビア導体14を介して接続配線導体142に接続され、他端は開放端であってインターポーザ基板104の外縁部において開放端部を形成している。メッキスタブ導体145は、上記通電後に他端が開放されたままで残存している。なお、各接続配線導体142及び各メッキスタブ導体145はそれぞれインターポーザ基板104の表面にメッキ処理によって形成される。
以上のように構成することにより、半導体素子102の各端子121とマザー基板の各電極パッド310との間で、ワイヤ151、接続端子141、接続配線導体142、ビア導体144、電極パッド171及び半田ボール210を介して高周波デジタル信号が送受信される。なお、インターポーザ基板104において、互いに電気的に接続された接続配線導体142とビア導体144とメッキスタブ導体145との各組は、半導体素子102の端子121とマザー基板300の電極パッド310との間で高周波デジタル信号を送受信するための信号線を構成する。
次に、複数の接続配線導体142のうちの2つの接続配線導体142A及び142Bをそれぞれ含む1対の信号線(第1及び第2の信号線である。)を用いて高周波デジタル信号である1対の差動信号を差動伝送する場合の動作を説明する。図2に示すように、接続配線導体142Aの一端は複数の接続端子141のうちの1つの接続端子141Aに接続され、他端は複数のビア導体144のうちの1つのビア導体144Aの一端に接続されている。さらに、接続端子141Aは複数のワイヤ151のうちの1つのワイヤ141Aを用いて、半導体素子102の複数の端子121のうちの1つの端子121Aに接続されている。また、ビア導体144Aの他端は1つの電極パッド171を介して半田ボール171に接続されている。接続配線導体142Aと同様に、接続配線導体142Bの一端は複数の接続端子141のうちの1つの接続端子141Bに接続され、他端は複数のビア導体144のうちの1つのビア導体144Bの一端に接続されている。さらに、接続端子141Bは複数のワイヤ151のうちの1つのワイヤ141Bを用いて、半導体素子102の複数の端子121のうちの1つの端子121Bに接続されている。また、ビア導体144Bの他端は1つの電極パッド171を介して半田ボール171に接続されている。なお、端子121A及び121Bは差動ペア端子を構成する。
ここで、図4に示すように、メッキスタブ導体145Aは接続配線導体142Aと同一の幅を有する直線の形状を有するように形成されている。メッキスタブ導体145Aと接地導体162とは、絶縁層164を挟んで互いに対向して容量値Caを有するキャパシタ160Aを形成する。また、メッキスタブ導体145Bは、接続配線導体142Bと同一の幅の蛇行した形状(メアンダ形状)を有するように形成されている。メッキスタブ導体145Bと接地導体162とは、絶縁層164を挟んで互いに対向して容量値Cbを有するキャパシタ160Bを形成する。
図3に示すように、高周波デジタル信号の伝送時に、接続配線導体142Bは接続端子141Bとビア導体144Bとの間に接続されかつインダクタンスL1を有するインダクタとして振る舞う。また、電極パッド171、半田ボール210及び電極パッド310は、ビア導体144Bに接続されたインダクタンスL2を有するインダクタとして振る舞う。さらに、高周波デジタル信号の伝送時に、メッキスタブ導体145Bはオープンスタブ導体として振る舞う。メッキスタブ導体145Bと接地導体162とは互いに対向して容量値Cbを有するキャパシタ160Bを形成し、キャパシタ160Bは、接続配線導体142Bを介して送受信される高周波デジタル信号を容量値Cbに応じて遅延させる。ここで、容量値Cbは、メッキスタブ導体145Bのうち接地導体162に対向する部分の面積が大きいほど大きくなり、この面積は、メッキスタブ導体145Bの長手方向の長さ(すなわち、蛇行の形状。)によって決定される。
同様に、メッキスタブ導体145Aと接地導体162とは互いに対向して、容量値Caを有するキャパシタ160Aを形成し、キャパシタ160Aは、接続配線導体142Aを介して送受信される信号を容量値Caに応じて遅延させる。ここで、容量値Caは、メッキスタブ導体145Aのうち接地導体162に対向する部分の面積が大きいほど大きくなる。
本実施形態において、半導体素子102から接続配線導体142Aを含む第1の信号線及び接続配線導体142Bを含む第2の信号線を介してマザー基板300に1対の差動信号が送信される場合は、キャパシタ160Bの容量値Cbは、ビア導体144A及び144Bにそれぞれ接続されたマザー基板300の1対の電極パッド310において、上記1対の差動信号間の位相差が実質的に180度になるように調整される。また、マザー基板300から半導体素子102に1対の差動信号が送信される場合は、キャパシタ160Bの容量値Cbは、半導体素子102の1対の端子121A及び121Bにおいて上記1対の差動信号間の位相差が実質的に180度になるように調整される。
図5は、図1の半導体素子102から接続配線導体142Aを含む第1の信号線及び接続配線導体142Bを含む第2の信号線を介してマザー基板300に1対の差動信号が送信されるときに、端子121A及び121Bからそれぞれ出力される送信信号Pt及びNtを示すタイミングチャートである。また、図6は、図5の送信信号Pt及びRtがマザー基板300の1対の電極パッド310において受信されたときの受信信号Pr及びNrを示すタイミングチャートである。図5において、送信信号Pt及びNtは周期Tを有し1対の差動信号を構成している。差動伝送では、図5に示すように、互いに180度の位相差を有する送信信号Pt及びNtの電位差(P−N)を用いて「1」又は「0」のデータが送信される。例えば、図5において、データ値「0」を有するデータD1及びD3が送信されるときには電位差(P−N)は負の値に設定され、データ値「1」を有するデータD2及びD4が送信されるときには電位差(P−N)は正の値に設定される。また、図6に示すように、本実施形態において、図5の送信信号Pt及びRtがマザー基板300の1対の電極パッド310において受信されたときの受信信号Pr及びNrの位相差が実質的に180度になるように調整されているので、従来技術に比較して正確にデータD1〜D4を伝送できる。
次に、複数の接続配線導体142のうちの2つの接続配線導体142A及び142Bをそれぞれ含む1対の信号線(第3及び第4の信号線である。)を用いて高周波デジタル信号である1対の伝送信号をシングルエンド伝送する場合の動作を説明する。本実施形態において、半導体素子102から接続配線導体142Aを含む第3の信号線及び接続配線導体142Bを含む第4の信号線を介してマザー基板300に1対の伝送信号が送信される場合は、キャパシタ160Bの容量値Cbは、ビア導体144A及び144Bにそれぞれ接続されたマザー基板300の1対の電極パッド310において、上記1対の差動信号間の位相差が実質的に0度になるように調整される。また、マザー基板300から半導体素子102に1対の伝送信号が送信される場合は、キャパシタ160Bの容量値Cbは、半導体素子102の1対の端子121A及び121Bにおいて上記1対の差動信号間の位相差が実質的に0度になるように調整される。
図7は、図1の半導体素子102から接続配線導体142Aを含む第3の信号線及び接続配線導体142Bを含む第4の信号線を介してマザー基板300に1対の伝送信号が送信されるときに、端子121A及び121Bからそれぞれ出力される送信信号Pt1及びNt1を示すタイミングチャートである。また、図8は、図7の送信信号Pt1及びRt1がマザー基板300の1対の電極パッド310において受信されたときの受信信号Pr1及びNr1を示すタイミングチャートである。図7において、送信信号Pt1及びNt1は周期Tを有し互いに同位相の1対の伝送信号を構成している。また、図8に示すように、本実施形態において、図7の送信信号Pt1及びRt1がマザー基板300の1対の電極パッド310において受信されたときの受信信号Pr1及びNr1の位相差が実質的に0度になるように調整されているので、マザー基板300において受信信号Pr1及びNr1を互いに関連させて処理するときの処理精度を従来技術に比較して向上できる。
次に、本実施形態に係るインターポーザ基板104の奏する効果を説明する。接続配線導体142A及び142Bをそれぞれ含む第1及び第2の信号線を用いて差動伝送を行う場合、接続配線導体142A及び142Bの各一端に、互いに180度の位相差を有する差動信号が入力される。しかしながら、上述したように、従来は、接続配線導体142A及び142Bの長さ及び電気抵抗の違いに起因して接続配線導体142A及び142Bの各他端から出力される差動信号間の位相差は180度からずれてしまう。例えば、発明者らが、マザー基板300及び半導体装置100の設計CADデータ等に基づいてシミュレーションによって受信された差動信号間の伝送時間の差を計算したところ、以下の結果が得られた。100μmの厚みのガラスエポキシ基板上に配線幅50μmのマイクロストリップ配線が形成されており、2GHzの高周波の差動信号を伝送する場合に、伝送経路長の差が2mmであるとき、伝送時間の差は約0.75ピコ秒であった。この場合、差動信号間で位相差が180度から約10%ずれる。このように、2GHzの高周波の差動信号では、位相差の180度からのずれの量が差動信号の周期に対して無視できないほど大きくなり、データを正確に差動伝送できないという課題があった。
上記課題を解決するために、信号配線142A及び142Bの長さを互いに等しくすることが考えられる。しかしながら、接続配線導体142の設計を変更することは他の配線などの設計にも影響を及ぼす。また、半導体素子102は、システムLSIなどによって構成されており、高度に複雑化しており、従来に比較して端子120の数も増える傾向にある(多端子化)。さらに、インターポーザ基板104の小型化及び省スペース化のために各接続配線導体142の長さや、ビア導体144の位置の自由度は非常に小さい。このため、接続配線導体142を介して伝送される各信号の伝達経路長を揃えるように、各接続配線導体142の長さや、ビア導体144の位置を設計することは、実際には極めて難しい。
一方、本実施形態に係るインターポーザ基板104は、図19に示す従来技術に係るインターポーザ基板104Pに比較して、接続配線導体142Bと同一の幅の直線形状を有するメッキスタブ導体145Pを、メアンダ形状を有するメッキスタブ導体145Bに置き換えて接地導体162とメッキスタブ導体145Bによってキャパシタ160Bを形成したものである。さらに、キャパシタ160Bの容量値Cbは、半導体素子102の1対の端子121A及び121Bにおいて、又はビア導体144A及び144Bにそれぞれ接続されたマザー基板300の1対の電極パッド310において、受信された1対の差動信号間の位相差が実質的に180度になるように調整される。
メッキスタブ導体145A及び145Bを含むメッキスタブ導体145は、半導体素子102とマザー基板300との間の信号の伝送には直接的には寄与していない。また、図2に示すように、ビア導体144よりも外側に形成されたメッキスタブ導体145が残存しているインターポーザ基板104の外縁近傍部は、半導体素子102の近傍に比較して配線密度が小さいので、設計上の自由度が大きい。また、従来から、インターポーザ基板104の内部には、電位の基準値を設定するための構成要素として、マザー基板300のグランド配線330に接続された接地導体162が設けられている。このため、本実施形態のように接地導体162とメッキスタブ導体145Aとの間でキャパシタ160Aを形成し、接地導体162とメッキスタブ導体145Bとの間でキャパシタ160Bを形成することは、従来のインターポーザ基板104Pにおける他の配線などの設計に与える影響が比較的小さい。従って、接続配線導体142の長さを揃えるなどの他の手法に比べて、比較的容易に、半導体装置100Aに入出力される信号の位相を調整することができる。また、メッキスタブ導体145は貴金属メッキ処理で形成されるので、その長さ又は面積を比較的容易に調整できる。
従って、本実施形態によれば、従来技術に係るインターポーザ基板104Pの接続配線導体142などの配線の設計に影響を及ぼすことなく、従来技術に比較して高周波デジタル信号を高精度で伝送できる。
なお、メッキスタブ導体145Bの幅を接続配線導体142Bの幅と同一にして、メッキスタブ導体145Bの特性インピーダンスと接続配線導体142Bの特性インピーダンスとを同一にすることが望ましい。これにより、貴金属メッキ処理時にメッキスタブ導体145Bと接続配線導体142Bとでエッチング速度が変わらない。
また、メッキスタブ導体145Aを、メッキスタブ導体145Bと同様にメアンダ形状で形成してもよい。
第2の実施形態.
図9は、本発明の第2の実施形態に係るインターポーザ基板104Aのメッキスタブ導体145A及び145B−1を含む拡大図である。本実施形態は、第1の実施形態に比較して、メアンダ形状を有するメッキスタブ導体145Bに代えて、直線を折り曲げた形状を有するメッキスタブ導体145B−1を形成したことを特徴としている。図9において、メッキスタブ導体145B−1と接地導体162とは、絶縁層164を挟んで互いに対向してキャパシタ160B−1を形成する。
図9は、本発明の第2の実施形態に係るインターポーザ基板104Aのメッキスタブ導体145A及び145B−1を含む拡大図である。本実施形態は、第1の実施形態に比較して、メアンダ形状を有するメッキスタブ導体145Bに代えて、直線を折り曲げた形状を有するメッキスタブ導体145B−1を形成したことを特徴としている。図9において、メッキスタブ導体145B−1と接地導体162とは、絶縁層164を挟んで互いに対向してキャパシタ160B−1を形成する。
本実施形態によれば、湾曲した形状を有するメッキスタブ導体145Bを形成する場合に比べて、インターポーザ基板104Aの表面のスペースを効率的に利用でき、メッキスタブ導体145Bよりも長いメッキスタブ導体145B−1を形成できる。このため、第1の実施形態に比較して、キャパシタ160B−1の容量値を大きくして、接続配線導体142Bを介して伝送される信号の遅延量を大きくできる。
なお、メッキスタブ導体145Aを、メッキスタブ導体145B−1と同様に直線を折り曲げた形状で形成してもよい。
第3の実施形態.
図10は、本発明の第3の実施形態に係るインターポーザ基板104Bのメッキスタブ導体145A及び145B−1ならびに接地導体162Aを含む拡大図である。本実施形態は、第2の実施形態に比較して、インターポーザ基板104Bの表面に櫛形の接地導体162Aを形成したことを特徴としている。図10において、メッキスタブ導体145B−1と接地導体162Aとは互いに対向してキャパシタ160B−2を形成する。メッキスタブ導体145B−1の長さ及び接地導体162Aの面積を大きくすることにより、キャパシタ160B−2の容量値を大きくして、接続配線導体142Bを介して伝送される信号の遅延量を大きくできる。
図10は、本発明の第3の実施形態に係るインターポーザ基板104Bのメッキスタブ導体145A及び145B−1ならびに接地導体162Aを含む拡大図である。本実施形態は、第2の実施形態に比較して、インターポーザ基板104Bの表面に櫛形の接地導体162Aを形成したことを特徴としている。図10において、メッキスタブ導体145B−1と接地導体162Aとは互いに対向してキャパシタ160B−2を形成する。メッキスタブ導体145B−1の長さ及び接地導体162Aの面積を大きくすることにより、キャパシタ160B−2の容量値を大きくして、接続配線導体142Bを介して伝送される信号の遅延量を大きくできる。
第4の実施形態.
図11は、本発明の第4の実施形態に係るインターポーザ基板104Cのメッキスタブ導体145A−1及び145B−2を含む拡大図である。本実施形態は、第1の実施形態に比較して、以下の点が異なる。
(a)メッキスタブ導体145Aに代えて、接続配線導体142Aの幅Waより大きい幅Wsaの直線形状を有するメッキスタブ導体145A−1を形成したこと。
(b)メッキスタブ導体145Bに代えて、接続配線導体142Bの幅Wbと同一の幅Wsbの直線形状を有するメッキスタブ導体145B−2を形成したこと。
図11は、本発明の第4の実施形態に係るインターポーザ基板104Cのメッキスタブ導体145A−1及び145B−2を含む拡大図である。本実施形態は、第1の実施形態に比較して、以下の点が異なる。
(a)メッキスタブ導体145Aに代えて、接続配線導体142Aの幅Waより大きい幅Wsaの直線形状を有するメッキスタブ導体145A−1を形成したこと。
(b)メッキスタブ導体145Bに代えて、接続配線導体142Bの幅Wbと同一の幅Wsbの直線形状を有するメッキスタブ導体145B−2を形成したこと。
図11において、メッキスタブ導体145A−1と接地導体162とは絶縁層164を挟んで互いに対向してキャパシタ160A−1を形成し、メッキスタブ導体145B−2と接地導体162とは絶縁層164を挟んで互いに対向してキャパシタ160B−3を形成する。メッキスタブ導体145A−1の幅を大きくすることによりメッキスタブ導体145A−1の面積を大きくして、キャパシタ160A−1の容量値を大きくできる。これにより、接続配線導体142Aを介して伝送される信号の遅延量を大きくできる。
なお、メッキスタブ導体145A−1及び145B−2のうちの少なくとも1つは、メアンダ形状又は直線を折り曲げた形状を有していてもよい。
第5の実施形態.
図12は、本発明の第5の実施形態に係るインターポーザ基板104Dのメッキスタブ導体145A及び145B−2ならびにストリップ導体145A−2を含む拡大図である。本実施形態は、第4の実施形態に比較して、メッキスタブ導体145A−1に代えて、第1の実施形態のメッキスタブ導体145A、及びビア導体144Aに接続された一端と開放端である他端とを有するストリップ導体145A−2を形成したことを特徴としている。メッキスタブ導体145A及び145A−2は接地導体162に対向している。図12において、ストリップ導体145A−2はオープンスタブ導体として振る舞い、メッキスタブ導体145A及びストリップ導体145A−2と、接地導体162とは互いに対向してキャパシタ160A−2を形成する。
図12は、本発明の第5の実施形態に係るインターポーザ基板104Dのメッキスタブ導体145A及び145B−2ならびにストリップ導体145A−2を含む拡大図である。本実施形態は、第4の実施形態に比較して、メッキスタブ導体145A−1に代えて、第1の実施形態のメッキスタブ導体145A、及びビア導体144Aに接続された一端と開放端である他端とを有するストリップ導体145A−2を形成したことを特徴としている。メッキスタブ導体145A及び145A−2は接地導体162に対向している。図12において、ストリップ導体145A−2はオープンスタブ導体として振る舞い、メッキスタブ導体145A及びストリップ導体145A−2と、接地導体162とは互いに対向してキャパシタ160A−2を形成する。
本実施形態によれば、ビア導体144Aにストリップ導体145A−2をさらに接続することにより、接続配線導体142Aにビア導体144Aを介して接続されるオープンスタブ導体の面積を広くしてキャパシタ160A−2の容量値を大きくできる。これにより、接続配線導体142Aを介して伝送される信号の遅延量を大きくできる。
なお、本実施形態において、1つのストリップ導体145A−2をビア導体144Aに接続したが、本発明はこれに限られず、ビア導体144Aに接続された一端と開放端である他端とを有する複数のストリップ導体を形成してもよい。また、ビア導体144Bに接続された一端と開放端である他端とを有する少なくとも1つのストリップ導体を形成してもよい。さらに、メッキスタブ導体145A、145B−2及びストリップ導体145A−2の形状は、メアンダ形状又は直線を折り曲げた形状であってもよい。また、メッキスタブ導体145A、145B−2及びストリップ導体145A−2の幅は互いに異なっていてもよい。
第6の実施形態.
図13は、本発明の第6の実施形態に係るインターポーザ基板104Eのメッキスタブ導体145A及び145B−2、ストリップ導体145A−2及び接地導体162Bを含む拡大図である。本実施形態は、第5の実施形態に比較して、インターポーザ基板104Eの表面において、メッキスタブ導体145Aとストリップ導体145A−2との間に長方形の接地導体162Bを形成したことを特徴としている。図13において、メッキスタブ導体145A及びストリップ導体145A−2と、接地導体162Bとは互いに対向してキャパシタ160A−3を形成する。接地導体162Bの面積を大きくすることにより、キャパシタ160A−3の容量値を大きくして、接続配線導体142Aを介して伝送される信号の遅延量を大きくできる。
図13は、本発明の第6の実施形態に係るインターポーザ基板104Eのメッキスタブ導体145A及び145B−2、ストリップ導体145A−2及び接地導体162Bを含む拡大図である。本実施形態は、第5の実施形態に比較して、インターポーザ基板104Eの表面において、メッキスタブ導体145Aとストリップ導体145A−2との間に長方形の接地導体162Bを形成したことを特徴としている。図13において、メッキスタブ導体145A及びストリップ導体145A−2と、接地導体162Bとは互いに対向してキャパシタ160A−3を形成する。接地導体162Bの面積を大きくすることにより、キャパシタ160A−3の容量値を大きくして、接続配線導体142Aを介して伝送される信号の遅延量を大きくできる。
第7の実施形態.
図14は、本発明の第7の実施形態に係るインターポーザ基板104Fのメッキスタブ導体145A−3及び145B−2を含む拡大図である。本実施形態は、第4の実施形態に比較して、メッキスタブ導体145A−1に代えて、枝分かれした形状を有するメッキスタブ導体145A−3を形成したことを特徴としている。図14において、メッキスタブ導体145A−3と接地導体162とは互いに対向してキャパシタ160A−4を形成する。メッキスタブ導体145A−3を枝分かれした形状で形成することによりメッキスタブ導体145A−3の面積を大きくして、キャパシタ160A−4の容量値を大きくして、接続配線導体142Aを介して伝送される信号の遅延量を大きくできる。
図14は、本発明の第7の実施形態に係るインターポーザ基板104Fのメッキスタブ導体145A−3及び145B−2を含む拡大図である。本実施形態は、第4の実施形態に比較して、メッキスタブ導体145A−1に代えて、枝分かれした形状を有するメッキスタブ導体145A−3を形成したことを特徴としている。図14において、メッキスタブ導体145A−3と接地導体162とは互いに対向してキャパシタ160A−4を形成する。メッキスタブ導体145A−3を枝分かれした形状で形成することによりメッキスタブ導体145A−3の面積を大きくして、キャパシタ160A−4の容量値を大きくして、接続配線導体142Aを介して伝送される信号の遅延量を大きくできる。
なお、メッキスタブ導体145B−2を、枝分かれした形状、メアンダ形状又は直線を折り曲げた形状で形成してもよい。また、メッキスタブ導体145A−3及び145B−2の幅は互いに異なっていてもよい。さらに、図12のストリップ導体145A−2をビア導体144Aに接続してもよい。また、接地導体162に対向し、ビア導体144Bに接続された一端と開放端である他端とを有するストリップ導体を、インターポーザ基板104Fの表面にさらに形成してもよい。
第8の実施形態.
図15は、本発明の第8の実施形態に係るインターポーザ基板104Gのメッキスタブ導体145A及び145B−2ならびに切欠部162hを有する接地導体162を含む拡大図である。本実施形態は、第1の実施形態に比較して、メッキスタブ導体145Bに代えて、第4の実施形態のメッキスタブ導体145B−2を形成し、接地導体162のうちメッキスタブ導体145B−2に対向する部分の一部に切欠部162hを設けたことを特徴としている。図15において、メッキスタブ導体145B−2と、接地導体162のうちメッキスタブ導体145B−2に対向する部分とは、絶縁層164を挟んでキャパシタ160B−4を形成する。本実施形態によれば、切欠部162hを大きくすることにより、キャパシタ160B−4の容量値を小さくして、接続配線導体142Aを介して伝送される信号の遅延量を小さくできる。
図15は、本発明の第8の実施形態に係るインターポーザ基板104Gのメッキスタブ導体145A及び145B−2ならびに切欠部162hを有する接地導体162を含む拡大図である。本実施形態は、第1の実施形態に比較して、メッキスタブ導体145Bに代えて、第4の実施形態のメッキスタブ導体145B−2を形成し、接地導体162のうちメッキスタブ導体145B−2に対向する部分の一部に切欠部162hを設けたことを特徴としている。図15において、メッキスタブ導体145B−2と、接地導体162のうちメッキスタブ導体145B−2に対向する部分とは、絶縁層164を挟んでキャパシタ160B−4を形成する。本実施形態によれば、切欠部162hを大きくすることにより、キャパシタ160B−4の容量値を小さくして、接続配線導体142Aを介して伝送される信号の遅延量を小さくできる。
なお、接地導体162のメッキスタブ導体145B−2に対向する部分全体に切欠162hを形成してもよい。この場合、キャパシタ160B−4は形成されず、キャパシタ160Aのみが形成される。また、メッキスタブ導体145A及び145B−2の形状は図15に示したものに限られず、上述した第1、第2、第4、第5又は第7の実施形態と同様の形状であってもよい。
第9の実施形態.
図16は、本発明の第9の実施形態に係るインターポーザ基板104Hのメッキスタブ導体145A及び145B−3を含む拡大図である。本実施形態は、第1の実施形態に比較して、メッキスタブ導体145Bに代えて、メッキスタブ導体145B−3を形成したことを特徴としている。メッキスタブ導体145B−3は、接続端子141Bの貴金属メッキ処理時に用いられたメッキスタブ導体145B−2(図11参照)の開放端側の一部を除去することによって形成される。図16において、メッキスタブ導体145B−3と、接地導体162とは、絶縁層164を挟んで互いに対向してキャパシタ160B−5を形成する。貴金属メッキ処理時に用いられたメッキスタブ導体145B−2から除去する部分を大きくすることにより、キャパシタ160B−5の容量値を小さくして、接続配線導体142Aを介して伝送される信号の遅延量を小さくできる。
図16は、本発明の第9の実施形態に係るインターポーザ基板104Hのメッキスタブ導体145A及び145B−3を含む拡大図である。本実施形態は、第1の実施形態に比較して、メッキスタブ導体145Bに代えて、メッキスタブ導体145B−3を形成したことを特徴としている。メッキスタブ導体145B−3は、接続端子141Bの貴金属メッキ処理時に用いられたメッキスタブ導体145B−2(図11参照)の開放端側の一部を除去することによって形成される。図16において、メッキスタブ導体145B−3と、接地導体162とは、絶縁層164を挟んで互いに対向してキャパシタ160B−5を形成する。貴金属メッキ処理時に用いられたメッキスタブ導体145B−2から除去する部分を大きくすることにより、キャパシタ160B−5の容量値を小さくして、接続配線導体142Aを介して伝送される信号の遅延量を小さくできる。
第10の実施形態.
図17は、本発明の第10の実施形態に係るインターポーザ基板104Iのメッキスタブ導体145A及び145B−2ならびに接地導体162Cを含む拡大図である。本実施形態は、第1の実施形態に比較して、メッキスタブ導体145Bに代えて、第4の実施形態に係るメッキスタブ導体145B−2を形成し、インターポーザ基板104Iの表面においてメッキスタブ導体145B−2の近傍に長方形の形状を有する接地導体162Cを形成したことを特徴としている。図17において、メッキスタブ導体145B−2と、接地導体162Cとは互いに対向してキャパシタ160B−6を形成する。接地導体162Cの長さを長くすることにより、キャパシタ160B−6の容量値を大きくして、接続配線導体142Aを介して伝送される信号の遅延量を大きくできる。
図17は、本発明の第10の実施形態に係るインターポーザ基板104Iのメッキスタブ導体145A及び145B−2ならびに接地導体162Cを含む拡大図である。本実施形態は、第1の実施形態に比較して、メッキスタブ導体145Bに代えて、第4の実施形態に係るメッキスタブ導体145B−2を形成し、インターポーザ基板104Iの表面においてメッキスタブ導体145B−2の近傍に長方形の形状を有する接地導体162Cを形成したことを特徴としている。図17において、メッキスタブ導体145B−2と、接地導体162Cとは互いに対向してキャパシタ160B−6を形成する。接地導体162Cの長さを長くすることにより、キャパシタ160B−6の容量値を大きくして、接続配線導体142Aを介して伝送される信号の遅延量を大きくできる。
第11の実施形態.
図18は、本発明の第11の実施形態に係る半導体装置100Aの断面図(図2のラインA−Bに沿った断面図)である。本実施形態に係る半導体装置100Aは、第1の実施形態に係る半導体装置100に比較して、インターポーザ基板104の裏面に形成された複数の半田ボール210をさらに備えたことを特徴としている。本実施形態は、第1の実施形態と同様の効果を奏する。
図18は、本発明の第11の実施形態に係る半導体装置100Aの断面図(図2のラインA−Bに沿った断面図)である。本実施形態に係る半導体装置100Aは、第1の実施形態に係る半導体装置100に比較して、インターポーザ基板104の裏面に形成された複数の半田ボール210をさらに備えたことを特徴としている。本実施形態は、第1の実施形態と同様の効果を奏する。
上記各実施形態において、接続配線導体142Aを含む信号線及び接続配線導体142Bを含む信号線を用いて高周波デジタル信号を差動伝送又はシングルエンド伝送した。しかしながら、本発明はこれに限られず、接続配線導体142と、ビア導体144と、メッキスタブ導体145とをそれぞれ含む3本以上の複数の信号線を介して、半導体素子102の3個以上の複数の端子121と、マザー基板300の3個以上の複数の電極パッド310との間で3個以上の複数の信号を伝送してもよい。この場合、シングルエンド伝送された各信号を相互に関連させて処理する場合などには、当該各信号間の位相のずれがノイズの原因になることがある。このようなときには、各接続配線導体142を含む各信号線(図3参照。)の一端において上記各信号の位相が互いに所定の関係を有するように、各接続配線導体142に接続されている各メッキスタブ導体145を用いて形成されるキャパシタの容量値を調節すればよい。具体的には、上記各信号線の一端における送信信号の位相の関係と、上記各信号線の他端における受信信号の位相の関係とが同一になるように、上記各キャパシタの容量値を調節すればよい。具体的には、上述した第1〜第10の実施形態において説明したキャパシタ160A、160A−1〜160A−4、160B及び160B−1〜160B−6のうちの少なくとも1つを用いて、各接続配線導体142に接続されている各メッキスタブ導体145を用いて形成されるキャパシタの容量値を調節すればよい。
上記各実施形態において、各インターポーザ基板140、140A〜140Iの製造後に、メッキスタブ導体145の一部を除去してキャパシタ160A、160A−1〜160A−4、160B及び160B−1〜160B−6の容量値を調整してもよい。例えば、第1の実施形態において、インターポーザ基板104に半導体素子102を搭載し、封止した後に、インターポーザ基板104の接続配線導体142A及び142Bを介して半導体素子102に1対の差動信号を差動伝送するテストを行なう。そして、伝送された差動信号間の位相差を計測し、当該位相差を実質的に180度にするようにキャパシタ160Aの容量値Ca及びキャパシタ160Bの容量値Cbを決定する。そして、決定された容量値Ca及びCbに基づいてメッキスタブ導体145A又は145Bの一部を除去する。
以上詳述したように、本発明に係るインターポーザ基板及び当該インターポーザ基板を備えた半導体装置によれば、上記インターポーザ基板に形成された複数の信号線を介して、上記半導体素子の複数の端子と上記マザー基板の複数の電極パッドとの間で複数の信号を伝送し、上記各信号線は、上記インターポーザ基板の表面に形成され、上記半導体素子の複数の端子のうちの1つに電気的に接続された一端を有する接続配線導体と、上記接続配線導体の他端に接続された一端と、上記マザー基板の複数の電極パッドのうちの1つに電気的に接続された他端とを有するビア導体と、上記インターポーザ基板の表面に形成され、上記ビア導体の一端に接続された一端と、開放端である他端とを有するストリップ導体とを備え、上記各ストリップ導体及び上記接地導体は、少なくとも1つの上記ストリップ導体と上記接地導体が互いに対向して少なくとも1つのキャパシタを形成するように形成され、上記各キャパシタの容量値は、上記各信号線を介して伝送された各信号の位相が上記各信号線の一端において互いに所定の関係を有するように調整されたので、従来技術に比較して高周波の信号を高精度で伝送できる。
100,100A…半導体装置、
102…半導体素子、
104,104A〜104I…インターポーザ基板、
121,121A,121B…端子、
141,141A,141B…接続端子、
142,142A,142B…接続配線導体、
144,144A,144B,144G…ビア導体、
145,145A,145A−1,145A−3,145B−1〜145B−3…メッキスタブ導体、
145A−2…ストリップ導体、
151,151A,151B…ワイヤ、
160A,160A−1〜160A−4,160B,160B−1〜160B−6…キャパシタ、
162,162A,162B,162C…接地導体、
162h…切欠部、
164…絶縁層、
171,171G…電極パッド、
210,210G…半田ボール、
300…マザー基板、
310,310G…電極パッド、
320…信号配線、
330…グランド配線。
102…半導体素子、
104,104A〜104I…インターポーザ基板、
121,121A,121B…端子、
141,141A,141B…接続端子、
142,142A,142B…接続配線導体、
144,144A,144B,144G…ビア導体、
145,145A,145A−1,145A−3,145B−1〜145B−3…メッキスタブ導体、
145A−2…ストリップ導体、
151,151A,151B…ワイヤ、
160A,160A−1〜160A−4,160B,160B−1〜160B−6…キャパシタ、
162,162A,162B,162C…接地導体、
162h…切欠部、
164…絶縁層、
171,171G…電極パッド、
210,210G…半田ボール、
300…マザー基板、
310,310G…電極パッド、
320…信号配線、
330…グランド配線。
Claims (15)
- インターポーザ基板の表面に実装され複数の端子を有する半導体素子と、複数の電極パッドを備えたマザー基板との間に設けられかつ接地導体を有するインターポーザ基板とを備えた半導体装置のためのインターポーザ基板において、
上記インターポーザ基板に形成された複数の信号線を介して、上記半導体素子の複数の端子と上記マザー基板の複数の電極パッドとの間で複数の信号を伝送し、
上記各信号線は、
上記インターポーザ基板の表面に形成され、上記半導体素子の複数の端子のうちの1つに電気的に接続された一端を有する接続配線導体と、
上記接続配線導体の他端に接続された一端と、上記マザー基板の複数の電極パッドのうちの1つに電気的に接続された他端とを有するビア導体と、
上記インターポーザ基板の表面に形成され、上記ビア導体の一端に接続された一端と、開放端である他端とを有するストリップ導体とを備え、
上記各ストリップ導体及び上記接地導体は、少なくとも1つの上記ストリップ導体と上記接地導体が互いに対向して少なくとも1つのキャパシタを形成するように形成され、
上記各キャパシタの容量値は、上記各信号線を介して伝送された各信号の位相が上記各信号線の一端において互いに所定の関係を有するように調整されたことを特徴とするインターポーザ基板。 - 上記ストリップ導体のうちの少なくとも1つは、蛇行した形状を有することを特徴とする請求項1記載のインターポーザ基板。
- 上記蛇行した形状は直線を折り曲げた形状であることを特徴とする請求項2記載のインターポーザ基板。
- 上記ストリップ導体のうちの少なくとも1つの幅は、他のストリップ導体の幅よりも大きいことを特徴とする請求項1記載のインターポーザ基板。
- 上記信号線のうちの少なくとも1つは、
上記インターポーザ基板の表面に上記接地導体に対向するように形成され、上記ビア導体の一端に接続された一端と、開放端である他端とを有する少なくとも1つの別のストリップ導体をさらに備えたことを特徴とする請求項1から4までのうちのいずれか1つの請求項記載のインターポーザ基板。 - 上記ストリップ導体のうちの少なくとも1つは、枝分かれした形状を有することを特徴とする請求項1から5までのうちのいずれか1つの請求項記載のインターポーザ基板。
- 上記接地導体は、上記各ストリップ導体の少なくとも一部に対向して上記各キャパシタを形成することを特徴とする請求項1から6までのうちのいずれか1つの請求項記載のインターポーザ基板。
- 上記接地導体は上記インターポーザ基板の表面に形成されたことを特徴とする請求項1から7までのうちのいずれか1つの請求項記載のインターポーザ基板。
- 上記複数の信号線は1対の差動信号を伝送するための第1及び第2の信号線を含み、
上記第1の信号線のストリップ導体と上記接地導体とによって形成される第1のキャパシタの容量値と、上記第2の信号線のストリップ導体と上記接地導体とによって形成される第2のキャパシタの容量値とは、上記第1及び第2の信号線に接続された上記半導体素子の1対の端子において、又は上記第1及び第2の信号線に接続された上記マザー基板の1対の電極パッドにおいて、上記1対の差動信号間の位相差が実質的に180度になるように調整されたことを特徴とする請求項1から8までのうちのいずれか1つの請求項記載のインターポーザ基板。 - 上記第1の信号線のストリップ導体の幅と上記第2の信号線のストリップ導体の幅とは互いに異なることを特徴とする請求項9記載のインターポーザ基板。
- 上記第1及び第2の信号線のうちの一方の信号線のストリップ導体のみが上記接地導体との間で上記キャパシタを形成することを特徴とする請求項9記載のインターポーザ基板。
- 上記複数の信号線は1対の伝送信号を伝送するための第3及び第4の信号線を含み、
上記第2の信号線のストリップ導体と上記接地導体とによって形成される第3のキャパシタの容量値と、上記第4の信号線のストリップ導体と上記接地導体とによって形成される第4のキャパシタの容量値とは、上記第3及び第4の信号線に接続された上記半導体素子の1対の端子において、又は上記第3及び第4の信号線に接続された上記マザー基板の1対の電極パッドにおいて、上記1対の伝送信号間の位相差が実質的に0度になるように調整されたことを特徴とする請求項1から8までのうちのいずれか1つの請求項記載のインターポーザ基板。 - 上記各接続配線導体及び上記各ストリップ導体はそれぞれ上記インターポーザ基板の表面にメッキ処理によって形成されたことを特徴とする請求項1から12までのうちのいずれか1つの請求項記載のインターポーザ基板。
- 請求項1から13までのうちのいずれか1つの請求項記載のインターポーザ基板と、
上記インターポーザ基板に実装された上記半導体素子とを備えたことを特徴とする半導体装置。 - 上記インターポーザ基板の裏面に形成され、上記各ビア導体の他端と上記外部基板の各電極パッドとを電気的に接続する複数の半田ボールをさらに備えたことを特徴とする請求項14記載の半導体装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008261466 | 2008-10-08 | ||
JP2008261466 | 2008-10-08 | ||
PCT/JP2009/004455 WO2010041376A1 (ja) | 2008-10-08 | 2009-09-09 | インターポーザ基板及び半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2010041376A1 true JPWO2010041376A1 (ja) | 2012-03-01 |
Family
ID=42100338
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010532782A Pending JPWO2010041376A1 (ja) | 2008-10-08 | 2009-09-09 | インターポーザ基板及び半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8213185B2 (ja) |
JP (1) | JPWO2010041376A1 (ja) |
CN (1) | CN101889341B (ja) |
TW (1) | TW201021173A (ja) |
WO (1) | WO2010041376A1 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101786970B1 (ko) * | 2010-07-02 | 2017-11-15 | 누보트로닉스, 인크. | 3차원 마이크로구조체 |
US8272876B2 (en) * | 2010-07-20 | 2012-09-25 | Magnetic Innovations, L.L.C. | Magnetically enhanced electrical signal conduction apparatus and methods |
CN102623439B (zh) * | 2011-01-28 | 2015-09-09 | 精材科技股份有限公司 | 电容耦合器封装结构 |
US8664768B2 (en) | 2012-05-03 | 2014-03-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interposer having a defined through via pattern |
US20140034376A1 (en) * | 2012-08-01 | 2014-02-06 | Samtec, Inc. | Multi-layer transmission lines |
US9871448B2 (en) | 2012-12-31 | 2018-01-16 | Nvidia Corporation | Super N-phase switching mode power supply |
US20140326489A1 (en) * | 2013-05-03 | 2014-11-06 | Dell Products L.P. | Systems and methods for decreasing stub resonance of plating for circuit boards |
US20140374151A1 (en) * | 2013-06-24 | 2014-12-25 | Jia Lin Yap | Wire bonding method for flexible substrates |
US9831198B2 (en) | 2013-08-22 | 2017-11-28 | Nvidia Corporation | Inductors for integrated voltage regulators |
US9306776B2 (en) * | 2013-09-10 | 2016-04-05 | Nvidia Corporation | Filtering high speed signals |
JP6438792B2 (ja) * | 2015-02-17 | 2018-12-19 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US9748168B2 (en) * | 2015-10-29 | 2017-08-29 | Nxp Usa, Inc. | Substrate with routing |
CN113170574A (zh) * | 2019-03-07 | 2021-07-23 | 爱德万测试公司 | 用于提供电连接的方法和印刷电路板 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06204357A (ja) * | 1992-09-26 | 1994-07-22 | Ngk Spark Plug Co Ltd | 集積回路用パッケージ本体 |
JPH10214917A (ja) * | 1997-01-30 | 1998-08-11 | Sony Corp | 半導体装置及び半導体装置の製造方法並びに配線基板 |
JP2001168236A (ja) * | 1999-12-07 | 2001-06-22 | Matsushita Electronics Industry Corp | 半導体装置 |
JP2004140295A (ja) * | 2002-10-21 | 2004-05-13 | Shinko Electric Ind Co Ltd | 高周波素子用基板及び電子装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6450450A (en) | 1987-08-20 | 1989-02-27 | Toshiba Corp | Package for semiconductor integrated circuit |
US6407929B1 (en) * | 2000-06-29 | 2002-06-18 | Intel Corporation | Electronic package having embedded capacitors and method of fabrication therefor |
JP3666411B2 (ja) * | 2001-05-07 | 2005-06-29 | ソニー株式会社 | 高周波モジュール装置 |
JP4318417B2 (ja) * | 2001-10-05 | 2009-08-26 | ソニー株式会社 | 高周波モジュール基板装置 |
JP4006447B2 (ja) * | 2004-04-16 | 2007-11-14 | キヤノン株式会社 | 半導体装置およびプリント回路板 |
JP2005340676A (ja) * | 2004-05-31 | 2005-12-08 | Matsushita Electric Ind Co Ltd | 半導体装置 |
US7613007B2 (en) * | 2004-12-21 | 2009-11-03 | E. I. Du Pont De Nemours And Company | Power core devices |
JP4736451B2 (ja) * | 2005-02-03 | 2011-07-27 | パナソニック株式会社 | 多層配線基板とその製造方法、および多層配線基板を用いた半導体パッケージと電子機器 |
US7531416B2 (en) * | 2005-12-21 | 2009-05-12 | E. I. Du Pont De Nemours And Company | Thick film capacitors on ceramic interconnect substrates |
JP2009277940A (ja) * | 2008-05-15 | 2009-11-26 | Panasonic Corp | 半導体パッケージ、実装用回路基板および実装構造体 |
-
2009
- 2009-09-09 CN CN2009801012821A patent/CN101889341B/zh not_active Expired - Fee Related
- 2009-09-09 US US12/746,596 patent/US8213185B2/en active Active
- 2009-09-09 WO PCT/JP2009/004455 patent/WO2010041376A1/ja active Application Filing
- 2009-09-09 TW TW098130381A patent/TW201021173A/zh unknown
- 2009-09-09 JP JP2010532782A patent/JPWO2010041376A1/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06204357A (ja) * | 1992-09-26 | 1994-07-22 | Ngk Spark Plug Co Ltd | 集積回路用パッケージ本体 |
JPH10214917A (ja) * | 1997-01-30 | 1998-08-11 | Sony Corp | 半導体装置及び半導体装置の製造方法並びに配線基板 |
JP2001168236A (ja) * | 1999-12-07 | 2001-06-22 | Matsushita Electronics Industry Corp | 半導体装置 |
JP2004140295A (ja) * | 2002-10-21 | 2004-05-13 | Shinko Electric Ind Co Ltd | 高周波素子用基板及び電子装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2010041376A1 (ja) | 2010-04-15 |
TW201021173A (en) | 2010-06-01 |
CN101889341B (zh) | 2012-12-26 |
US20100265684A1 (en) | 2010-10-21 |
US8213185B2 (en) | 2012-07-03 |
CN101889341A (zh) | 2010-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2010041376A1 (ja) | インターポーザ基板及び半導体装置 | |
JP4675818B2 (ja) | パッケージ基板 | |
JP5353634B2 (ja) | 同軸ケーブルハーネス | |
US20060044083A1 (en) | Circuit board and method for producing a circuit board | |
JP5891585B2 (ja) | 半導体装置及び配線基板 | |
US20210227685A1 (en) | Structure for circuit interconnects | |
US20110103030A1 (en) | Packages and Methods for Mitigating Plating Stub Effects | |
JP2005056961A (ja) | インターポーザ | |
JP5051836B2 (ja) | 半導体装置およびその設計方法 | |
CN102956605A (zh) | 一种半导体部件及其制作方法 | |
JP2013065657A (ja) | プリント配線基板およびプリント配線基板の配線方法 | |
JP2011096954A (ja) | 配線基板 | |
JP5286694B2 (ja) | 電子装置 | |
JP2005327903A (ja) | 半導体装置 | |
TWI595609B (zh) | 具有印刷濾波器的封裝 | |
JP5133776B2 (ja) | 電子部品の接続構造 | |
TWI312184B (ja) | ||
US20230395557A1 (en) | Semiconductor device with supporter against which bonding wire is disposed and method for prparing the same | |
US20230395558A1 (en) | Semiconductor device with supporter against which bonding wire is disposed | |
JP2013222954A (ja) | 半導体装置 | |
TWM605388U (zh) | 應用於高頻頻段的封裝結構 | |
US8766451B2 (en) | Chip packaging structure | |
TW200541422A (en) | Fabrication method of a printed circuit board | |
JP2024060194A (ja) | 回路モジュール | |
US8102042B2 (en) | Reducing plating stub reflections in a chip package using resistive coupling |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131210 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140507 |