TWM605388U - 應用於高頻頻段的封裝結構 - Google Patents

應用於高頻頻段的封裝結構 Download PDF

Info

Publication number
TWM605388U
TWM605388U TW109212093U TW109212093U TWM605388U TW M605388 U TWM605388 U TW M605388U TW 109212093 U TW109212093 U TW 109212093U TW 109212093 U TW109212093 U TW 109212093U TW M605388 U TWM605388 U TW M605388U
Authority
TW
Taiwan
Prior art keywords
connection
pad
connection pad
metal
package structure
Prior art date
Application number
TW109212093U
Other languages
English (en)
Inventor
游世安
蘇逸霈
黃詔彥
Original Assignee
雷捷電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 雷捷電子股份有限公司 filed Critical 雷捷電子股份有限公司
Priority to TW109212093U priority Critical patent/TWM605388U/zh
Publication of TWM605388U publication Critical patent/TWM605388U/zh

Links

Images

Landscapes

  • Wire Bonding (AREA)

Abstract

本創作揭露一種應用於高頻頻段的封裝結構，其包括一晶片、一導線架、一第一金屬連接線以及一第二金屬連接線。晶片具有一第一連接墊。導線架具有一第二連接墊。第一金屬連接線以及第二金屬連接線係分別以打線接合方式連接於第一連接墊與第二連接墊之間。其中，第一金屬連接線與第二金屬連接線係未相互碰觸的。本創作之封裝結構得以優化封裝結構的阻抗匹配效果。

Description

應用於高頻頻段的封裝結構
本創作係關於一種封裝結構，特別關於一種以打線接合技術為基礎而應用於高頻頻段的封裝結構。
打線接合(Wire bonding)是一種積體電路封裝產業中的製程之一，其係利用金屬線材使得晶片(chip)及導線架(lead frame)得以電性連接的接合技術之一，使微小的晶片得以與外部的電路傳遞信號以做溝通。
圖1顯示一個習知的封裝結構10，其包括一晶片12、一引腳銲墊(bond pad)13以及一金屬連接線14。晶片12以及引腳銲墊13係對應設置，而金屬連接線14之二端則係分別於晶片12上的晶片銲墊(圖中未顯示)以及引腳銲墊13上形成接點，最終形成電性連接。並且，上述之晶片12、引腳銲墊13以及金屬連接線14係再通過一封裝層之包覆而形成封裝結構10。
目前通訊系統中，主要以使用四方平面無引腳封裝(Quad Flat Non-lead,QFN)於基頻電路甚或射頻電路上，其中若此封裝結構10設置於基頻電路時，由於頻率很低，因此許多寄生效應以及傳輸路徑上不連續處的效應都可以忽略，然而，隨著操作頻率提高時，例如毫米波的至高頻，傳輸路徑上之不連續處的阻抗不匹配會導致許多訊號反射，因此伴隨頻率提高而產生的寄生電容或寄生電感，皆會影響晶片運作的效能。
舉例說明，積體電路設計者會在晶片12端以及引腳銲墊13透過各種電路布局設計其等效阻抗值約為50歐姆，以達成較佳的阻抗匹配效果。然而，隨著操作頻率的提高，將會導致由 金屬連接線14所造成的等效電感值變大，而等效電容值變小，進而可能導致金屬連接線14的特性阻抗可能為500歐姆，而使得阻抗不匹配，而影響晶片運作效能。
因此如何提供一種以打線接合為基礎的封裝結構，使其能夠具有較佳的阻抗匹配而可適用於高頻操作，實屬本領域技術研發之重要課題之一。
本創作之一目的在於使操作於高頻頻段的封裝結構能夠具有較佳的阻抗匹配效果。
本創作之另一目的在於改進以打線接合為基礎的封裝結構的阻抗匹配效果，使其適用於高頻操作。
為達上述目的，本創作提供一種應用於高頻頻段的封裝結構，其包括一晶片、一導線架、一第一金屬連接線以及一第二金屬連接線。晶片具有一第一連接墊。導線架具有一第二連接墊。第一金屬連接線已及第二金屬連接線係分別以打線接合方式連接於第一連接墊與第二連接墊之間。其中，相鄰之第一連接墊與第二連接墊之間的第一金屬連接線與第二金屬連接線係未相互碰觸的。
於一實施例中，第一連接墊具有相對之一第一側邊及一第二側邊，而第二連接墊具有相對之一第三側邊及一第四側邊。其中，第一金屬連接線係分別連接於靠近於第一連接墊之第一側邊與第二連接墊之第三側邊，而第二金屬連接線係分別連接於靠近第一連接墊之第二側邊與第二連接墊之第四側邊。
於一實施例中，第一金屬連接線距離第一連接墊之第一側邊之距離約為第一連接墊之寬度的10%。
於一實施例中，第一金屬連接線距離第二連接墊之第三側邊之距離約為第二連接墊之寬度的10%。
於一實施例中，第二金屬連接線距離第一連接墊之第二側邊之距離約為第一連接墊之寬度的10%。
於一實施例中，第二金屬連接線距離第二連接墊之 第四側邊之距離約為第二連接墊之寬度的10%。
於一實施例中，第一金屬連接線與第二金屬連接線之線距大於等於50微米。
於一實施例中，導線架之第二連接墊之寬度約為250微米。
於一實施例中，導線架之第二連接墊之數量為複數個，而相鄰之該些第二連接墊之中點的間距(pitch)約為500微米。
於一實施例中，晶片之第一連接墊之寬度約為70微米至90微米。
於一實施例中，晶片之第一連接墊之數量為複數個，而相鄰之該些第一連接墊之中點的間距(pitch)約為120微米至150微米。
承上所述，本創作之一種封裝結構係以打線接合技術為基礎，通過對應的連接墊(銲墊)之間增加金屬連接線的數量，以達到增加等效電容值並降低等效電感值的效果，據此得以降低整體的等效阻抗值。因此，本創作之封裝結構能夠在操作於高頻頻段時，能夠具有較佳的阻抗匹配效果，而進一步確保晶片能夠正常運作。
10,20,30,40:封裝結構
12,22,32,42:晶片
13:引腳銲墊
14:金屬連接線
221,321,421:主動表面
222,222a,222b,222c,322,422:第一連接墊
S01:第一側邊
S02:第二側邊
23,33,43:導線架
231,231a,231b,231c,331,431:第二連接墊
P01,P11,P21:第一部分
P02,P12,P22:第二部分
S03:第三側邊
S04:第四側邊
24,24a,24b,24c,34,44:第一金屬連接線
25,25a,25b,25c,35,45:第二金屬連接線
46:第三連接墊
47:第三金屬連接線
C01,C02,C03:等效電容
D01,D11:寬度
D02,D12:間距
〔圖1〕係顯示習知技術中，一種使用打線接合技術的封裝結構的示意圖。
〔圖2〕係顯示依據本創作第一較佳實施例之一種應用於高頻頻段的封裝結構的示意圖。
〔圖3〕係顯示圖2之封裝結構之部分元件的示意圖。
〔圖4〕係顯示圖2之封裝結構之部分元件的放大示意圖。
〔圖5〕係顯示圖2之封裝結構之另一部分元件的放大示意圖。
〔圖6〕係顯示依據本創作第二較佳實施例之一種應用於高頻頻段的封裝結構的示意圖。
〔圖7〕係顯示依據本創作第三較佳實施例之一種應用於高頻 頻段的封裝結構的示意圖。
〔圖8〕係顯示本創作第三較佳實施例之封裝結構的衍生實施例之示意圖。
為了使所屬技術領域中具有通常知識者能瞭解本創作的內容，並可據以實現本創作的內容，茲配合適當實施例及圖式說明如下。
本創作第一較佳實施例之一種封裝結構特別可應用於至高頻(Extremely high frequency,EHF)頻段的電子元件。其中，至高頻頻段之波長約為1mm到10mm，又稱毫米波。換言之，本創作特別可應用於操作頻率約為30GHz至300GHz的電子元件。值得一提的是，本創作之封裝結構還可向下相容而亦可適用於高於10GHz頻段之電子元件。
請參照圖2所示，本創作第一較佳實施例之一種封裝結構20包括一晶片22、一導線架23、複數條第一金屬連接線24以及複數條第二金屬連接線25。前述之晶片22、導線架23、第一金屬連接線24以及第二金屬連接線25係包覆於一封裝層中(圖中未顯示)，其中部分之導線架23可外露於封裝層而用以與外部電子元件電性連接之用。於本實施例中，封裝結構20例如但不限於係為四方平面無引腳(Quad Flat No leads,QFN)封裝，其他任何利用打線接合技術的封裝結構亦可適用之。
晶片22具有一主動表面221、一背面以及複數個第一連接墊(contact pad)222。主動表面221與背面係相對設置，且該些第一連接墊222係分別設置於主動表面221上。第一連接墊222之材質係為導電材料，例如但不限於金、鋁、銅及其組合。
導線架23係鄰設於晶片22，並具有複數個第二連接墊231。第二連接墊231與第一連接墊222類似，其材質係為導電材料，例如但不限於金、鋁、銅及其組合。於本實施例中，導線架23之該些第二連接墊231係圍繞著晶片22而設置，並且各第二連接墊231分別具有一第一部分P01以及一第二部分P02。其中，第一部 份P01係靠近於晶片22之一側，而第二部分P02則為遠離晶片22之一側。另外，圖式中的該些第一連接墊222與第二連接墊231的分佈位置與數量僅為舉例性，而非為限制性者。
第一金屬連接線24係通過打線接合技術而連接於對應的第一連接墊222與第二連接墊231之間。另外，第二金屬連接線25亦通過打線接合技術而連接於對應的第一連接墊222與第二連接墊231之間。換言之，各第一連接墊222與對應的第二連接墊231係藉由二條金屬連接線(24及25)而完成電性連接。須注意者，第一金屬連接線24與第二金屬連接線25除了在第一連接墊222端或第二連接墊231端可能因製程的緣故而有接觸之外，在其他的部分係未相互碰觸的，並且在相鄰連接墊之間的第一金屬連接線24與第二金屬連接線25則係完全未有碰觸的。另外，第一金屬連接線24及第二金屬連接線25與第一連接墊222及第二連接墊231的接合可通過超音波接合(Ultrasonic Bonding)、熱壓接合(Thermocompression Bonding)或熱超音波接合(Thermosonic Bonding)等技術完成。
在本實施例中，連接於第二連接墊231端第一金屬連接線24以及第二金屬連接線25皆係位於第二連接墊的第一部份P01。請再同時參閱圖2及圖3所示，第一連接墊222還具有相對之一第一側邊S01及一第二側邊S02，而第二連接墊231還具有相對之一第三側邊S03及一第四側邊S04。其中，第一金屬連接線24距離第一連接墊222之第一側邊S01之距離約為第一連接墊222之寬度的10%，而第二金屬連接線25距離第一連接墊222之第二側邊S02之距離亦約為第一連接墊222之寬度的10%。另一方面，第一金屬連接線24距離第二連接墊231之第三側邊S03之距離約為第二連接墊231之寬度的10%，而第二金屬連接線25距離第二連接墊231之第四側邊S04之距離亦約為第二連接墊231之寬度的10%。
在本實施例中，晶片22的第一連接墊222的安排可以係為共面波導(Coplanar waveguide，CPW)，其連接墊組成係為「地-信號-地」的排列方式。請參閱圖4所示，其係圖2的部分放大示意 圖。如圖4所示，其中第一連接墊222a係通過第一金屬連接線24a與第二金屬連接線25a而與第二連接墊231a電性連接，第一連接墊222b係通過第一金屬連接線24b與第二金屬連接線25b而與第二連接墊231b電性連接，第一連接墊222c係通過第一金屬連接線24c與第二金屬連接線25c而與第二連接墊231c電性連接。其中，第一連接墊222a及222c係作為接地(Ground)用，而第一連接墊222b係作為傳遞信號(Signal)用，因而構成「地-信號-地」的連接墊排列方式。
據此結構，能夠在相鄰的連接墊之間的第一金屬連接線24與第二金屬連接線25之間產生額外的電容效應而增加等效電容。例如於第二金屬連接線25a與第一金屬連接線24b之間產生等效電容C01，而於第二金屬連接線25b與第一金屬連接線24c之間產生等效電容C02。因此可以增加線電容並進而降低線電感，而可達到優化阻抗匹配的功效。值得一提的是，為了能夠得到較佳的電容效應，第一金屬連接線24與第二金屬連接線25之線距係大於或等於50微米。
接著，請同時參閱圖2與圖5所示，晶片22之第一連接墊222之寬度D01係約為70微米至90微米，而相鄰之第一連接墊222的中點的間距(pitch)D02約為120微米至150微米。另一方面，導線架23之第二連接墊231之寬度D11係約為250微米，而相鄰之第二連接墊231的中點的間距(pitch)D12約為500微米。
以下，請參照圖6所示，以說明本創作第二較佳實施例之一種封裝結構30。其中，封裝結構30包括一晶片32、一導線架33、複數條第一金屬連接線34以及複數條第二金屬連接線35。
晶片32具有一主動表面321、一背面以及複數個第一連接墊322。主動表面321與背面係相對設置，且該些第一連接墊322係分別設置於主動表面321上。第一連接墊322之材質係為導電材料，例如但不限於金、鋁、銅及其組合。
導線架33係鄰設於晶片32，並具有複數個第二連接墊331。第二連接墊331與第一連接墊322類似，其材質係為導電材料，例如但不限於金、鋁、銅及其組合。於本實施例中，導線架 33之該些第二連接墊331係圍繞著晶片32而設置，並且各第二連接墊331分別具有一第一部分P11以及一第二部分P12。其中，第一部份P11係靠近於晶片32之一側，而第二部分P12則為遠離晶片32之一側。另外，圖式中的該些第一連接墊322與第二連接墊331的分佈位置與數量僅為舉例性，而非為限制性者。
第一金屬連接線34係通過打線接合技術而連接於對應的第一連接墊322與第二連接墊331之間。另外，第二金屬連接線35亦通過打線接合技術而連接於對應的第一連接墊322與第二連接墊331之間。換言之，各第一連接墊322與對應的第二連接墊331係藉由二條金屬連接線(34及35)而完成電性連接。須注意者，第一金屬連接線34與第二金屬連接線35除了在第一連接墊322端或第二連接墊331端可能因製程的緣故而有接觸之外，在其他的部分係未相互碰觸的。
在本實施例中，連接於第二連接墊331端第一金屬連接線34以及第二金屬連接線35皆係位於第二連接墊的第二部份P12。與第一實施例類似，第一連接墊322還具有相對之一第一側邊及一第二側邊，而第二連接墊331還具有相對之一第三側邊及一第四側邊。其中，第一金屬連接線34距離第一連接墊322之第一側邊之距離約為第一連接墊322之寬度的10%，而第二金屬連接線35距離第一連接墊322之第二側邊之距離亦約為第一連接墊322之寬度的10%。另一方面，第一金屬連接線34距離第二連接墊331之第三側邊之距離約為第二連接墊331之寬度的10%，而第二金屬連接線35距離第二連接墊331之第四側邊之距離亦約為第二連接墊331之寬度的10%。
以下，請參照圖7所示，以說明本創作第三較佳實施例之一種封裝結構40。其中，封裝結構40包括一晶片42、一導線架43、複數條第一金屬連接線44以及複數條第二金屬連接線45。
晶片42具有一主動表面421、一背面以及複數個第一連接墊422。主動表面421與背面係相對設置，且該些第一連接墊422係分別設置於主動表面421上。第一連接墊422之材質係為導電 材料，例如但不限於金、鋁、銅及其組合。
導線架43係鄰設於晶片42，並具有複數個第二連接墊431。第二連接墊431與第一連接墊422類似，其材質係為導電材料，例如但不限於金、鋁、銅及其組合。於本實施例中，導線架43之該些第二連接墊431係圍繞著晶片42而設置，並且各第二連接墊431分別具有一第一部分P21以及一第二部分P22。其中，第一部份P21係靠近於晶片42之一側，而第二部分P22則為遠離晶片42之一側。另外，圖式中的該些第一連接墊422與第二連接墊431的分佈位置與數量僅為舉例性，而非為限制性者。
第一金屬連接線44係通過打線接合技術而連接於對應的第一連接墊422與第二連接墊431之間。另外，第二金屬連接線45亦通過打線接合技術而連接於對應的第一連接墊422與第二連接墊431之間。換言之，各第一連接墊422與對應的第二連接墊431係藉由二條金屬連接線(44及45)而完成電性連接。須注意者，第一金屬連接線44與第二金屬連接線45除了在第一連接墊422端或第二連接墊431端可能因製程的緣故而有接觸之外，在其他的部分係未相互碰觸的。
在本實施例中，部分連接於第二連接墊431端第一金屬連接線44係位於第二連接墊431的第一部份P21，而部分連接於第二連接墊431端第一金屬連接線44係位於第二連接墊431的第二部份P22。另一方面，部分連接於第二連接墊431端第二金屬連接線45係位於第二連接墊431的第一部份P21，而部分連接於第二連接墊431端第二金屬連接線45係位於第二連接墊431的第二部份P22。
與第一實施例類似，第一連接墊422還具有相對之一第一側邊及一第二側邊，而第二連接墊431還具有相對之一第三側邊及一第四側邊。其中，第一金屬連接線44距離第一連接墊422之第一側邊之距離約為第一連接墊422之寬度的10%，而第二金屬連接線45距離第一連接墊422之第二側邊之距離亦約為第一連接墊422之寬度的10%。另一方面，第一金屬連接線44距離第二連接墊 431之第三側邊之距離約為第二連接墊431之寬度的10%，而第二金屬連接線45距離第二連接墊431之第四側邊之距離亦約為第二連接墊431之寬度的10%。
除了上述三個較佳實施例所述利用二條金屬連接線電性連接於對應的連接墊之外，還可再進一步增加等效電容。請參照圖8所示，以第三較佳實施例為例，其中封裝結構40還可包括一第三連接墊46，其係設置於晶片42之第一連接墊422與導線架43之第二連接墊431之間。第三連接墊46可為封裝結構40中的接地端(grounding)。第三金屬連接線47可通過打線接合技術而分別連接於晶片42之第一連接墊422以及第三連接墊46。據此，可以進一步透過第一金屬連接線44與第三金屬連接線47產生額外的電容效應而增加等效電容C03。當然，圖中未示出的，亦可透過第二金屬連接線與第三金屬連接線產生額外的電容效應而增加等效電容。
綜上所述，本創作之一種封裝結構係以打線接合技術為基礎，通過對應的連接墊(銲墊)之間增加金屬連接線的數量，以達到增加等效電容值並降低等效電感值的效果，據此得以降低整體的等效阻抗值。另外，本創作之封裝結構還可通過調整金屬連接線接合於對應的連接墊的位置來加以控制等效阻抗值。因此，本創作之封裝結構能夠在操作於高頻頻段(24GHz~300GHz)時，能夠具有較佳的阻抗匹配效果，而進一步確保晶片能夠正常運作。
上述之實施例僅用來例舉本創作之實施態樣，以及闡釋本創作之技術特徵，並非用來限制本創作之保護範疇。任何熟悉此技術者可輕易完成之改變或均等性之安排均屬於本創作所主張之範圍，本創作之權利保護範圍應以申請專利範圍為準。
20:封裝結構
22:晶片
221:主動表面
222:第一連接墊
23:導線架
231:第二連接墊
P01:第一部分
P02:第二部分
24:第一金屬連接線
25:第二金屬連接線
C01:等效電容

Claims (9)

  1. 一種應用於高頻頻段的封裝結構，包含：
    一晶片，具有一第一連接墊；
    一導線架，具有一第二連接墊；
    一第一金屬連接線，係以打線接合方式連接於該第一連接墊與該第二連接墊之間；以及
    一第二金屬連接線，係以打線接合方式連接於該第一連接墊與該第二連接墊之間；
    其中，相鄰之該第一連接墊與該第二連接墊之間的該第一金屬連接線與該第二金屬連接線係未相互碰觸的。
  2. 如請求項1之封裝結構，其中該第一連接墊具有相對之一第一側邊及一第二側邊，該第二連接墊具有相對之一第三側邊及一第四側邊，該第一金屬連接線係分別連接於靠近於該第一連接墊之該第一側邊與該第二連接墊之該第三側邊，而該第二金屬連接線係分別連接於靠近該第一連接墊之該第二側邊與該第二連接墊之該第四側邊。
  3. 如請求項2之封裝結構，其中，該第一金屬連接線距離該第一連接墊之該第一側邊之距離約為該第一連接墊之寬度的10%，或該第一金屬連接線距離該第二連接墊之該第三側邊之距離約為該第二連接墊之寬度的10%。
  4. 如請求項2之封裝結構，其中，該第二金屬連接線距離該第一連接墊之該第二側邊之距離約為該第一連接墊之寬度的10%，或該第二金屬連接線距離該第二連接墊之該第四側邊之距離約為該第二連接墊之寬度的10%。
  5. 如請求項1之封裝結構，其中，該第一金屬連接線與該第二金屬連接線之線距大於等於50微米。
  6. 如請求項1之封裝結構，其中，該導線架之該第二連接墊之寬度約為250微米。
  7. 如請求項6之封裝結構，該導線架之該第二連接墊之數量為複數個，而相鄰之該些第二連接墊之中點的間距約為500微 米。
  8. 如請求項1之封裝結構，其中，該晶片之該第一連接墊之寬度約為70微米至90微米。
  9. 如請求項8之封裝結構，該晶片之該第一連接墊之數量為複數個，而相鄰之該些第一連接墊之中點的間距約為120微米至150微米。
TW109212093U 2020-09-15 2020-09-15 應用於高頻頻段的封裝結構 TWM605388U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW109212093U TWM605388U (zh) 2020-09-15 2020-09-15 應用於高頻頻段的封裝結構

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109212093U TWM605388U (zh) 2020-09-15 2020-09-15 應用於高頻頻段的封裝結構

Publications (1)

Publication Number Publication Date
TWM605388U true TWM605388U (zh) 2020-12-11

Family

ID=74670417

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109212093U TWM605388U (zh) 2020-09-15 2020-09-15 應用於高頻頻段的封裝結構

Country Status (1)

Country Link
TW (1) TWM605388U (zh)

Similar Documents

Publication Publication Date Title
US12027465B2 (en) Impedance controlled electrical interconnection employing meta-materials
US7247937B2 (en) Mounting pad structure for wire-bonding type lead frame packages
US7489022B2 (en) Radio frequency over-molded leadframe package
EP1675178A2 (en) Connection arrangement for micro lead frame plastic packages
CN110556365A (zh) 用于集成电路晶片的匹配电路
JPH04137655A (ja) Ｉｃパッケージ
JPWO2004075336A1 (ja) 高周波回路
US10212807B2 (en) Electrical interface for package and die
US11335661B2 (en) Wire bonding structure
TWM605388U (zh) 應用於高頻頻段的封裝結構
US20070222084A1 (en) Device for avoiding parasitic capacitance in an integrated circuit package
TWI402958B (zh) 積體電路封裝結構及其製造方法
TWI761052B (zh) 積體電路導線架及其半導體裝置
US6646343B1 (en) Matched impedance bonding technique in high-speed integrated circuits
Seler et al. Comparative analysis of high-frequency transitions in Embedded Wafer Level BGA (eWLB) and Quad Flat no Leads (VQFN) Packages
US20230395557A1 (en) Semiconductor device with supporter against which bonding wire is disposed and method for prparing the same
TWI505421B (zh) Quadrilateral planar pinless package structure and its circuit device
TWI675447B (zh) 轉換結構及高頻封裝
JP2017085040A (ja) 半導体装置
JP2000164766A (ja) 高周波用配線基板
CN114864531A (zh) 集成电路导线架及其半导体装置
JPS6348129Y2 (zh)
WO2006019336A2 (en) Impedance controlled interconnect substrate and package for high-frequency electronic device
JP2000286364A (ja) 高周波用パッケージ
CN118866853A (zh) 封装结构、芯片封装方法及电子器件