TWI402958B - 積體電路封裝結構及其製造方法 - Google Patents

積體電路封裝結構及其製造方法 Download PDF

Info

Publication number
TWI402958B
TWI402958B TW096144051A TW96144051A TWI402958B TW I402958 B TWI402958 B TW I402958B TW 096144051 A TW096144051 A TW 096144051A TW 96144051 A TW96144051 A TW 96144051A TW I402958 B TWI402958 B TW I402958B
Authority
TW
Taiwan
Prior art keywords
package structure
bonding
ring
bond
wafer
Prior art date
Application number
TW096144051A
Other languages
English (en)
Other versions
TW200834867A (en
Inventor
Clifford Fishley
Abiola Awujoola
Leonard Mora
Amar Amin
Maurice Othieno
Chok J Chia
Original Assignee
Lsi Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lsi Corp filed Critical Lsi Corp
Publication of TW200834867A publication Critical patent/TW200834867A/zh
Application granted granted Critical
Publication of TWI402958B publication Critical patent/TWI402958B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48233—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

積體電路封裝結構及其製造方法
本發明涉及一種積體電路之設計與製造，尤指一種涉及用於高速輸出入介面(high speed I/O)的引線接合(wire bond)積體電路封裝結構之設計，惟本發明之內容並不侷限於此。
積體電路封裝結構基板通常包括一具有幾個導電平面層的封裝結構基板，導電平面層彼此之間由電絕緣層相互隔離。導電層之間的連接是藉由在電絕緣層內形成通路(vias)並且在通路中電鍍一導電材料來製造，其中導電層之典型為一金屬層，電絕緣層之典型為電介質層，導電材料可以是銅等。通過蝕刻去除金屬之一部分在金屬層形成電路，例如，在佈線金屬層(routing metal layers)形成線路(traces)並且在接點金屬層(contact pad metal layers)形成接點(contact pad)。這些接點用於在積體電路封裝結構與印刷電路板之間建立電性連接。積體電路封裝結構中的一些金屬層用於連接電源電壓(voltage)，而其他一些金屬層連接接地電位到佈線金屬層與接點金屬層。在一引線接合封裝基板上，金屬接合引線(metal bond wires)連接積體電路封裝結構與一積體電路晶片。
在本發明的一實施例中，提供了一種積體電路封裝結構包括：一封裝結構基板；一在封裝結構基板上形成的用於將晶片固定到封裝結構基板上的晶片固定接點；一在封裝結構基板上形成的接地接合環，用於在晶片和封裝結構基板之間連接內核心和輸出入(I/O)接地接合引線；以及直接鄰近接地接合合環處形成的第一接合指，用於在封裝結構基板和晶片之間連通第一組輸出入(I/O)信號接合引線。
在本發明的另一個實施例中提供了一種製造積體電路封裝結構的方法，包括如下步驟：提供一封裝結構基板；在該封裝結構基板上形成一用於固定一積體電路晶片的晶片固定接點；在封裝結構基板上形成一用於在晶片和封裝結構基板之間連接內核心和輸出入(I/O)接地接合引線的接地接合環；以及在直接鄰近該接地接合環處形成第一接合指，用於在該封裝結構基板和晶片之間連接第一組輸出入(I/O)信號接合引線。
下面之說明係非限制性的，而是通過所述之實施例說明本發明之普遍原理。例如：用一要執行之特殊指令說明或描述某些動作或步驟。然而，任何熟悉該項技藝者能夠理解，該特殊指令僅為給出之實例，並不排除在執行該步驟時為達到基本相同之效果而採用其他指令。並且，除了非有特殊指明之意義，本文中使用的術語和表達之意義乃其在相應領域中之通常意義。
在如串列器/解串列器(serializer/deserializer，SERDES)裝置之積體電路中，串列資料流(serial data stream)轉換成並行資料流(parallel data stream)，或者並行資料流轉換成串列資料流時，高速資料傳輸率需要在2－3GHz或更高頻率範圍的快速開關速度。在這些頻率下，由接合引線的長度產生的寄生電感(parasitic inductance)和由積體電路封裝結構中的電鍍尾部(plating tails)產生的反射信號(reflected signals)，可能導致信號波形的變化並降低電路之性能。
第一圖說明了習知技術中之引線接合封裝結構100的第一金屬層的一部分之上視圖。第一圖中示出了晶片固定區域101、第一排102、內核心接地(core ground)接合環104、第二排106、內核心電源接合環108、第三排110、輸出入(I/O)電源接合點112、輸出入接地接合接點114、第四排116、第一組接合指118、第五排120、第二組接合指122以及封裝結構邊界124。
引線接合封裝結構100在一個連續的區域內被分割為一系列的引線接合封裝結構部件，該連續的區域定義為從引線接合封裝結構100中心之晶片固定區域101到封裝結構邊界124。這些區域分別稱作第一排102、第二排106、第三排110、第四排116以及第五排120。
第一排102包括內核心接地接合環104，該內核心接地接合環104位於引線接合封裝結構100之晶片固定區域的外邊緣。當晶片連接到引線接合封裝結構100時，接地接合引線(圖未未示出)將晶片(未示出)連接到接地接合環104上。
在第一排102外邊的第二排106包括內核心電源接合環108。當晶片連接到引線接合封裝結構100時，電源接合引線(未示出)將晶片連接至內核心電源接合環108上。
在第二排106外邊的第三排110包括輸出入(I/O)電源接合點112和輸出入(I/O)接地接合點114。當晶片連接到引線接合封裝結構100時，輸出入(I/O)電源和接地接合引線(未示出)將晶片連接到輸出入電源接合點112和輸出入接地接合點114上。
第四排116包括第一組接合指118。當晶片連接到引線接合封裝結構100時，輸出入信號接合引線(未示出)將晶片連接至接合指118。該連接至第一組接合指118的輸出入信號接合引線的電感最低，以適應用於輸出入信號之晶片的更高頻率規格，該輸出入信號可以是資料位元流。
第五排120包括第二組接合指122。當晶片連接至引線接合封裝結構100時，附加之信號接合引線(未示出)將晶片連接至接合指122。該連接至第二組接合指122之附加信號接合引線用於頻率規格要求不高的信號，該信號可以是測試信號。引線接合封裝結構100的第二金屬層(未示出)典型地是一接地平面，它能衰減串音(crosstalk)，並控制在第一金屬層中的網路路徑(nettrace)之阻抗。
第二圖示出了第一圖的引線接合封裝結構100的第三金屬層的一部分的上視圖200。第二圖中示出的是電鍍尾部202和封裝結構邊界204。
在引線接合封裝結構100的製造過程中，電流流過引線接合封裝結構100中的銅導引線路徑，在其上形成如鎳及金的電鍍層。電鍍尾部202在引線接合封裝結構100中的網路和短路棒(shorting bar，未示出)之間提供電流路徑，該短路棒使電鍍電流流向引線接合封裝結構100的封裝結構邊界204。在引線接合封裝結構100的引線路徑電鍍之後，移除短路棒。
用於將晶片連接到第一圖所示引線接合封裝結構基板100上的第一組接合指118的接合引線的長度取決於封裝結構的類型。典型地，最大接合引線長度在2毫米到5毫米的範圍內。在信號頻率高於4千兆赫茲時，接合引線的電感和電容性串音耦合可能導致晶片和接合指118之間的通信信號波形嚴重失真。下面敍述的用於高速輸出入介面引線接合封裝結構基板的實施例克服了這些缺點，並具有以下優點。
在本發明一實施例中，提供一種積體電路封裝結構基板包括：一封裝結構基板；一在封裝結構基板上用於將一晶片固定到封裝結構基片上的晶片固定接點；一在封裝結構板片上形成的接地接合環，其用於在晶片和封裝結構基板之間連接內核心接合引線和輸出入(I/O)接地接合引線；以及第一接合指直接鄰近接地接合環處形成，其用於在封裝結構基板和晶片之間連通第一組輸出入信號接合引線。
第三圖說明了用於高速輸出入介面的引線接合封裝結構300的一個實施例的第一金屬層的一部分的上視圖。第三圖所示是晶片固定區域101、第一排302、第一組接合指304、輸出入通路306、電鍍尾部308、第二排310、接地接合環312、接地通路314、第三排316、電源接合環318、電源通路320、第四排322以及第二組接合指324。
第二排302包括第一組接合指304、輸出入(I/O)通路306以及電鍍尾部308。所包括的電鍍尾部308用於電鍍引線接合封裝結構300內部的金屬路徑的電鍍過程，並於電鍍過程結束後，即可去除這些電鍍尾部。如果電鍍過程不需要，那麼電鍍尾部308可以省略。
第二排310包括接地接合環312。接地鍵合環312用於將內核心接地引線和輸出入(I/O)接地引線從晶片連接到引線接合封裝結構300上。在第三圖所示的配置中，接合指304直接鄰近配置於接地接合環312和晶片固定區域101。這裡“直接鄰近”的意思是：在引線接合封裝結構300的頂部金屬層上，除了接合指304和接地接合環312之間的通路以外，沒有其他中間結構。接合指304較佳地由一電導體材料製成，例如：銅，且可以具有任何形狀和尺寸，例如：寬度為105微米、長度為250微米的長方形。接合指304通過短路徑連接到直接鄰近的輸出入通路306，以此把輸出入信號發送到引線接合封裝結構300的較低層。
配置接合指304直接鄰近接合環312，並且直接鄰近晶片固定區域101，與第一圖所示的引線接合封裝結構100相比，這樣有利於縮短連接晶片到引線接合封裝結構300的接合引線的長度。例如：在晶片和接合指304之間接合引線的長度可以小於1毫米。長度縮短便可適用於於高頻率規格的輸出入信號，例如：4－10GHz範圍的頻率。
第三圖的配置還具有其他好處，通過內核心、輸出入電源以及接地接合引線間的佈置，也可以使傳輸有輸出入信號的接合引線之串音干擾得到遮蔽。
第三排316包括電源接合環318和電源通路320。電源接合環318連接相互之間具有一定間隔(如1毫米)的多數個電源通路320。如果需要，電源接合環318可以在選定的點切開，這些選定的點中包括一個以上的電源通路320，從而將電源接合環318分割成數段。那麼，電源接合環318的每一段都可以用以將晶片連接到不同的電壓電源。
第四排322包括第二組接合指324，其可以與第一圖的引線接合封裝結構100的第五排120中的第二組接合指122相同。
所包含的電鍍尾部308連接通路306至接地接合環312，而可以以需要與接地接合環312電性連接的電鍍過程來選擇，並在電鍍後去掉該電鍍尾部308，例如：在電鍍之後的以一深蝕刻過程(etch back process)來去掉電鍍尾部308。或者，在對引線接合封裝結構300上的網路的電鍍過程中鍍金時，由於不需要電鍍尾部308，可將其省略，例如：採用全板鍍金(full body gold)或者直接化學浸金(direct immersion gold，DIG)等方法。
第四圖是沒有電鍍尾部的第三圖之引線接合封裝結構300的上視圖。第四圖中示出了晶片固定區域101、第一排302、第一組接合指304、輸出入通路306、第二排310、接地接合環312、接地通路314、第三排316、電源接合環318、電源通路320、第四排322以及第二組接合指324。
在第四圖的配置中，如果不需要電鍍處理，第三圖中的電鍍尾部308可以省略，或者其可以在電鍍處理之後移除。不包括電鍍尾部308的引線接合封裝結構400大大避免了引線接合電感和電鍍尾部反射的問題，從而產生比第一圖中的引線接合封裝結構100更好的頻率性能。
第五圖示出了用於高速輸出入介面(high speed I/O)的引線接合封裝結構500的一實施例的上視圖，其中引線接合封裝結構500包括球形接點。第五圖中所示的是第一排302、第一組接合指針304、輸出入通路306、第二排310、接地接合環312、接地通路314、第三排316、電源接合環318、電源通路320、第四排322以及第二組接合指324和球形接點502。
在第五圖中，每個球形接點502都位於封裝結構基板的底部，直接位於一個接合指304的下面，以便於引線接合封裝結構500和印刷電路板之間的連接。或者，球形接點502也可以靠近引線接合封裝結構500的外部邊緣，同樣便於引線接合封裝結構500與印刷電路板之間的連接。
第三、四、五和六圖中，用於高速輸出入介面的引線接合封裝結構的實施例大大縮短了最大接合引線長度，例如：從2－5毫米減小到小於1毫米。隨著省略或去除電鍍尾部，相對應的接合引線電感也減小，並大大避免了在第三、四、五和六圖所示的引線接合封裝結構中，在信號頻率範圍內(如4－10GHz)的信號波形衰減。
第六圖係的引線接合封裝結構600的一個實施例的第一金屬層一部分的上視圖，在該實施例中用於高速輸出入的引線接合封裝結構具有三組接合指。第六圖中示出的是晶片固定區域101、晶片邊緣602、傳送(Tx)接合通路604、傳送(Tx)接合指606、接地接合環608、電源接合環610、接收(Rx)接合指612、第三組接合指614、第一排616、第二排618、第三排620、第四排622、第五排624和接合引線626。
在第六圖的配置中有兩組高速輸出入介面接合指：傳送接合指606和接收接合指612。第一排616包括傳送接合指606。第二排618包括接地接合環608。傳送接合指606直接在接地接合環608的內部形成，以提供用於傳送輸出入信號的最短接合指長度。接地接合環608在晶片固定區域101上形成。第三排620包括電源接合環610。第四排622包括接收接合指612。接收接合指612直接在電源接合環610的外部形成，以提供用於接收輸出入信號次短的接合引線長度。第五排624包括第三組接合指614，第三組接合指614用於較慢速度的信號，例如測試信號。圖中僅示出了一接合引線626，以避免引線接合封裝結構600的具體說明過於複雜。
上述第四、五和六圖中各實施例的各種特徵可以結合起來，以實現申請專利範圍內的各種實施方式。例如，第三圖中的電鍍尾部308可以在第六圖所示的傳送接合指606和接地接合環608之間形成，並且參考與第三圖中所述的相同方法，在電鍍之後蝕刻掉。
在另一個實施例中，一種製造積體電路封裝結構的方法包括如下步驟：提供一封裝結構基板；在封裝結構基板上形成一用於固定一積體電路晶片的晶片固定接點；在封裝結構基板上形成用於在晶片和封裝結構基板之間連接內核心和輸出入接地接合引線的接地接合環；以及在直接鄰近該接地接合環處形成第一組接合指，用於在封裝結構基板和晶片之間連接第一組輸出入信號接合引線。
第七圖示出了用於製造第三、四、五和六圖中的積體電路封裝結構的方法的流程圖700。
步驟702是流程圖700的進入點。
在步驟704，提供一根據習知積體電路封裝結構製造技術製造的封裝結構基板。
在步驟706，根據公知技術，在封裝結構基板上形成一晶片固定接點，以固定積體電路晶片。
在步驟708，在封裝結構基片上形成一用於在晶片和封裝結構基板之間連通內核心和輸出入接地接合引線的接地接合環。例如，第三圖中的接地接合環的形成可以與第一圖中內核心電源接合環108的形成方式相同，或者接地接合環可以與第六圖所示的一樣，在晶片固定區域形成。
在步驟710，在直接鄰近接地接合環處形成用於在封裝結構基板和晶片之間連通第一組輸出入信號接合引線的多數個第一接合指。第一組輸出入信號接合引線可以有選擇地鄰近接地接合環內部形成。
在步驟712，電源接合環直接鄰近接地接合環的外部形成，用於在晶片和封裝結構基板之間連通內核心和輸出入電源接合引線。電源接合環可以有選擇地分段形成，該電源接合環用於將輸出入和內核心電源接合引線連接到多數個電壓電源。
在步驟714，第二組接合指直接鄰近電源接合環的外部形成，用於在封裝結構基板和晶片之間連通第二組輸出入信號接合引線。
在步驟716，第三組接合指直接鄰近多數個第二接合指的外部形成，用於在封裝結構基板和晶片之間連通第三組輸出入信號接合引線。
在步驟718，電鍍尾部可以有選擇地在封裝結構基板上形成，用於電鍍處理並且在電鍍處理後去除。若不需要電鍍處理，封裝結構基板上可以不設電鍍尾部。
在步驟720，在封裝結構基板上形成多數個通路，用於將上述那些第一接合指電性連接到至少一封裝結構基板的較低的層。
在步驟722，可以有選擇地在封裝結構基板的底部，直接在每個第一接合指的下方，形成用於將封裝結構基板連接到印刷電路板的球形接點。每個球形接點都與上述通路的其中之一電性連接。
步驟724是流程圖700的出口。
雖然上述流程圖繪製及相應的描述參考了在特定順序中的特定步驟，但這些步驟可以在申請專利範圍內合併、拆分或重新安排。除非特別指出，在申請專利範圍內，步驟之順序和分組並不僅限於提及之實施例。
上述具體的實施例中的敍述，僅用於示例性說明，並不排除在申请專利範围內進行的修改和改變。
100．．．引線接合封裝結構
101．．．晶片固定區域
102．．．第一排
104．．．內核心接地接合環
106．．．第二排
108．．．內核心電源接合環
110．．．第三排
112．．．輸出入電源接合點
114．．．輸出入接地接合點
116．．．第四排
118．．．第一組接合指
120．．．第五排
122．．．第二組接合指
124．．．封裝結構邊界
202．．．電鍍尾部
204．．．封裝結構邊界
300．．．引線接合封裝結構
302．．．第一排
304．．．第一組接合指
306．．．輸出入通路
308．．．電鍍尾部
310．．．第二排
312．．．接地接合環
314．．．接地通路
316．．．第三排
318．．．電源接合環
320．．．電源通路
322．．．第四排
324．．．第二組接合指
400．．．引線接合封裝結構
500．．．引線接合封裝結構
502．．．球形接點
600．．．引線接合封裝結構
602．．．晶片邊緣
604．．．傳送(Tx)接合通路
606．．．傳送(Tx)接合指
608．．．接地接合環
610．．．電源接合環
612．．．接收(Rx)接合指
614．．．第三組接合指
616．．．第一排
618．．．第二排
620．．．第三排
622．．．第四排
624．．．第五排
626．．．接合引線
700．．．流程圖
結合說明圖式所示之非限制性的實施例之說明，可以更清楚地瞭解本發明的上述和其他方面、特徵和優點。在說明圖式的幾個視圖中，相似的符號表示相似元件。
第一圖係習知技術的引線接合封裝結構的第一金屬層的一部分的俯視圖。
第二圖係第一圖的引線接合塊的第三金屬層的一部分的俯視圖。
第三圖係用於高速輸出入介面的引線接合塊的一實施例的第一金屬層的一部分的俯視圖。
第四圖係第三圖所示的引線接合封裝結構沒有電鍍尾部時的俯視圖。
第五圖係用於高速輸出入介面的引線接合封裝結構的實施例的俯視圖，其中引線接合封裝結構包括球形接點。
第六圖係本發明一引線接合封裝結構實施例的第一金屬層的部分的上視圖，該引線接合封裝結構用於帶有三組接合指的高速輸出入介面。
第七圖係製造第三、四、五和六圖中的積體電路封裝結構的方法的流程圖。
圖中的元件只是為了簡單和清楚地說明，並未按比例繪製。例如，圖中的一些元件的尺寸、大小和/或相對位置相對於另一些元件來說可能被放大了，以便清楚說明各實施例的區別特徵。另外，一些在適於商用的實施例中可能採用一些通用且熟知的元件，但為使該實施例的附圖更加簡明，本文有時會略去這部分描述。
101．．．晶片固定區域
300．．．引線接合封裝結構
302．．．第一排
304．．．第一組接合指
306．．．輸出入通路
308．．．電鍍尾部
310．．．第二排
312．．．接地接合環
314．．．接地通路
316．．．第三排
318．．．電源接合環
320．．．電源通路
322．．．第四排
324．．．第二組接合指

Claims (12)

  1. 一種積體電路封裝結構，其包括：一封裝結構基板；一在封裝結構基板上形成的用於將晶片固定到封裝結構基板上的晶片固定接點；一在封裝結構基板上形成的接地接合環，其用於在晶片和封裝結構基板之間連接內核心和輸出入接地接合引線；以及直接鄰近接地接合環之內側處形成的多個第一接合指，用於在封裝結構基板和晶片間連通第一組傳送輸出入信號接合引線；直接鄰近接地接合環之外側處形成的電源接合環，用於在晶片和封裝結構基板之間連接輸出入和內核心電源接合引線，其中該接地接合環被置於該電源接合環和該些多個第一接合指之間；直接鄰近電源接合環之外側處形成的多個第二接合指，用於在晶片和封裝結構基板之間連接一組接收輸出入信號接合引線，其中該電源接合環被置於該些多個第二接合指和該接地接合環之間；直接鄰近該些多個第二接合指之外側處形成的多個第三接合指，用於在晶片和封裝結構基板之間連接另一組輸出入信號接合引線，其中該些多個第二接合指被置於該些多個第三接合指和該電源接合環之間；其中該電源接合環係電性地連接至第一電壓源； 其中該接地接合環係電性地連接至與該第一電壓源分隔開之第二電壓源；其中該組傳送輸出入信號接合引線之長度係短於該組接收輸出入信號接合引線的長度。
  2. 如申請專利範圍第1项所述之積體電路封裝結構，其進一步包括在晶片固定接點上形成的該接地接合環。
  3. 如申請專利範圍第1项所述之積體電路封裝結構，其進一步包括分段形成的該電源接合環，用於將輸出入和內核心電源接合引線連接到多数個電壓電源。
  4. 如申請專利範圍第1项所述之積體電路封裝結構，其不包括電鍍尾部。
  5. 如申請專利範圍第1项所述之積體電路封裝結構，其進一步包括多數個通路，用以電性連接將該第一接合指至至少一個封裝結構基板的較低層。
  6. 如申請專利範圍第5项所述之積體電路封裝結構，其進一步包括多數個球形接點，該球形接點直接位於封裝結構基板第一接合指的下方，用於將封裝結構基板連接到印刷電路板上，每個球形接點都與該通路的其中之一電性連接。
  7. 一種製造積體電路封裝結構的方法，其包括如下步驟：提供一封裝結構基板；在該封裝結構基板上形成一用於固定一積體電路晶片的晶片固定接點；在該封裝結構基板上形成用於在該晶片和該封裝結構基板之間連接內核心和輸出入接地接合引線的接地接合環； 在直接鄰近該接地接合環之內側處形成多個第一接合指，用於在該封裝結構基板和該晶片之間連接第一組傳輸輸出入信號接合引線：在直接鄰近接地接合環之外側處形成電源接合環，用於在晶片和封裝結構基板之間連接輸出入和內核心電源接合引線，其中該接地接合環被置於該電源接合環和該些多個第一接合指之間；在直接鄰近電源接合環之外側處形成多個第二接合指，用於在晶片和封裝結構基板之間連接一組接收輸出入信號接合引線，其中該電源接合環被置於該些多個第二接合指和該接地接合環之間；在直接鄰近該些多個第二接合指之外側處形成的多個第三接合指，用於在晶片和封裝結構基板之間連接另一組輸出入信號接合引線，其中該些多個第二接合指被置於該些多個第三接合指和該電源接合環之間；其中該電源接合環係電性地連接至第一電壓源；其中該接地接合環係電性地連接至與該第一電壓源分隔開之第二電壓源；其中該組傳送輸出入信號接合引線之長度係短於該組接收輸出入信號接合引線的長度。
  8. 如申請專利範圍第7项所述之方法，其進一步包括在該的晶片固定接點中形成該接地接合環。
  9. 如申請專利範圍第7项所述之方法，其進一步包括一分段形成該電源接合環的步驟，該電源接合環用於將輸出入 和內心核電源接合引線連接到多數個電壓電源上。
  10. 如申請專利範圍第7项所述之方法，其進一步包括一在該封裝結構基板上形成複數個電鍍尾部的步驟，該電鍍尾部用於一電鍍過程，並在電鍍過程之後去除。
  11. 如申請專利範圍第7项所述之方法，其進一步包括形成多數個通路，用於將該第一接合指連接到至少一個該封裝結構基板的較低層。
  12. 如申請專利範圍第7项所述之方法，其進一步包括形成球形接點，它們直接位於該封裝結構基板第一接合指的下方，用於將該封裝結構基板連接到一印刷電路板上，每個球形接點都與該通路的其中之一個電性連接。
TW096144051A 2006-12-01 2007-11-21 積體電路封裝結構及其製造方法 TWI402958B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/565,701 US7804167B2 (en) 2006-12-01 2006-12-01 Wire bond integrated circuit package for high speed I/O
PCT/US2007/021031 WO2008069855A1 (en) 2006-12-01 2007-09-27 Wire bond integrated circuit package for high speed i/o

Publications (2)

Publication Number Publication Date
TW200834867A TW200834867A (en) 2008-08-16
TWI402958B true TWI402958B (zh) 2013-07-21

Family

ID=39474778

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096144051A TWI402958B (zh) 2006-12-01 2007-11-21 積體電路封裝結構及其製造方法

Country Status (4)

Country Link
US (1) US7804167B2 (zh)
EP (1) EP2130221B1 (zh)
TW (1) TWI402958B (zh)
WO (1) WO2008069855A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9271390B2 (en) 2014-07-15 2016-02-23 Freescale Semiconductor, Inc. Semiconductor device with active shielding of leads
DE112015007233B4 (de) 2015-12-26 2024-01-04 Intel Corporation Mikroprozessorgehäuse mit masseisolationsgewebestruktur mit kontakthöckern auf erster ebene und verfahren zur ausbildung eines masseisolationsgewebestrukturgehäuses aus leitfähigem material

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6064113A (en) * 1998-01-13 2000-05-16 Lsi Logic Corporation Semiconductor device package including a substrate having bonding fingers within an electrically conductive ring surrounding a die area and a combined power and ground plane to stabilize signal path impedances
US6452262B1 (en) * 2001-02-12 2002-09-17 Lsi Logic Corporation Layout of Vdd and Vss balls in a four layer PBGA
US6538336B1 (en) * 2000-11-14 2003-03-25 Rambus Inc. Wirebond assembly for high-speed integrated circuits
US6572743B2 (en) * 2001-08-23 2003-06-03 3M Innovative Properties Company Electroplating assembly for metal plated optical fibers
US6747362B2 (en) * 1996-03-28 2004-06-08 Intel Corporation Perimeter matrix ball grid array circuit package with a populated center
US6770963B1 (en) * 2001-01-04 2004-08-03 Broadcom Corporation Multi-power ring chip scale package for system level integration
US6777802B1 (en) * 2002-06-06 2004-08-17 Lsi Logic Corporation Integrated circuit package substrate with multiple voltage supplies
US6908855B2 (en) * 2002-09-24 2005-06-21 International Business Machines Corporation Plating tail design for IC packages
US6930381B1 (en) * 2002-04-12 2005-08-16 Apple Computer, Inc. Wire bonding method and apparatus for integrated circuit

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5066831A (en) * 1987-10-23 1991-11-19 Honeywell Inc. Universal semiconductor chip package
EP0412528A3 (en) * 1989-08-11 1993-01-20 Fujitsu Limited Electronic circuit package and production thereof
US5895977A (en) * 1996-08-08 1999-04-20 Intel Corporation Bond pad functional layout on die to improve package manufacturability and assembly
US7420286B2 (en) * 2005-07-22 2008-09-02 Seagate Technology Llc Reduced inductance in ball grid array packages
US7501709B1 (en) * 2006-08-25 2009-03-10 Altera Corporation BGA package with wiring schemes having reduced current loop paths to improve cross talk control and characteristic impedance

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6747362B2 (en) * 1996-03-28 2004-06-08 Intel Corporation Perimeter matrix ball grid array circuit package with a populated center
US6064113A (en) * 1998-01-13 2000-05-16 Lsi Logic Corporation Semiconductor device package including a substrate having bonding fingers within an electrically conductive ring surrounding a die area and a combined power and ground plane to stabilize signal path impedances
US6538336B1 (en) * 2000-11-14 2003-03-25 Rambus Inc. Wirebond assembly for high-speed integrated circuits
US6770963B1 (en) * 2001-01-04 2004-08-03 Broadcom Corporation Multi-power ring chip scale package for system level integration
US6452262B1 (en) * 2001-02-12 2002-09-17 Lsi Logic Corporation Layout of Vdd and Vss balls in a four layer PBGA
US6572743B2 (en) * 2001-08-23 2003-06-03 3M Innovative Properties Company Electroplating assembly for metal plated optical fibers
US6930381B1 (en) * 2002-04-12 2005-08-16 Apple Computer, Inc. Wire bonding method and apparatus for integrated circuit
US6777802B1 (en) * 2002-06-06 2004-08-17 Lsi Logic Corporation Integrated circuit package substrate with multiple voltage supplies
US6908855B2 (en) * 2002-09-24 2005-06-21 International Business Machines Corporation Plating tail design for IC packages

Also Published As

Publication number Publication date
EP2130221A4 (en) 2016-04-20
TW200834867A (en) 2008-08-16
US20080128919A1 (en) 2008-06-05
WO2008069855A1 (en) 2008-06-12
EP2130221B1 (en) 2017-11-08
EP2130221A1 (en) 2009-12-09
US7804167B2 (en) 2010-09-28

Similar Documents

Publication Publication Date Title
US10325841B2 (en) Semiconductor device
JP4675818B2 (ja) パッケージ基板
US6803252B2 (en) Single and multiple layer packaging of high-speed/high-density ICs
JP2000150772A (ja) マルチチップモジュール及びその製造方法
US6891260B1 (en) Integrated circuit package substrate with high density routing mechanism
JP2022029417A (ja) トランジスタの活性領域内にｉ／ｏポートを備えるトランジスタ
US20030095014A1 (en) Connection package for high-speed integrated circuit
US10212807B2 (en) Electrical interface for package and die
TWI402958B (zh) 積體電路封裝結構及其製造方法
JP2001203300A (ja) 配線用基板と半導体装置および配線用基板の製造方法
JP2002252300A (ja) 基板および半導体チップパッケージ
JP3872413B2 (ja) 半導体装置
US8288269B2 (en) Methods for avoiding parasitic capacitance in an integrated circuit package
JP2011187683A (ja) 配線基板及び半導体装置
US9331370B1 (en) Multilayer integrated circuit packages with localized air structures
US6777802B1 (en) Integrated circuit package substrate with multiple voltage supplies
US11688678B2 (en) Wiring board and semiconductor device
JP2007042957A (ja) 半導体装置用多層基板の部分めっき方法
TW200428610A (en) Semiconductor device
US6646343B1 (en) Matched impedance bonding technique in high-speed integrated circuits
US6770979B2 (en) Semiconductor package and substrate thereof
JP2005327903A (ja) 半導体装置
TWM605388U (zh) 應用於高頻頻段的封裝結構
JP2005051161A (ja) 高周波回路装置
JP2013222954A (ja) 半導体装置