JP2013222954A - 半導体装置 - Google Patents

Abstract

【課題】製造コストを削減し、かつめっきスタブ導体による伝送信号の歪みを小さくする手段を提供する。
【解決手段】スタブ導体１４６は、接続配線導体１４２上の接続点１４２ｃに接続された一端と開放端である他端とを有する。めっきスタブ導体１４５の長さは、めっきスタブ導体１４５の共振周波数が伝送信号の最大の周波数の１．４倍になるように設定され、スタブ導体１４６の長さは、めっきスタブ導体１４５の長さ以下に設定され、接続点１４２ｃと電極パッド１７１の中心との間の距離は、めっきスタブ導体１４６の長さの０．４倍以上かつめっきスタブ導体１４６の長さの１．５倍以下に設定される。
【選択図】図３

Description

本発明は、半導体チップに接続された一端を有する接続配線導体と、接続配線導体の他端と接続された一端と開放端の他端とを有するめっきスタブ導体とがインターポーザ基板上に形成されてなる半導体装置に関する。

近年、半導体装置は、ＢＧＡ(Ball Grid Array)又は、ＣＳＰ(Chip Size Package)などの多端子のパッケージに収められるようになってきている。このような半導体装置（一般的には、半導体パッケージともいう。）では、半導体チップがインターポーザ基板（一般的には、インターポーザともいう。）に実装され、さらに、インターポーザ基板がマザー基板（一般的には、マザーボートともいう。）などの基板に実装される。

一般に、半導体チップとインターポーザ基板上の接続端子とはワイヤボンディングにより接続される。さらに、インターポーザ基板上の接続端子はインターポーザ基板上に形成された接続配線導体と、インターポーザ基板上の電極パッドと、ビア導体と、インターポーザ基板内部又は裏面の配線導体とを介して、マザー基板上の電子回路等の回路に接続される。ここで、インターポーザ基板上の接続端子及び電極パッドには貴金属めっき処理が必要であるが、めっき処理のためには、インターポーザ基板の外縁部から接続端子及び電極パッドに通電しなければならない。そのため、上述した電極パッドには、電極パッドからインターポーザ基板の外縁部に延びるめっきスタブ導体（plating stub conductor。一般的には、めっき線ともいう。）が接続されている。このめっきスタブ導体はインターポーザ基板の外縁部において開放端を有している。

半導体チップとマザー基板上の回路との間で伝送される伝送信号の波形に、めっきスタブ導体が悪影響を与えることが知られている。例えば、特許文献１には、めっきスタブ導体に接続された接続配線導体に入力された入力信号と、当該入力信号がめっきスタブ導体の開放端で反射した反射信号とが干渉して入力信号に波形歪みが生じるという課題が指摘されている。この課題を解決するために、特許文献１及び２には、めっきスタブ導体の残存をなくすことが提案されている。また、特許文献３では、同様の課題を解決するために、めっきスタブ導体の開放端を終端抵抗に接続することが提案されている。

特開２００８−２２７３２７号公報 特開２００６−１２８２４９号公報 特開２００５−３２８０３２号公報

電子機器においては、伝送される信号の高速化が進んでおり、ギガヘルツ以上の周波数を有する伝送信号が伝送されるようになってきている。さらに、伝送信号の周波数が高くなるほど、めっきスタブ導体が信号波形に及ぼす悪影響が大きくなっている。

特許文献１記載の半導体パッケージ基板及び特許文献２記載の半導体チップ収納用パッケージでは、インターポーザ基板を作成した後、めっきスタブ導体を削除する工程が必要であるため、コストアップにつながった。また、特許文献３記載の半導体装置では、めっきスタブ導体の開放端に接続するチップ抵抗を製造する工程及びチップ抵抗を実装する工程が必要になりコストアップにつながった。

本発明の目的は以上の問題点を解決し、従来技術に比較して製造コストを削減し、かつめっきスタブ導体による伝送信号の歪みを小さくできる半導体装置を提供することにある。

本発明の一態様である半導体装置は、
半導体チップに接続された一端を有する接続配線導体と、上記接続配線導体の他端と第１の接続点において接続された一端と開放端の他端とを有するめっきスタブ導体とがインターポーザ基板上に形成され、上記半導体チップから上記接続配線導体及び上記第１の接続点を介して電子回路までの信号伝送線路を含む半導体装置において、
上記第１の接続点以外の上記信号伝送線路上の第２の接続点に接続された一端と、開放端である他端とを有するスタブ導体を備え、
上記めっきスタブ導体の長さは、当該めっきスタブ導体の共振周波数が上記信号伝送線路を伝送する伝送信号の最大の周波数の１．４倍になるように設定され、
上記スタブ導体の長さは、上記めっきスタブ導体の長さ以下に設定され、
上記第１の接続点と上記第２の接続点との間の距離は、上記めっきスタブ導体の長さの０．４倍以上かつ上記めっきスタブ導体の長さの１．５倍以下に設定されたことを特徴とする。

上記構成によれば、めっきスタブ導体の長さは、当該めっきスタブ導体の共振周波数が信号伝送線路を伝送する伝送信号の最大の周波数の１．４倍になるように設定され、スタブ導体の長さは、めっきスタブ導体の長さ以下に設定され、第１の接続点と第２の接続点との間の距離は、めっきスタブ導体の長さの０．４倍以上かつめっきスタブ導体の長さの１．５倍以下に設定されたので、従来技術に比較して製造コストを削減し、かつめっきスタブ導体による伝送信号の歪みを小さくできる。

本発明の第１の実施形態に係る半導体装置１００の図２のラインＡ−Ｂに沿った断面図である。 図１のインターポーザ基板１０４の平面図である。 図２の半導体チップ１０２の複数の端子１２１のうちの１つの端子１２１に接続された接続端子１４１と、接続配線導体１４２と、電極パッド１７１と、めっきスタブ導体１４５と、ビア導体１４４と、電極パッド１８１と、半田ボール２１０と、スタブ導体１４６とを示す斜視図である。 図３の接続配線導体１４２の接続端子１４１に接続された一端と、マザー基板３００上の電子回路との間の信号伝送線路のモデルを示す斜視図である。 図４において、めっきスタブ導体２の共振周波数ｆ２がストリップ導体１を介して伝送される伝送信号の最大の周波数ｆｍａｘの１．４倍になるようにめっきスタブ導体２の長さＬ２を設定し、スタブ導体３の長さＬ３をＬ２×０．８に設定し、接続点１ａと１ｂとの間の距離ＤをＬ２×１．０に設定し、めっきスタブ導体２及びスタブ導体３の有無のときのポートＰ１，Ｐ２間の通過係数Ｓ２１の周波数特性を示すグラフである。 図５の拡大図である。 図４において、めっきスタブ導体２の共振周波数ｆ２がストリップ導体１を介して伝送される伝送信号の最大の周波数ｆｍａｘの１．０倍になるようにめっきスタブ導体２の長さＬ２を設定し、スタブ導体３の長さＬ３をＬ２×０．８に設定し、接続点１ａと１ｂとの間の距離ＤをＬ２×１．０に設定し、めっきスタブ導体２及びスタブ導体３の有無のときのポートＰ１，Ｐ２間の通過係数Ｓ２１の周波数特性を示すグラフである。 図４において、めっきスタブ導体２の共振周波数ｆ２がストリップ導体１を介して伝送される伝送信号の最大の周波数ｆｍａｘの１．４倍になるようにめっきスタブ導体２の長さＬ２を設定し、接続点１ａと１ｂとの間の距離ＤをＬ２×１．０に設定し、スタブ導体３の長さＬ３を変化させたときのポートＰ１，Ｐ２間の通過係数Ｓ２１の周波数特性を示すグラフである。 図４において、めっきスタブ導体２の共振周波数ｆ２がストリップ導体１を介して伝送される伝送信号の最大の周波数ｆｍａｘの１．４倍になるようにめっきスタブ導体２の長さＬ２を設定し、スタブ導体３の長さＬ３をＬ２×０．８に設定し、接続点１ａと１ｂとの間の距離Ｄを変化させたときのポートＰ１，Ｐ２間の通過係数Ｓ２１の周波数特性を示すグラフである。 本発明の第１の実施形態の第１の変形例に係る半導体装置の要部斜視図である。 本発明の第１の実施形態の第２の変形例に係る半導体装置の要部斜視図である。 本発明の第２の実施形態に係る半導体装置の要部斜視図である。 本発明の第３の実施形態に係る半導体装置の要部斜視図である。 従来技術に係る半導体装置の平面図である。

以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。

本発明に係る実施形態を得るに至った経緯．
図１４は、従来技術に係る半導体装置の平面図である。図１４において、半導体装置は、インターポーザ基板１０４Ｐと、当該インターポーザ基板１０４Ｐに搭載された半導体チップ１０２とを備えて構成される。半導体チップ１０２は、複数の端子１２１を備える。インターポーザ基板１０４Ｐの表面には複数の接続端子１４１（一般的には、入出力端子、又は電極パッドともいう。）が形成されており、半導体チップ１０２の各端子１２１とインターポーザ基板１０４Ｐの各接続端子１４１とはワイヤ１５１を用いて電気的に接続されている。なお、図１４では、各端子１２１と各接続端子１４１とはワイヤボンディングによって接続されているが、バンプを用いて接続される場合もある。

さらに、インターポーザ基板１０４Ｐの表面には、接続配線導体１４２が形成されている。各接続配線導体１４２の一端は１つの接続端子１４１に接続され、他端はインターポーザ基板１０４Ｐに形成された電極パッド１７１に接続される。さらに、電極パッド１７１は、インターポーザ基板１０４Ｐ内のビア導体と、インターポーザ基板１０４Ｐの裏面又は内部に形成された配線と、半田ボールとを介してマザー基板の電極パッドに電気的に接続される。

ここで、一般的に、インターポーザ基板１０４Ｐ上の各接続端子１４１には、電解めっきを用いて貴金属めっき（例えば、金めっき）処理が施される。この貴金属めっき処理時に、インターポーザ基板１０４Ｐの外縁部からインターポーザ基板１０４Ｐ上に形成された配線を介して各接続端子１４１に通電される。通電後に、通電に用いられた配線の一部は各接続端子１４１と電極パッド１７１とを接続する接続配線導体１４２として用いられるが、残りの部分は各電極パッド１７１からインターポーザ基板１０４Ｐの外縁部まで延在するめっきスタブ導体１４５として残存する。すなわち、各めっきスタブ導体１４５の一端は電極パッド１７１に接続され、他端は開放端であってインターポーザ基板１０４Ｐの外縁部において開放端部を形成している。

上述したように、接続配線導体１４２を介して伝送される伝送信号の波形に、インターポーザ基板１０４Ｐ上のめっきスタブ導体１４５が悪影響を与えることが知られている。さらに、伝送信号の周波数が高くなるほどめっきスタブ導体１４５が伝送信号に与える悪影響は大きくなっている。この課題を解決するために、特許文献１及び２には、めっきスタブ導体の残存をなくすことが提案されている。また、特許文献３では、同様の課題を解決するために、めっきスタブ導体を終端抵抗に接続することが提案されている。しかしながら、特許文献１記載の半導体パッケージ基板及び特許文献２記載の半導体チップ収納用パッケージでは、インターポーザ基板を作成した後、めっきスタブ導体を削除する工程が必要であるため、コストアップにつながった。また、特許文献３記載の半導体装置では、めっきスタブ導体の開放端に接続するチップ抵抗を製造する工程及びチップ抵抗を実装する工程が必要になりコストアップにつながった。

このため、従来技術に比較して製造コストを削減し、かつめっきスタブ導体による伝送信号の歪みを小さくできる半導体装置を提供することを目的として、本発明に係る実施形態を得るに至った。

第１の実施形態．
図１は、本発明の第１の実施形態に係る半導体装置１００の図２のラインＡ−Ｂに沿った断面図であり、図２は、図１のインターポーザ基板１０４の平面図である。また、図３は、図２の半導体チップ１０２の複数の端子１２１のうちの１つの端子１２１に接続された接続端子１４１と、接続配線導体１４２と、電極パッド１７１と、めっきスタブ導体１４５と、ビア導体１４４と、電極パッド１８１と、半田ボール２１０と、スタブ導体１４６とを示す斜視図である。

図１において、半導体装置１００は、半導体チップ１０２と、インターポーザ基板１０４と、マザー基板３００とを備えて構成される。半導体チップ１０２は、例えばデジタル映像信号などの約２ＧＨｚの周波数を有する高周波デジタル信号を処理するための集積回路が組み込まれたＩＣチップである。半導体チップ１０２は、高周波デジタル信号を入出力するための複数の端子１２１を有する。

また、図１及び図２において、インターポーザ基板１０４は、微細ピッチで形成される半導体チップ１０２の各端子１２１をマザー基板３００の各電極パッド３１０に電気的に接続するために設けられる。ここで、インターポーザ基板１０４は、誘電体にてなる絶縁層１６４と、絶縁層１６４の表面、内部及び裏面に形成された導体とを備えて構成される。具体的には、図２に示すように、誘電体にてなる絶縁層１６４の表面には、複数の接続端子１４１と、複数の接続配線導体１４２と、複数の電極パッド１７１と、ストリップ導体である複数のめっきスタブ導体１４５と、ストリップ導体であるスタブ導体１４６とが形成される。なお、図２及び図３において、スタブ導体１４６は、接続配線１４２上の所定の接続点１４２ｃに接続された一端と開放端である他端とを有する。また、図１に示すように、絶縁層１６４内には複数のビア導体１４４及び接地導体１６２が形成され、絶縁層１６４の裏面には複数の電極パッド１８１が形成される。

図１及び図２において、接続端子１４１はそれぞれ半導体チップ１０２の複数の端子１２１に対応して設けられ、ワイヤ１５１を用いて各端子１２１にワイヤボンディングされている。接続配線導体１４２の一端はそれぞれ接続端子１４１に接続され、他端はそれぞれ電極パッド１７１に接続されている。ここで、接続配線導体１４２は、接続端子１４１から離れるほど各接続配線導体１４２間の間隔が広くなるように形成されている。また、ビア導体１４４は層間接続部であり、電極パッド１７１に接続された一端と、電極パッド１８１に接続された他端とを有する。図２では、各電極パッド１７１の直径は各接続配線導体１４２の幅よりも大きい。また、インターポーザ基板１０４をより小型にするために、隣り合う接続配線導体１４２に接続される電極パッド１７１の位置は、インターポーザ基板１０４の外縁部からの距離が互いに異なるようにずらされている。さらに、電極パッド１８１上に半田ボール２１０が形成されている。インターポーザ基板１０４の電極パッド１８１は、半田ボール２１０と、マザー基板３００の電極パッド３１０と、マザー基板３００内に形成されたビア導体３３０及び信号配線導体３２０とを介して、マザー基板３００上の信号処理回路などの電子回路（図示せず。）に電気的に接続されている。ここで、信号配線導体３２０はストリップ形状を有しマザー基板３００の裏面に形成された接地導体３６２に対向する。

インターポーザ基板１０４上の各接続端子１４１には、電解めっきを用いて貴金属めっき（例えば、金めっき）処理が施される。この貴金属めっき処理時に、インターポーザ基板１０４の外縁部からインターポーザ基板１０４上に形成されためっきスタブ導体１４５と、電極パッド１７１と、接続配線導体１４２とを介して各接続端子１４１に通電される。めっきスタブ導体１４５の一端は電極パッド１７１を介して接続配線導体１４２に接続され、他端は開放端であってインターポーザ基板１０４の外縁部において開放端部を形成している。めっきスタブ導体１４５は、上記通電後に他端が開放されたままで残存している。なお、各接続配線導体１４２及び各めっきスタブ導体１４５はそれぞれインターポーザ基板１０４の表面にめっき処理によって形成される。

なお、図１に示すように、接地導体１６２は絶縁層１６４を挟んで接続配線導体１４２に対向するように形成され、接続配線導体１４２と接地導体１６２とはマイクロストリップ線路を構成する。また、信号配線導体３２０と接地導体３６２とは、マイクロストリップ線路を構成する。

以上説明したように構成することにより、半導体チップ１０２の各端子１２１とマザー基板３００上の電子回路との間で、ワイヤ１５１と、接続端子１４１と、接続配線導体１４２と、電極パッド１７１と、ビア導体１４４と、電極パッド１８１と、半田ボール２１０と、電極パッド３１０と、ビア導体３３０と信号配線導体３２０とを介して高周波デジタル信号である伝送信号が送受信される。ここで、図３に示すように、インターポーザ基板１０４において、半導体チップ１０２に接続された一端を有する接続配線導体１４２と、電極パッド１７１と、ビア導体１４４と、電極パッド１８１と、半田ボール２１０と、電極パッド３１０と、ビア導体３３０と、信号配線導体３２０とは、半導体チップ１０２とマザー基板３００上の電子回路との間で伝送信号を送受信するための信号伝送線路を構成する。

次に、図３におけるめっきスタブ導体１４５の長さ、スタブ導体１４６の長さ、及び接続点１４２ｃと電極パッド１７１の中心との間の距離の各設定方法を説明する。なお、以下のシミュレーションでは、信号レートが１Ｇｂｐｓである伝送信号を伝送するために、２ＧＨｚの帯域幅を確保するようにこれらのパラメータを探索している。すなわち、伝送信号の最大の周波数ｆｍａｘは２ＧＨｚである。

図４は、図３の接続配線導体１４２の接続端子１４１に接続された一端と、マザー基板３００上の電子回路との間の信号伝送線路のモデルを示す斜視図である。図４において、誘電体基板１０の裏面には接地導体９が形成される一方、誘電体基板１０の表面にはストリップ導体１と、めっきスタブ導体２と、スタブ導体３とが形成される。

図４において、誘電体基板１０を挟設するストリップ導体１と接地導体９とは、マイクロストリップ線路を構成する。なお、図４においてストリップ導体１の左側の一端をポートＰ１とし、右側の一端をポートＰ２とする。また、めっきスタブ導体２は、ストリップ導体１上の接続点１ａに接続された一端と、開放端とを有する。さらに、スタブ導体３は、ストリップ導体１上の接続点１ｂに接続された一端と、開放端とを有する。ここで、めっきスタブ導体２とスタブ導体３とは、それぞれ長さＬ２及びＬ３を有し、接続点１ａと１ｂとの間の距離は距離Ｄである。なお、図４において、めっきスタブ導体２は図３のめっきスタブ導体１４５に対応し、スタブ導体３は図３のスタブ導体１４６に対応し、接続点１ａは図３の電極パッド１７１の中心に対応し、接続点１ｂは図３の接続点１４２ｃに対応する。さらに、図４において、ポートＰ１は図３の接続配線導体１４２の接続端子１４１に接続された一端に対応し、ポートＰ２は、図１の配線導体３２０のマザー基板３００上の電子回路側の一端に対応する。

図４のモデルにおいて、誘電体基板１０の比誘電率を４．２に設定し、誘電体基板１０の厚みを０．１ｍｍに設定し、ストリップ導体１、めっきスタブ導体２及びスタブ導体３の各幅を０．１ｍｍに設定し、各厚みを０．００８ｍｍに設定した。そして、通過係数Ｓ２１の周波数特性をシミュレーションにより計算した。また、始めに、ポートＰ１と接続点１ｂとの間の距離を１０ｍｍに設定し、距離Ｄを１０ｍｍに設定し、接続点１ａとポートＰ２との間の距離を３ｍｍに設定し、長さＬ２を１２ｍｍに設定し、長さＬ３を８ｍｍに設定した。

図５は、図４において、めっきスタブ導体２の共振周波数ｆ２がストリップ導体１を介して伝送される伝送信号の最大の周波数ｆｍａｘの１．４倍になるようにめっきスタブ導体２の長さＬ２を設定し、スタブ導体３の長さＬ３をＬ２×０．８に設定し、接続点１ａと１ｂとの間の距離ＤをＬ２×１．０に設定し、めっきスタブ導体２及びスタブ導体３の有無のときのポートＰ１，Ｐ２間の通過係数Ｓ２１の周波数特性を示すグラフであり、図６は、図５の拡大図である。また、図７は、図４において、めっきスタブ導体２の共振周波数ｆ２がストリップ導体１を介して伝送される伝送信号の最大の周波数ｆｍａｘの１．０倍になるようにめっきスタブ導体２の長さＬ２を設定し、スタブ導体３の長さＬ３をＬ２×０．８に設定し、接続点１ａと１ｂとの間の距離ＤをＬ２×１．０に設定し、めっきスタブ導体２及びスタブ導体３の有無のときのポートＰ１，Ｐ２間の通過係数Ｓ２１の周波数特性を示すグラフである。

図５及び図７に示すように、めっきスタブ導体２及びスタブ導体３がない場合は、通過係数Ｓ２１は周波数によらず実質的に一定の値を有する。しかしながら、めっきスタブ導体２があり、かつスタブ導体３がない場合、めっきスタブ導体２が波長Ｌ２×４で共振するため、通過係数Ｓ２１の周波数特性において波長Ｌ２×４に対応する共振周波数ｆ２を有する反共振点が現れる。このため、図７に示すように、共振周波数ｆ２が周波数ｆｍａｘと等しい場合、伝送信号の最大の周波数ｆｍａｘにおいて通過係数Ｓ２１が減衰してしまい、周波数ｆｍａｘまでの帯域幅を確保できない。このとき、図４において、ポートＰ１から入力される伝送信号と、めっきスタブ導体２の開放端で反射した反射信号とが干渉してポートＰ２から出力される伝送信号に波形歪みが生じてしまう。

そこで、図５及び図７に示すように、めっきスタブ導体２に加えてスタブ導体３を設けた場合、スタブ導体３が波長Ｌ３×４で共振するため、通過係数Ｓ２１の周波数特性において波長Ｌ３×４に対応する周波数を有する２つ目の反共振点が現れる。さらに、スタブ導体３の長さＬ３をめっきスタブ導体２の長さＬ２より短いように設定することにより、スタブ導体３の存在に起因する反共振点の周波数を共振周波数ｆ２より高くできる。

スタブ導体３の長さＬ３をＬ２×０．８に設定し、かつ接続点１ａと１ｂとの間の距離ＤをＬ２×１．０に設定して、長さＬ２を変化させることにより共振周波数ｆ２を周波数ｆｍａｘより高い周波数範囲において変化させた結果、図５及び図６に示すように、共振周波数ｆ２が周波数ｆｍａｘ×１．４以上であるときに、周波数ｆｍａｘにおける通過係数Ｓ２１は、スタブ導体３がないときの通過係数Ｓ２１より高くなることが分かった。このとき、図５に示すように、共振周波数ｆ２における通過係数Ｓ２１の減衰量はスタブ導体３がないときの減衰量より大きくなるが、周波数ｆｍａｘより低い周波数では通過係数Ｓ２１の減衰量を小さくでき、周波数ｆｍａｘまでの帯域幅を確保できる。このため、ポートＰ２から出力される伝送信号の波形歪みを小さくできる。具体的には、図５及び図６に示すように、周波数ｆｍａｘにおける通過係数Ｓ２１は約２．０ｄＢだけ大きくなった。

図８は、図４において、めっきスタブ導体２の共振周波数ｆ２がストリップ導体１を介して伝送される伝送信号の最大の周波数ｆｍａｘの１．４倍になるようにめっきスタブ導体２の長さＬ２を設定し、接続点１ａと１ｂとの間の距離ＤをＬ２×１．０に設定し、スタブ導体３の長さＬ３を変化させたときのポートＰ１，Ｐ２間の通過係数Ｓ２１の周波数特性を示すグラフである。スタブ導体３の長さＬ３を変化させたとき、長さＬ３が長さＬ２以下であるときに、周波数ｆｍａｘにおける通過係数Ｓ２１は、スタブ導体３がないときの通過係数Ｓ２１より大きくなった。特に、図８に示すように、長さＬ３をＬ２×０．８に設定したとき、周波数ｆｍａｘにおける通過係数Ｓ２１は最大になり、周波数ｆｍａｘまでの帯域幅を確保できた。

図９は、図４において、めっきスタブ導体２の共振周波数ｆ２がストリップ導体１を介して伝送される伝送信号の最大の周波数ｆｍａｘの１．４倍になるようにめっきスタブ導体２の長さＬ２を設定し、スタブ導体３の長さＬ３をＬ２×０．８に設定し、接続点１ａと１ｂとの間の距離Ｄを変化させたときのポートＰ１，Ｐ２間の通過係数Ｓ２１の周波数特性を示すグラフである。距離Ｄを変化させたとき、距離Ｄが０．４×Ｌ２以上かつ１．５×Ｌ２以下であるときに、周波数ｆｍａｘにおける通過係数Ｓ２１は、スタブ導体３がないときの通過係数Ｓ２１より大きくなった。特に、図９に示すように、距離ＤをＬ２×１．０に設定したとき、周波数ｆｍａｘにおける通過係数Ｓ２１は最大になり、周波数ｆｍａｘまでの帯域幅を確保できた。

以上説明した図４のモデルのシミュレーション結果により、周波数ｆｍａｘまでの帯域幅を確保するためには、めっきスタブ導体２の長さＬ２と、スタブ導体３の長さＬ３と、接続点１ａと１ｂとの間の距離Ｄとを以下のように設定すればよいことがわかった。

（１）めっきスタブ導体２の長さＬ２：めっきスタブ導体２の共振周波数ｆ２がストリップ導体１を介して伝送される伝送信号の最大の周波数ｆｍａｘの１．４倍になるように設定する。
（２）スタブ導体３の長さＬ３：長さＬ２以下に設定する。
（３）接続点１ａと１ｂとの間の距離Ｄ：０．４×Ｌ２以上かつ１．５×Ｌ２以下に設定する。

特に、長さＬ３をＬ２×０．８に設定し、距離ＤをＬ２×１．０に設定することにより周波数ｆｍａｘにおける通過係数Ｓ２１の減衰量を最小にできる。

なお、上記シミュレーションにおいて、信号レートが１Ｇｂｐｓである伝送信号を伝送するために、２ＧＨｚの帯域幅を確保するようにめっきスタブ導体２の長さＬ２と、スタブ導体３の長さＬ３と、接続点１ａと１ｂとの間の距離Ｄを探索したが、本発明はこれに限られない。めっきスタブ導体２の長さＬ２と、スタブ導体３の長さＬ３と、接続点１ａと１ｂとの間の距離Ｄとを上述したようにそれぞれ設定することにより、１Ｇｂｐｓ以上の所定の信号レートの伝送信号を、信号レートの２倍の帯域幅を確保して伝送できる。

以上説明したように、本実施形態によれば、電解めっきを利用してインターポーザ基板１０４に配線パターンを形成してめっきスタブ導体１４５が残る場合でも、めっきスタブ導体１４５による伝送信号の歪みを小さくできる。さらに、スタブ導体１４６は、インターポーザ基板上の他の導体１４２，１４５などを形成するステップにおいて形成できるので、従来技術に比較して製造コストを削減できる。

なお、図４において、接続点１ｂをめっきスタブ導体２のポートＰ１側に設けたが、本発明はこれに限られず、接続点１ｂをめっきスタブ導体２のポートＰ２側に設けてもよい。すなわち、接続点１ｂは、ポートＰ１とＰ２との間の接続点１ａ以外の位置に設ければよい。

第１の実施形態の第１の変形例．
第１の実施形態において、スタブ導体１４６はストリップ形状を有したが、本発明はこれに限られない。図１０は、本発明の第１の実施形態の第１の変形例に係る半導体装置の要部斜視図である。本変形例に係る半導体装置は、第１の実施形態に係る半導体装置１００（図３参照。）に比較して、スタブ導体１４６に代えてスタブ導体１４６Ａを備えた点が異なる。ここで、スタブ導体１４６Ａは、半径ｒの扇形の形状を有し、当該扇形の頂点で接続配線導体１４２の接続点１４２ｃに接続されている。本変形例において、半径ｒは図４のスタブ導体３の長さＬ３と同様に設定される。

本変形例によれば、スタブ導体１４６Ａの半径ｒを変化させることにより、特に、共振周波数ｆ２（例えば、図５参照。）近傍での通過係数Ｓ２１の周波数特性が変化し、その結果、伝送信号の最大の周波数ｆｍａｘ近傍での通過係数Ｓ２１の周波数特性が変化する。従って、スタブ導体１４６Ａの半径ｒを変化させることにより、第１の実施形態に比較して周波数ｆｍａｘ近傍での通過係数Ｓ２１の減衰量をさらに小さくできる。

第１の実施形態の第２の変形例．
図１１は、本発明の第１の実施形態の第２の変形例に係る半導体装置の要部斜視図である。本変形例に係る半導体装置は、第１の実施形態に係る半導体装置１００（図３参照。）に比較して、スタブ導体１４６Ｂをさらに備えた点が異なる。ここで、スタブ導体１４６Ｂはストリップ導体であって、接続配線１４２上の所定の接続点１４２ｄに接続された一端と開放端である他端とを有する。

本変形例によれば、スタブ導体１４６Ｂはスタブ導体１４６Ｂの長さの４倍の波長で共振するため、通過係数Ｓ２１の周波数特性において３個目の共振点が生じる。従って、スタブ導体１４６Ｂの長さ及び接続点１４２ｄの位置を調整することにより、第１の実施形態に比較して周波数ｆｍａｘ近傍での通過係数Ｓ２１の減衰量をさらに小さくできる。

なお、本変形例に係る半導体装置は２個のスタブ導体１４６及び１４６Ｂを備えたが、本発明はこれに限られず、３個以上の複数のスタブ導体を備えてもよい。

第２の実施形態．
図１２は、本発明の第２の実施形態に係る半導体装置の要部斜視図である。本実施形態に係る半導体装置は、第１の実施形態に係る半導体装置１００（図３参照。）に比較して、スタブ導体１４６に代えてスタブ導体１４６Ｃを備えた点が異なる。図１３において、ビア導体１４４は、絶縁層１６４内に形成されたビアランド１９０を貫通するように形成されている。また、スタブ導体１４６Ｃは、ビアランド１９０に接続された一端と、開放端である他端とを有する。ここで、めっきスタブ導体１４５の長さは図４のめっきスタブ導体２の長さＬ２と同様に設定され、スタブ導体１４６Ｃの長さは図４のスタブ導体３の長さＬ３と同様に設定され、ビアランド１９０の中心と電極パッド１７１の中心との間の距離は、図４の距離Ｄと同様に設定される。

従って、本実施形態によれば、第１の実施形態と同様に、めっきスタブ導体１４５による伝送信号の歪みを小さくできる。さらに、スタブ導体１４６Ｃを誘電体層１６４内に形成するので、インターポーザ基板１０４の表面に形成する場合に比較して、インターポーザ基板１０４の表面のスペースを効率的に利用できる。

なお、スタブ導体１４６Ｃの形状を、第１の実施形態の第１の変形例に係るスタブ導体１４６Ａと同様に、扇形にしてもよい。また、絶縁層１６４内に複数のスタブ導体１４６Ｃを形成してもよい。

第３の実施形態．
図１３は、本発明の第３の実施形態に係る半導体装置の要部斜視図である。本実施形態に係る半導体装置は、第１の実施形態に係る半導体装置１００（図３参照。）に比較して、スタブ導体１４６に代えてスタブ導体１４６Ｄを備えた点が異なる。図１３において、ビア導体１４４は、電極パッド１８１と、半田ボール２１０と、マザー基板３００上に形成されたストリップ形状を有する信号配線導体３２１とを介して、マザー基板３００上の電子回路に接続される。さらに、スタブ導体１４６Ｄは、信号配線導体３２１上の接続点３２１ｃに接続された一端と、開放端である他端とを有する。ここで、めっきスタブ導体１４５の長さは図４のめっきスタブ導体２の長さＬ２と同様に設定され、スタブ導体１４６Ｄの長さは図４のスタブ導体３の長さＬ３と同様に設定され、接続点３２１ｃと電極パッド１７１の中心との間の距離は、図４の距離Ｄと同様に設定される。

従って、本実施形態によれば、第１の実施形態と同様に、めっきスタブ導体１４５による伝送信号の歪みを小さくできる。さらに、スタブ導体１４６Ｃをマザー基板３００上に形成するので、高密度化が進んでいるインターポーザ基板１０４にスタブ導体１４６Ｃを設ける場合に比較して、半導体装置の設計の効率化を図ることができる。

なお、スタブ導体１４６Ｄの形状を、第１の実施形態の第１の変形例に係るスタブ導体１４６Ａと同様に、扇形にしてもよい。また、マザー基板３００上に複数のスタブ導体１４６Ｄを形成してもよい。さらに、スタブ導体１４６Ｄをマザー基板３００内に形成してもよい。

また、上記各実施形態及び変形例において、半導体装置はマザー基板３００を含んだが、本発明はこれに限られず、マザー基板３００を含まなくてもよい。

以上説明したように、第１の態様に係る半導体装置は、
半導体チップに接続された一端を有する接続配線導体と、上記接続配線導体の他端と第１の接続点において接続された一端と開放端の他端とを有するめっきスタブ導体とがインターポーザ基板上に形成され、上記半導体チップから上記接続配線導体及び上記第１の接続点を介して電子回路までの信号伝送線路を含む半導体装置において、
上記第１の接続点以外の上記信号伝送線路上の第２の接続点に接続された一端と、開放端である他端とを有するスタブ導体を備え、
上記めっきスタブ導体の長さは、当該めっきスタブ導体の共振周波数が上記信号伝送線路を伝送する伝送信号の最大の周波数の１．４倍になるように設定され、
上記スタブ導体の長さは、上記めっきスタブ導体の長さ以下に設定され、
上記第１の接続点と上記第２の接続点との間の距離は、上記めっきスタブ導体の長さの０．４倍以上かつ上記めっきスタブ導体の長さの１．５倍以下に設定されたことを特徴とする。

第１の態様に係る半導体装置によれば、従来技術に比較して製造コストを削減し、伝送信号の最大の周波数までの帯域幅を確保してめっきスタブ導体による伝送信号の歪みを小さくできる。

第２の態様に係る半導体装置は、第１の態様に係る半導体装置において、
上記スタブ導体の長さは、上記めっきスタブ導体の長さの０．８倍に設定され、
上記第１の接続点と上記第２の接続点との間の距離は、上記めっきスタブ導体の長さと等しいように設定されたことを特徴とする。

第２の態様に係る半導体装置によれば、伝送信号の最大の周波数における通過係数Ｓ２１の減衰量を最小にできる。

第３の態様に係る半導体装置は、第１又は第２の態様に係る半導体装置において、
上記スタブ導体は、上記インターポーザ基板上に形成されたことを特徴とする請求項１又は２記載の半導体装置。

第３の態様に係る半導体装置によれば、スタブ導体を接続配線導体及びめっきスタブ導体を形成する工程で形成できる。

第４の態様に係る半導体装置は、第１又は第２の態様に係る半導体装置において、上記スタブ導体は、上記インターポーザ基板内に形成されたことを特徴とする。

第４の態様に係る半導体装置によれば、インターポーザ基板表面のスペースを効率的に利用できる。

第５の態様に係る半導体装置は、第１又は第２の態様に係る半導体装置において、上記スタブ導体は、上記マザー基板に形成されたことを特徴とする。

第５の態様に係る半導体装置によれば、半導体装置の設計の効率化を図ることができる。

第６の態様に係る半導体装置は、第１から第５の態様のうちのいずれか１つの半導体装置において、上記スタブ導体は、扇形の形状を有することを特徴とする。

第６の態様に係る半導体装置によれば、伝送信号の最大の周波数近傍での通過係数の減衰量をさらに小さくできる。

第７の態様に係る半導体装置は、第１から第６の態様のうちのいずれか１つの半導体装置において、
少なくとも１つの別のスタブ導体をさらに備え、
上記少なくとも１つの別のスタブ導体の各一端は、上記第１及び第２の接続点以外の上記信号伝送線路上の接続点にそれぞれ接続され、上記少なくとも１つの別のスタブ導体の各他端は開放端であることを特徴とする。

第７の態様に係る半導体装置によれば、伝送信号の最大の周波数近傍での通過係数の減衰量をさらに小さくできる。

第８の態様に係る半導体装置は、第１から第７の態様のうちのいずれか１つの半導体装置において、上記伝送信号の信号レートは１Ｇｂｐｓ以上であることを特徴とする。

第８の態様に係る半導体装置によれば、１Ｇｂｐｓ以上の信号レートを有する伝送信号を伝送できる。

以上説明したように、上記構成によれば、めっきスタブ導体の長さは、当該めっきスタブ導体の共振周波数が信号伝送線路を伝送する伝送信号の最大の周波数の１．４倍になるように設定され、スタブ導体の長さは、めっきスタブ導体の長さ以下に設定され、第１の接続点と第２の接続点との間の距離は、めっきスタブ導体の長さの０．４倍以上かつめっきスタブ導体の長さの１．５倍以下に設定されたので、従来技術に比較して製造コストを削減し、かつめっきスタブ導体による伝送信号の歪みを小さくできる。

１…ストリップ導体、
２…めっきスタブ導体、
３…スタブ導体、
９…誘電体基板、
１０…接地導体、
１００…半導体装置、
１０２…半導体チップ、
１０４…インターポーザ基板、
１２１…端子、
１４１…接続端子、
１４２…接続配線導体、
１４４…ビア導体、
１４５…めっきスタブ導体、
１４６，１４６Ａ，１４６Ｂ，１４６Ｃ，１４６Ｄ…スタブ導体、
１５１…ワイヤ、
１６２…接地導体、
１６４…絶縁層、
１７１，１８１…電極パッド、
１９０…ビアランド、
２１０…半田ボール、
３００…マザー基板、
３１０…電極パッド、
３２０，３２１…信号配線導体、
３３０…ビア導体、
３６２…接地導体。

Claims (8)

1. 半導体チップに接続された一端を有する接続配線導体と、上記接続配線導体の他端と第１の接続点において接続された一端と開放端の他端とを有するめっきスタブ導体とがインターポーザ基板上に形成され、上記半導体チップから上記接続配線導体及び上記第１の接続点を介して電子回路までの信号伝送線路を含む半導体装置において、
   上記第１の接続点以外の上記信号伝送線路上の第２の接続点に接続された一端と、開放端である他端とを有するスタブ導体を備え、
   上記めっきスタブ導体の長さは、当該めっきスタブ導体の共振周波数が上記信号伝送線路を伝送する伝送信号の最大の周波数の１．４倍になるように設定され、
   上記スタブ導体の長さは、上記めっきスタブ導体の長さ以下に設定され、
   上記第１の接続点と上記第２の接続点との間の距離は、上記めっきスタブ導体の長さの０．４倍以上かつ上記めっきスタブ導体の長さの１．５倍以下に設定されたことを特徴とする半導体装置。
2. 上記スタブ導体の長さは、上記めっきスタブ導体の長さの０．８倍に設定され、
   上記第１の接続点と上記第２の接続点との間の距離は、上記めっきスタブ導体の長さと等しいように設定されたことを特徴とする請求項１記載の半導体装置。
3. 上記スタブ導体は、上記インターポーザ基板上に形成されたことを特徴とする請求項１又は２記載の半導体装置。
4. 上記スタブ導体は、上記インターポーザ基板内に形成されたことを特徴とする請求項１又は２記載の半導体装置。
5. 上記電子回路はマザー基板上に設けられ、
   上記スタブ導体は、上記マザー基板に形成されたことを特徴とする請求項１又は２記載の半導体装置。
6. 上記スタブ導体は、扇形の形状を有することを特徴とする請求項１から５までのうちのいずれか１つに記載の半導体装置。
7. 少なくとも１つの別のスタブ導体をさらに備え、
   上記少なくとも１つの別のスタブ導体の各一端は、上記第１及び第２の接続点以外の上記信号伝送線路上の接続点にそれぞれ接続され、上記少なくとも１つの別のスタブ導体の各他端は開放端であることを特徴とする請求項１から６までのうちのいずれか１つに記載の半導体装置。
8. 上記伝送信号の信号レートは１Ｇｂｐｓ以上であることを特徴とする請求項１から７までのうちのいずれか１つに記載の半導体装置。

Images