JP2017163385A - 電子装置及び電子機器 - Google Patents

電子装置及び電子機器 Download PDF

Info

Publication number
JP2017163385A
JP2017163385A JP2016046892A JP2016046892A JP2017163385A JP 2017163385 A JP2017163385 A JP 2017163385A JP 2016046892 A JP2016046892 A JP 2016046892A JP 2016046892 A JP2016046892 A JP 2016046892A JP 2017163385 A JP2017163385 A JP 2017163385A
Authority
JP
Japan
Prior art keywords
signal line
electronic device
conductor
wiring board
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016046892A
Other languages
English (en)
Other versions
JP6643714B2 (ja
Inventor
大二郎 石橋
Daijiro Ishibashi
大二郎 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2016046892A priority Critical patent/JP6643714B2/ja
Priority to US15/448,866 priority patent/US10199335B2/en
Publication of JP2017163385A publication Critical patent/JP2017163385A/ja
Application granted granted Critical
Publication of JP6643714B2 publication Critical patent/JP6643714B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/08—Coupling devices of the waveguide type for linking dissimilar lines or devices
    • H01P5/10—Coupling devices of the waveguide type for linking dissimilar lines or devices for coupling balanced with unbalanced lines or devices
    • H01P5/107—Hollow-waveguide/strip-line transitions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/14135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16501—Material at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H01L2224/1713—Square or rectangular array
    • H01L2224/17134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/17135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H01L2924/19032—Structure including wave guides being a microstrip line type

Abstract

【課題】電子部品間の接続部の微細化を抑えて低損失な信号伝送が行える電子装置を実現する。【解決手段】例えば電子装置１は、プリント配線板１０が備える接地導体面の導体層１３、ＭＭＩＣチップ２０が備える接地導体面の導体層２３、及び導体層１３と導体層２３との間に設けられ接地導体壁となる接続部３０群を含む導波管４０を有する。電子装置１は更に、プリント配線板１０の信号線１１と導波管４０との間で信号を変換する変換部５０、及びＭＭＩＣチップ２０の信号線２１と導波管４０との間で信号を変換する変換部６０を備える。信号線１１と信号線２１との間の信号伝送は、導波管４０を通じて行われる。【選択図】図６

Description

本発明は、電子装置及び電子機器に関する。
半導体チップと回路基板といった電子部品群を、フリップチップ接続する技術が知られている。フリップチップ接続は、電子部品間を短距離で接続することができるため、信号伝送距離の短縮、信号伝送損失の低減等の観点から、マイクロ波やミリ波といった高周波用途の電子部品群の接続にも利用されている。
特開２０１３−１０２３５６号公報
電子部品群のフリップチップ接続では、それらの接続部を微細化することで、接続距離を短縮し、伝送信号の低損失化を図ることができる。しかし、接続部の微細化は、接続前の電子部品（群）に設けるバンプの微細化に起因した実装コストの増大、接続部の強度不足、その強度不足を補う部材を設けることによる特性劣化等を招く恐れがある。
本発明の一観点によれば、第１信号線及び第１接地導体面を含む第１電子部品と、前記第１電子部品の上方に設けられ、第２信号線、及び前記第１接地導体面に対向する第２接地導体面を含む第２電子部品と、前記第１接地導体面、前記第２接地導体面、及び前記第１接地導体面と前記第２接地導体面との間に設けられた対向する一対の第１接地導体壁を含む導波管と、前記第１信号線と前記導波管との間で信号を変換する第１変換部と、前記第２信号線と前記導波管との間で信号を変換する第２変換部とを含む電子装置が提供される。
また、本発明の一観点によれば、上記のような電子装置を備える電子機器が提供される。
開示の技術によれば、電子部品間の接続部の微細化を抑えて低損失な信号伝送を行うことのできる電子装置が実現される。また、そのような電子装置を備える電子機器が実現される。
電子装置の説明図である。 フリップチップ接続を採用した電子装置の説明図である。 第１の実施の形態に係る電子装置の一例を示す図（その１）である。 第１の実施の形態に係る電子装置の一例を示す図（その２）である。 第１の実施の形態に係る電子装置の一例を示す図（その３）である。 第１の実施の形態に係る電子装置の説明図である。 第１の実施の形態に係る電子装置の変形例を示す図である。 第１の実施の形態に係る電子装置の接続部の構成例を示す図である。 第１の実施の形態に係る導波管の電磁界解析モデルの一例を示す図である。 第１の実施の形態に係る導波管の電磁界解析結果の一例を示す図である。 第２の実施の形態に係る電子装置の一例を示す図である。 第３の実施の形態に係る電子装置の一例を示す図（その１）である。 第３の実施の形態に係る電子装置の一例を示す図（その２）である。 第３の実施の形態に係る電子装置の一例を示す図（その３）である。 第３の実施の形態に係る電子装置の電磁界解析結果の一例を示す図である。 信号の伝送線路の構成例を示す図である。 電子装置の構成例を示す図である。 電子機器の構成例を示す図である。
はじめに、電子部品間の接続構造について述べる。
ここでは、マイクロ波、ミリ波、テラヘルツ波等の高周波が用いられる半導体装置と回路基板、一例としてＭＭＩＣ（モノリシックマイクロ波集積回路）チップとプリント配線板との接続構造を含む電子装置を例に、その接続構造について述べる。
図１は電子装置の説明図である。図１（Ａ）はワイヤ接続を採用した電子装置の一例の要部断面模式図である。図１（Ｂ）はフリップチップ接続を採用した電子装置の一例の要部断面模式図である。
図１（Ａ）に示す電子装置３００ａは、プリント配線板３１０とＭＭＩＣチップ３２０とを含む。電子装置３００ａでは、プリント配線板３１０に設けられた電極３１１（信号線）と、ＭＭＩＣチップ３２０に設けられた電極３２１（信号線）とが、ワイヤ３３０で接続される。電子装置３００ａは、このようなプリント配線板３１０とＭＭＩＣチップ３２０とのワイヤ接続構造を含む。
図１（Ｂ）に示す電子装置３００ｂは、プリント配線板３１０とＭＭＩＣチップ３２０とを含む。電子装置３００ｂでは、プリント配線板３１０に設けられた電極３１１（信号線）と、ＭＭＩＣチップ３２０に設けられた電極３２１（信号線）とが、半田バンプ等の接続部３４０で接続される。電子装置３００ｂは、このようなプリント配線板３１０とＭＭＩＣチップ３２０とのフリップチップ接続構造を含む。
高周波では、プリント配線板３１０とＭＭＩＣチップ３２０との間の信号伝送特性が、両者の接続部位でのインピーダンスミスマッチによる反射や損失に大きく影響される。これは、高周波の波長が短いために、接続部位を分布定数回路と見做す必要があるためである。
例えば、図１（Ａ）に示すようなワイヤ３３０による接続では、プリント配線板３１０とＭＭＩＣチップ３２０との接続距離が比較的長くなり、ワイヤ３３０自身のインダクタンスを無視することができない。そのため、ワイヤ接続は、高周波の信号伝送に用いることが難しい場合がある。これに対し、図１（Ｂ）に示すような接続部３４０による接続では、プリント配線板３１０とＭＭＩＣチップ３２０との接続距離を比較的短くすることができる。そのため、フリップチップ接続は、高周波の信号伝送損失を抑える観点では、ワイヤ接続よりも有利となる。
このようなプリント配線板３１０とＭＭＩＣチップ３２０とのフリップチップ接続において、高周波の波長による影響を抑える手段の１つとして、接続部３４０の寸法を小さくし、それによって接続距離を短くすることが挙げられる。
図２はフリップチップ接続を採用した電子装置の説明図である。図２（Ａ）及び図２（Ｂ）はそれぞれ、フリップチップ接続を採用した電子装置の一例の要部断面模式図である。
図２（Ａ）には、プリント配線板３１０の電極３１１と、ＭＭＩＣチップ３２０の電極３２１とが、比較的大きな寸法の接続部３４０で接続された場合の電子装置３００ｂを例示している。図２（Ｂ）には、プリント配線板３１０の電極３１１と、ＭＭＩＣチップ３２０の電極３２１とが、比較的小さな寸法の接続部３４０で接続された場合の電子装置３００ｂを例示している。同じフリップチップ接続でも、接続部３４０の寸法が小さくなる場合の方が、プリント配線板３１０とＭＭＩＣチップ３２０との接続距離Ｌは短くなる。接続部３４０の寸法を小さくし、プリント配線板３１０とＭＭＩＣチップ３２０との接続距離Ｌを短くすることで、信号伝送損失の低減が図られ得る。
高周波の波長による影響が無視できるようになる接続距離Ｌは、一般的には波長の１／２０〜１／１０程度と言われている。例えば、７７ＧＨｚのミリ波では、自由空間での波長が４ｍｍ程度であり、その１／２０〜１／１０の長さは０．２ｍｍ〜０．４ｍｍとなる。これはフリップチップ接続で実現可能な接続高（接続距離Ｌ）であるが、この長さが示すのは、波長による影響が現れるか現れないかの境界の寸法であるため、高性能な電子装置３００ｂの実現には、より低い接続高が要求される。一方、より高い３００ＧＨｚのテラヘルツ波になると、自由空間での波長は更に短くなって１ｍｍ程度となり、この１／２０〜１／１０の長さとなると、０．０５ｍｍ〜０．１ｍｍとなる。接続距離Ｌがこの程度の寸法となると、微細な接続部３４０のフリップチップ接続が要求される。
接続部３４０の微細化は、接続前にＭＭＩＣチップ３２０側若しくはプリント配線板３１０側又は両者への微細端子の配置、接続時又は接続後の不良を抑えた接続等のために、実装コストの増大を招く恐れがある。更に、接続部３４０の微細化は、接続部の強度の低下を引き起こす可能性があるため、アンダーフィル材のような部材による補強も行われ得る。しかし、高周波では、そのような部材による補強が、寄生容量の増大、それによるＭＭＩＣチップ３２０の周波数特性のシフトや利得の低下等、信号伝送特性に影響を与える恐れがある。
ミリ波を超えるような高周波になると、接続部３４０によるフリップチップ接続でも、良好な信号伝送が難しくなる場合ある。
以上のような点に鑑み、ここでは以下に実施の形態として示すような構成を採用し、電子部品間の接続部の微細化を抑えて低損失な信号伝送を行うことのできる接続構造を有する電子装置、そのような電子装置を備える電子機器を実現する。
まず、第１の実施の形態について説明する。
ここでは上記同様、プリント配線板とＭＭＩＣチップとを有する電子装置を例にする。
図３〜図５は第１の実施の形態に係る電子装置の一例を示す図である。図３は第１の実施の形態に係る電子装置の一例の要部斜視模式図である。図４（Ａ）は図３の面Ｓ１に沿った断面模式図、図４（Ｂ）は図３の面Ｓ２に沿った断面模式図である。図５（Ａ）は図３の面Ｓ３に沿った断面をＭＭＩＣチップ側に見た時の平面模式図、図５（Ｂ）は図３の面Ｓ３に沿った断面をプリント配線板側に見た時の平面模式図である。
図３に示すように、電子装置１は、プリント配線板１０とＭＭＩＣチップ２０とを含む。
プリント配線板１０は、図３に示すように、信号線１１、誘電体層１２及び導体層１３を含む。図３、図４（Ａ）及び図４（Ｂ）に示すように、誘電体層１２の一方の面に、導体層１３が設けられ、誘電体層１２の他方の面に、導体層１３に対向して信号線１１が設けられる。誘電体層１２には、各種絶縁材料を用いることができ、例えば、エポキシやポリイミド等の有機系絶縁材料、酸化シリコンや窒化シリコン等の無機系絶縁材料を用いることができる。導体層１３及び信号線１１には、各種導体材料を用いることができ、例えば、銅（Ｃｕ）を用いることができる。導体層１３は、電子装置１の動作時に接地電位となる導体層（接地導体面）である。信号線１１は、後述するＭＭＩＣチップ２０の信号線２１との間で信号の伝送が行われる信号線である。プリント配線板１０の信号の伝送線路は、例えば５０Ωの特性インピーダンスを持つように設計されるマイクロストリップ線路である。
プリント配線板１０は更に、図３及び図４（Ａ）に示すように、例えば信号線１１と同層に、導体層１４を含む。導体層１４は、図４（Ｂ）に示すように、ビア等の導体部１５を介して導体層１３と電気的に接続される。導体層１４及び導体部１５には、各種導体材料を用いることができ、例えば、銅を用いることができる。導体層１３と電気的に接続される導体層１４及び導体部１５は、電子装置１の動作時に接地電位となる（接地導体）。図５（Ｂ）には、図３の面Ｓ３に沿った断面をプリント配線板１０側に見た時の平面を模式的に示している。導体層１４は、信号線１１と非接触で配置されたループ状のパターン形状を有する。
プリント配線板１０は、図３〜図５に示す上記のような構造を、少なくともＭＭＩＣチップ２０と接続される面側の表層部に含む。
プリント配線板１０上に実装されるＭＭＩＣチップ２０は、図３に示すように、信号線２１、誘電体層２２及び導体層２３を含む。図３、図４（Ａ）及び図４（Ｂ）に示すように、誘電体層２２の一方の面に、導体層２３が設けられ、誘電体層２２の他方の面に、導体層２３に対向して信号線２１が設けられる。誘電体層２２には、各種絶縁材料を用いることができ、例えば、エポキシやポリイミド等の有機系絶縁材料、酸化シリコンや窒化シリコン等の無機系絶縁材料を用いることができる。導体層２３及び信号線２１には、各種導体材料を用いることができ、例えば、銅を用いることができる。導体層２３は、電子装置１の動作時に接地電位となる導体層（接地導体面）である。信号線２１は、前述したプリント配線板１０の信号線１１との間で信号伝送が行われる信号線である。ＭＭＩＣチップ２０の信号の伝送線路は、例えば５０Ωの特性インピーダンスを持つように設計されるマイクロストリップ線路である。
ＭＭＩＣチップ２０は更に、図３及び図４（Ａ）に示すように、例えば信号線２１と同層に、導体層２４を含む。導体層２４は、図３及び図４（Ｂ）に示すように、ビア等の導体部２５を介して導体層２３と電気的に接続される。導体層２４及び導体部２５には、各種導体材料を用いることができ、例えば、銅を用いることができる。導体層２３と電気的に接続される導体層２４及び導体部２５は、電子装置１の動作時に接地電位となる（接地導体）。図５（Ａ）には、図３の面Ｓ３に沿った断面をＭＭＩＣチップ２０側に見た時の平面を模式的に示している。導体層２４は、プリント配線板１０に設けられた導体層１４と対応する位置に、信号線２１と非接触で配置されたループ状のパターン形状を有する。
ＭＭＩＣチップ２０は、上記のような信号線２１、誘電体層２２、導体層２３、導体層２４及び導体部２５を含む構造を、プリント配線板１０と接続される面側の表層部、例えば本体部２０ａ上に設けられる配線層又はその一部に含む。尚、本体部２０ａは、トランジスタ等の各種回路素子が形成される部位である。
プリント配線板１０の導体層１４と、ＭＭＩＣチップ２０の導体層２４とは、図３等に示すように、複数の接続部３０を介して接続される。接続部３０群には、各種導体材料を用いることができ、例えば、半田材料を用いることができる。電子装置１において、プリント配線板１０とＭＭＩＣチップ２０とは、それらの接地導体間が接続部３０群によって電気的に接続されると共に、接続部３０群によって機械的に接続される。電子装置１において、プリント配線板１０の信号線１１と、ＭＭＩＣチップ２０の信号線２１とは、物理的には直接接続されない。
図６は第１の実施の形態に係る電子装置の説明図である。図６（Ａ）は第１の実施の形態に係る電子装置の一例の要部断面模式図、図６（Ｂ）は第１の実施の形態に係る電子装置の一例の要部平面模式図である。
電子装置１（図３〜図５）では、図６（Ａ）及び図６（Ｂ）に示すように、プリント配線板１０の導体層１３（接地導体面）と、ＭＭＩＣチップ２０の導体層２３（接地導体面）と、これらを電気的に接続する接続部３０群によって、導波管４０が形成される。尚、プリント配線板１０の導体層１３は、導体部１５を介して導体層１４と電気的に接続され、ＭＭＩＣチップ２０の導体層２３は、導体部２５を介して導体層２４と電気的に接続され、導体層１４と導体層２４とが、接続部３０群によって接続される（図３及び図４（Ｂ））。また、便宜上、図６（Ｂ）では、プリント配線板１０の導体層１４とＭＭＩＣチップの導体層２４との寸法を僅かに異ならせているが、それらの寸法は同じにすることができる。
断面視及び平面視で離間して位置するプリント配線板１０の信号線１１とＭＭＩＣチップ２０の信号線２１との間の信号伝送は、導波管４０（矩形導波管）を通じて行われる。導波管４０は、接続部３０群を側壁（接地導体壁）とする、所謂ポスト壁導波路として機能する。
プリント配線板１０の信号線１１と導波管４０との間の信号変換（モード変換）は、変換部５０によって行われる。例示の変換部５０には、プリント配線板１０の接地導体である導体層１３（及び導体層１４、導体部１５）と、ＭＭＩＣチップ２０の接地導体である導体層２３（及び導体層２４、導体部２５）と、これらを電気的に接続する接続部３０群が含まれる。変換部５０により、信号線１１から又は信号線１１に伝送される信号のモード変換が行われる。電子装置１では、マイクロストリップ線路の信号線１１と、矩形導波管との変換構造が用いられ、モード変換が実現されている。
ＭＭＩＣチップ２０の信号線２１と導波管４０との間の信号変換（モード変換）は、変換部６０によって行われる。例示の変換部６０には、ＭＭＩＣチップ２０の接地導体である導体層２３（及び導体層２４、導体部２５）と、プリント配線板１０の接地導体である導体層１３（及び導体層１４、導体部１５）と、これらを電気的に接続する接続部３０群が含まれる。変換部６０により、信号線２１に又は信号線２１から伝送される信号のモード変換が行われる。電子装置１では、マイクロストリップ線路の信号線２１と、矩形導波管との変換構造が用いられ、モード変換が実現されている。
例えば、プリント配線板１０の信号線１１からＭＭＩＣチップ２０の信号線２１への信号伝送は、次のようにして行われる。まず、プリント配線板１０の信号線１１を伝送される信号のモード（例えば準ＴＥＭモード）が、変換部５０によって導波管４０のモード（例えばＴＥ10モード）に変換される。モードが変換された信号は、導波管４０を伝送される。導波管４０を伝送され、変換部６０へと伝送された信号は、変換部５０と同様に、変換部６０によってモードが変換され（例えば準ＴＥＭモード）、ＭＭＩＣチップ２０の信号線２１に伝送される。
ＭＭＩＣチップ２０の信号線２１からプリント配線板１０の信号線１１への信号伝送も同様であり、信号線２１を伝送される信号は、変換部６０でモードが変換され、導波管４０を伝送され、変換部５０でモードが変換されて、信号線１１に伝送される。
電子装置１では、プリント配線板１０の接地導体群（導体層１３，１４及び導体部１５）と、ＭＭＩＣチップ２０の接地導体群（導体層２３，２４及び導体部２５）と、それらを電気的に接続する接続部３０群を含む導波管４０を通じて信号伝送が行われる。導波管４０は、その側壁が、プリント配線板１０とＭＭＩＣチップ２０とを電気的及び機械的に接続する接続部３０群で形成される。この接続部３０群のように、不連続な構造であっても、導波管４０の側壁として扱うことができる。
電子装置１では、プリント配線板１０の信号線１１と、ＭＭＩＣチップ２０の信号線２１との間の信号伝送を、モード変換を利用し、導波管４０を通じて行うため、信号線１１と信号線２１との間の物理的な直接接続は不要になる。
プリント配線板１０とＭＭＩＣチップ２０とを電気的及び機械的に接続する接続部３０群の寸法は、信号線１１と信号線２１との間の信号伝送が行われる導波管４０の寸法に基づいて設定することができる。導波管４０の寸法の設計は、通常の矩形導波管に近似したものとすることができ、幅に関しては波長の半分程度、高さに関しては波長の１／４程度とすることができる。即ち、接続部３０群の高さを、伝送信号の波長の１／４程度とすることができる。
電子装置１によれば、プリント配線板１０とＭＭＩＣチップ２０とを、互いの信号線１１と信号線２１とをバンプ等で直接接続する場合に比べて、より大きな接続部３０群で接続しても、信号伝送を行うことができる。
尚、上記電子装置１では、プリント配線板１０にループ状の導体層１４を設け、ＭＭＩＣチップ２０にループ状の導体層２４を設けるようにしたが、導体層１４及び導体層２４は、必ずしもこのような連続した導体パターンであることを要しない。
図７は第１の実施の形態に係る電子装置の変形例を示す図である。図７（Ａ）は接続部群に沿った断面をＭＭＩＣチップ側に見た時の平面模式図、図７（Ｂ）は接続部群に沿った断面をプリント配線板側に見た時の平面模式図である。
プリント配線板１０は、例えば図７（Ｂ）に示すように、接続部３０群が配置される部位にそれぞれ設けられた導体層１４ａ群を有してもよい。導体層１４ａ群は、プリント配線板１０に設けられる接地導体又は接地導体群に電気的に接続される。例えば、導体層１４ａ群は、導体層１３に電気的に接続される。
ＭＭＩＣチップ２０も同様に、例えば図７（Ａ）に示すように、接続部３０群が配置される部位にそれぞれ設けられた導体層２４ａ群を有してもよい。導体層２４ａ群は、ＭＭＩＣチップ２０に設けられる接地導体又は接地導体群に電気的に接続される。例えば、導体層２４ａ群は、導体層２３に電気的に接続される。
このように、接続部３０群が接続される導体パターンが、不連続な導体層１４ａ群及び導体層２４ａ群であっても、それらが接地電位とされるものであれば、プリント配線板１０及びＭＭＩＣチップ２０に採用することができる。このような導体層１４ａ群及び導体層２４ａ群を用いても、上記図６等で述べたのと同様に、信号線１１と信号線２１との間の信号伝送を行う導波管４０、信号線１１及び信号線２１と導波管４０との間の変換部５０及び変換部６０が実現される。
また、上記電子装置１において、プリント配線板１０の導体層１４（又は上記図７（Ｂ）の導体層１４ａ。以下同様）及び信号線１１は、導体層１４の接続部３０群との接続箇所を除き、保護膜で被覆されてもよい。同様に、ＭＭＩＣチップ２０の導体層２４（又は上記図７（Ａ）の導体層２４ａ。以下同様）及び信号線２１は、導体層２４の接続部３０群との接続箇所を除き、保護膜で被覆されてもよい。保護膜としては、例えば、エポキシやポリイミド等の有機系絶縁材料、酸化シリコンや窒化シリコン等の無機系絶縁材料を用いることができる。
また、上記電子装置１において、導波管４０の側壁の接続部３０は、各種構成を採り得る。
図８は第１の実施の形態に係る電子装置の接続部の構成例を示す図である。図８（Ａ）〜図８（Ｃ）はそれぞれ、電子装置の一例の要部断面模式図である。
電子装置１におけるプリント配線板１０とＭＭＩＣチップ２０との接続部３０には、図８（Ａ）に示すような半田バンプ３１群を用いることができる。プリント配線板１０とＭＭＩＣチップ２０との接続部３０に、このような半田バンプ３１を用いる電子装置１は、例えば、次のようにして形成される。まず、プリント配線板１０の導体層１４上、若しくはＭＭＩＣチップ２０の導体層２４上、又は導体層１４上及び導体層２４上の両方に、予め半田バンプを形成する。そして、プリント配線板１０上へのＭＭＩＣチップ２０の実装時に、リフローにより、一方又は双方に形成した半田バンプを接続相手（導体層２４若しくは導体層１４又は相手側半田バンプ）と接続する。このようにして、プリント配線板１０とＭＭＩＣチップ２０とを、接続部３０として半田バンプ３１を用いて電気的及び機械的に接続する。
プリント配線板１０とＭＭＩＣチップ２０との接続部３０には、このほか、図８（Ｂ）及び図８（Ｃ）に示すようなポストを用いることもできる。ポストには、各種導体材料、例えば銅を用いることができる。
図８（Ｂ）の例では、ＭＭＩＣチップ２０の導体層２４に設けられたポスト３２が、プリント配線板１０の導体層１４に、半田３３を介して接続される。このようなポスト３２及び半田３３を接続部３０に用いる電子装置１は、例えば、次のようにして形成される。まず、ＭＭＩＣチップ２０の導体層２４上にポスト３２を設け、そのポスト３２上、又はプリント配線板１０の導体層１４上に、半田３３を設ける。そして、プリント配線板１０上へのＭＭＩＣチップ２０の実装時に、リフローにより、ポスト３２と導体層１４とを、半田３３で接続する。このようにして、プリント配線板１０とＭＭＩＣチップ２０とを、接続部３０としてポスト３２及び半田３３を用いて電気的及び機械的に接続する。
図８（Ｃ）の例では、ＭＭＩＣチップ２０の導体層２４に設けられたポスト３４が、プリント配線板１０の導体層１４に設けられたポスト３５に、半田３６を介して接続される。このようなポスト３４、半田３６及びポスト３５を接続部３０に用いる電子装置１は、例えば、次のようにして形成される。まず、ＭＭＩＣチップ２０の導体層２４上、及びプリント配線板１０の導体層１４上に、それぞれポスト３４及びポスト３５を設け、いずれか一方又は双方の上に、半田３６を設ける。そして、プリント配線板１０上へのＭＭＩＣチップ２０の実装時に、リフローにより、ポスト３４とポスト３５とを半田３６で接続する。このようにして、プリント配線板１０とＭＭＩＣチップ２０とを、接続部３０としてポスト３４、半田３６及びポスト３５を用いて電気的及び機械的に接続する。
プリント配線板１０とＭＭＩＣチップ２０とを、図８（Ａ）〜図８（Ｃ）に示すような接続部３０群でそれぞれ接続することで、それらを側壁とする導波管４０ａ、導波管４０ｂ及び導波管４０ｃが実現される。上記導波管４０等と同様に、これらの導波管４０ａ、導波管４０ｂ及び導波管４０ｃを通じて、上記図６等に示すような離間した信号線１１と信号線２１との間で信号伝送が行われる。
続いて、上記電子装置１の導波管４０について行った電磁界解析に関し、図９及び図１０を参照して説明する。
図９は第１の実施の形態に係る導波管の電磁界解析モデルの一例を示す図、図１０は第１の実施の形態に係る導波管の電磁界解析結果の一例を示す図である。
電磁界解析には、図９に示すようなモデル７０が用いられる。モデル７０は、対向する接地導体面７１及び接地導体面７２を半田の接続部７３群で接続した構造とし、７７ＧＨｚのミリ波の信号が伝送される設計とする。各接続部７３の直径ｄ１は０．３ｍｍ、高さｔ１は０．３ｍｍとする。対向する接地導体面７１及び接地導体面７２と、半田の接続部７３群とにより、幅Ｗ１が２．２ｍｍ、長さＬ１が２ｍｍ、遮断周波数が７０ＧＨｚの導波管が形成される。
このようなモデル７０の、接続部７３群の導波管長さ方向の間隔Ｇ１をパラメータとし、入出力ポート（Port 1, 2）について電磁界解析を行い、間隔Ｇ１とＳパラメータとの関係を得ている。電磁界解析結果を図１０に例示する。図１０には、波長換算の間隔（G1 ［/wavelength］）と、伝送信号の通過特性（｜S21｜ ［dB/mm］）との関係を例示している。ここでは、Ｓパラメータの１つである｜Ｓ２１｜を挿入損失の評価に用いている。図１０に示すように、モデル７０では、大体間隔Ｇ１が０．１波長以下の場合、１ｍｍあたりの挿入損失が０．２５ｄＢ以下となる。間隔Ｇ１が０．１波長を超えると、挿入損失が増大する。
図１０の結果から、電子装置１の導波管４０においては、接続部３０群の間隔を０．１波長以下とすることが望ましい。但し、ここで述べている波長とは、導波管４０の管内波長のことであるため、自由空間中の波長としては更に長くなる。
以上説明したように、第１の実施の形態に係る電子装置１では、プリント配線板１０とＭＭＩＣチップ２０とを電気的及び機械的に接続する接続部３０群を用いて導波管４０等を形成し、これを用いて、離間した信号線１１と信号線２１との間の信号伝送を行う。電子装置１によれば、プリント配線板１０とＭＭＩＣチップ２０との接続部３０群の微細化を抑えて、物理的に直接接続されない信号線１１と信号線２１との間の低損失な信号伝送を実現することができる。それにより、信号線１１と信号線２１とをバンプで直接接続する場合に生じ得る実装コストの増大や、接続補強部材による信号伝送特性の変動を回避することができる。
次に、第２の実施の形態について説明する。
上記第１の実施の形態では、プリント配線板１０の接地導体群（導体層１３，１４及び導体部１５）と、ＭＭＩＣチップ２０の接地導体群（導体層２３，２４及び導体部２５）とを、不連続に配置される接続部３０群によって、電気的及び機械的に接続した。このほか、プリント配線板１０及びＭＭＩＣチップ２０の接地導体群は、一対の連続した導体壁によって、電気的及び機械的に接続されてもよい。
図１１は第２の実施の形態に係る電子装置の一例を示す図である。図１１は第２の実施の形態に係る電子装置の一例の要部斜視模式図である。
図１１に示す電子装置１Ａは、プリント配線板１０の導体層１４と、ＭＭＩＣチップ２０の導体層２４とが、一対の連続した導体壁３０Ａで電気的及び機械的に接続された構成を有する。このように電子装置１Ａでは、プリント配線板１０とＭＭＩＣチップ２０とが、導体壁３０Ａ群を接続部として、電気的及び機械的に接続される。電子装置１Ａは、このような点で、上記第１の実施の形態で述べた電子装置１と相違する。
尚、プリント配線板１０の導体層１４は、導体部１５を介して導体層１３に電気的に接続され、これらはいずれも電子装置１Ａの動作時に接地電位となる接地導体である。ＭＭＩＣチップ２０の導体層２４は、導体部２５を介して導体層２３に電気的に接続され、これらはいずれも電子装置１Ａの動作時に接地電位となる接地導体である。プリント配線板１０の導体層１４とＭＭＩＣチップ２０の導体層２４とに電気的に接続される導体壁３０Ａ群もまた、電子装置１Ａの動作時には接地電位となる（接地導体壁）。
電子装置１Ａの各導体壁３０Ａには、半田、銅等の各種導体材料を用いることができる。
例えば、半田を用いた導体壁３０Ａは、プリント配線板１０上へのＭＭＩＣチップ２０の実装時に、互いの導体層１４と導体層２４との間に、予め壁状に形成した半田を介在させ、その半田をリフローすることで、得られる。
また、銅を用いた導体壁３０Ａは、例えば、プリント配線板１０上へのＭＭＩＣチップ２０の実装時に、互いの導体層１４と導体層２４との間に、予め壁状に形成し且つその上下面に半田を設けた銅を介在させ、その半田をリフローすることで、得られる。
或いは、銅を用いた導体壁３０Ａは、上記図８（Ｂ）又は図８（Ｃ）の例に従って得ることもできる。即ち、プリント配線板１０の導体層１４上、若しくはＭＭＩＣチップ２０の導体層２４上、又は導体層１４上及び導体層２４上の両方に、予め壁状のポストを形成する。そして、プリント配線板１０上へのＭＭＩＣチップ２０の実装時のリフローにより、一方又は双方に形成したポストを接続相手（導体層２４若しくは導体層１４又は相手側ポスト）と半田で接続する。このようにして導体壁３０Ａを得てもよい。
電子装置１Ａでは、プリント配線板１０側の導体層１３等の接地導体と、ＭＭＩＣチップ２０側の導体層２３等の接地導体と、これらを電気的に接続する一対の導体壁３０Ａ群によって、導波管４０Ａ、変換部５０Ａ及び変換部６０Ａが形成される。プリント配線板１０の信号線１１とＭＭＩＣチップ２０の信号線２１と間の信号伝送は、導波管４０Ａを通じて行われる。例えば、プリント配線板１０の信号線１１を伝送される信号が、変換部５０Ａでモード変換され、導波管４０Ａを伝送され、変換部６０Ａでモード変換されて、ＭＭＩＣチップ２０の信号線２１に伝送される。或いは、ＭＭＩＣチップ２０の信号線２１を伝送される信号が、変換部６０Ａでモード変換され、導波管４０Ａを伝送され、変換部５０Ａでモード変換されて、プリント配線板１０の信号線１１に伝送される。
このような導体壁３０Ａを用いた電子装置１Ａによっても、プリント配線板１０とＭＭＩＣチップ２０との接続部となる導体壁３０Ａ群の微細化を抑えて、物理的に直接接続されない信号線１１と信号線２１との間の低損失な信号伝送を実現することができる。
尚、電子装置１Ａにおいて、プリント配線板１０の導体層１４及び信号線１１、並びにＭＭＩＣチップ２０の導体層２４及び信号線２１は、導体層１４，２４の導体壁３０Ａ群との接続箇所を除き、保護膜で被覆されてもよい。
次に、第３の実施の形態について説明する。
ここでも上記第１に実施の形態と同様に、プリント配線板とＭＭＩＣチップとを有する電子装置を例にする。
図１２〜図１４は第３の実施の形態に係る電子装置の一例を示す図である。図１２は第３の実施の形態に係る電子装置の一例の要部斜視模式図である。図１３は図１２の面Ｓ４に沿った断面模式図である。図１４（Ａ）は図１２の面Ｓ５に沿った断面をＭＭＩＣチップ側に見た時の平面模式図、図１４（Ｂ）は図１２の面Ｓ４に沿った断面をプリント配線板側に見た時の平面模式図である。
図１２に示すように、電子装置１Ｂは、プリント配線板８０とＭＭＩＣチップ９０とを含む。
プリント配線板８０は、図１２〜図１４に示すように、信号線８１、誘電体層８２及び導体層８３を含む。誘電体層８２の一部を介して、ＭＭＩＣチップ９０と接続される面側の表層に導体層８３が設けられ、プリント配線板８０の内層に、導体層８３に対向して信号線８１が設けられる。導体層８３は、開口部８４（スリット）を有する。信号線８１は、平面視又は断面視で開口部８４を横断するように配置され、先端部がビア等の導体部８５で導体層８３に接続されて短絡される。導体層８３は、電子装置１Ｂの動作時に接地電位となる導体層（接地導体面）である。信号線８１は、後述するＭＭＩＣチップ９０の信号線９１との間で信号伝送が行われる信号線である。プリント配線板８０の信号の伝送線路は、マイクロストリップ線路である。誘電体層８２には、各種絶縁材料を用いることができる。導体層８３、信号線８１及び導体部８５には、銅等の各種導体材料を用いることができる。
プリント配線板８０は、図１２〜図１４に示す上記のような構造を、少なくともＭＭＩＣチップ９０と接続される面側の表層部に含む。
プリント配線板８０上に実装されるＭＭＩＣチップ９０は、図１２〜図１４に示すように、信号線９１、誘電体層９２及び導体層９３を含む。誘電体層９２の一部を介して、プリント配線板８０と接続される面側の表層に導体層９３が設けられ、ＭＭＩＣチップ９０の内層に、導体層９３に対向して信号線９１が設けられる。導体層９３は、開口部９４（スリット）を有する。信号線９１は、平面視又は断面視で開口部９４を横断するように配置され、先端部がビア等の導体部９５で導体層９３に接続されて短絡される。導体層９３は、電子装置１Ｂの動作時に接地電位となる導体層（接地導体面）である。信号線９１は、前述したプリント配線板８０の信号線８１との間で信号伝送が行われる信号線である。ＭＭＩＣチップ９０の信号の伝送線路は、マイクロストリップ線路である。誘電体層９２には、各種絶縁材料を用いることができる。導体層９３、信号線９１及び導体部９５には、銅等の各種導体材料を用いることができる。
ＭＭＩＣチップ９０は、上記のような信号線９１、誘電体層９２、導体層９３及び導体部９５を含む構造を、プリント配線板８０と接続される面側の表層部、例えばトランジスタ等の各種回路素子が形成される本体部９０ａ上の配線層又はその一部に含む。
プリント配線板８０の導体層８３と、ＭＭＩＣチップ９０の導体層９３とは、複数の接続部１００を介して接続される。接続部１００群には、例えば、上記第１の実施の形態で述べた接続部３０（図８）と同様に、半田バンプやポストを用いることができる。電子装置１Ｂにおいて、プリント配線板８０とＭＭＩＣチップ９０とは、それらの接地導体間が接続部１００群によって電気的に接続されると共に、接続部１００群によって機械的に接続される。電子装置１Ｂにおいても、プリント配線板８０の信号線８１と、ＭＭＩＣチップ９０の信号線９１とは、物理的には直接接続されない。
電子装置１Ｂでは、プリント配線板８０の導体層８３と、ＭＭＩＣチップ９０の導体層９３と、これらを接続する接続部１００群とによって、導波管１１０が形成される。物理的には直接接続されないプリント配線板８０の信号線８１とＭＭＩＣチップ９０の信号線９１との間の信号伝送は、導波管１１０を通じて行われる。
プリント配線板８０の信号線８１と導波管１１０との間のモード変換は、変換部１２０によって行われる。変換部１２０には、プリント配線板８０の導体層８３（開口部８４が包含される部位）と、ＭＭＩＣチップ９０の導体層９３（開口部９４が包含されない部位）とが含まれる。変換部１２０では、導体層８３の開口部８４を介して信号線８１から又は信号線８１に伝送される信号の、モード変換が行われる。
ＭＭＩＣチップ９０の信号線９１と導波管１１０との間のモード変換は、変換部１３０によって行われる。変換部１３０には、ＭＭＩＣチップ９０の導体層９３（開口部９４が包含される部位）と、プリント配線板８０の導体層８３（開口部８４が包含されない部位）とが含まれる。変換部１３０では、導体層９３の開口部９４を介して信号線９１に又は信号線９１から伝送される信号の、モード変換が行われる。
例えば、プリント配線板８０の信号線８１を伝送される信号が、変換部１２０でモード変換され、導波管１１０を伝送され、変換部１３０でモード変換されて、ＭＭＩＣチップ９０の信号線９１に伝送される。或いは、ＭＭＩＣチップ９０の信号線９１を伝送される信号が、変換部１３０でモード変換され、導波管１１０を伝送され、変換部１２０でモード変換されて、プリント配線板８０の信号線８１に伝送される。
上記のような電子装置１Ｂの一例として、７７ＧＨｚを中心としたミリ波帯で使用されるものについて説明する。ここでは簡単化のため、プリント配線板８０側とＭＭＩＣチップ９０側とに、同じ寸法及び材料のマイクロストリップ線路を設ける例を示す。マイクロストリップ線路は、５０Ωの特性インピーダンスを持つように設計される。
プリント配線板８０の接地導体の導体層８３は、ＭＭＩＣチップ９０の接地導体の導体層９３と、幅Ｗ２が２．２ｍｍ、長さＬ２が２．９ｍｍの領域を囲むように配置された２２個の接続部１００群によって、電気的及び機械的に接続される。各接続部１００の直径ｄ２は０．３ｍｍ、高さｔ２は０．３ｍｍとされ、幅方向に隣接する接続部１００間の間隔Ｇ２は０．２ｍｍ、長さ方向に隣接する接続部１００間の間隔Ｇ３は０．２３ｍｍとされる。導体層８３及び導体層９３並びに接続部１００群により、幅Ｗ２が２．２ｍｍで遮断周波数が７０ＧＨｚの導波管１１０が形成される。プリント配線板８０の導体層８３には、信号線８１と導波管１１０とを接続するため、幅方向に並設される接続部１００群からの距離Ｄ１が０．２５ｍｍの位置に、幅Ｗ３が０．７ｍｍ、長さＬ３が２．２ｍｍの開口部８４が設けられる。信号線８１は、幅Ｗ４が０．３２５ｍｍとされ、開口部８４からの距離Ｄ２が０．７２５ｍｍの位置で、導体部８５で導体層８３と短絡される。信号線８１と導体層８３とは、厚さＴ１が０．１ｍｍの誘電体層（誘電体層８２の一部）を介して設けられる。
ＭＭＩＣチップ９０は、プリント配線板８０と接続される面側の表層部に、プリント配線板８０と同様の構造を有する。即ち、ＭＭＩＣチップ９０の導体層９３は、プリント配線板８０の導体層８３と、幅Ｗ２、長さＬ２の領域を囲むように間隔Ｇ２，Ｇ３で配置された直径ｄ２、高さｔ２の接続部１００群によって、電気的及び機械的に接続される。ＭＭＩＣチップ９０の導体層９３には、信号線９１と導波管１１０とを接続するため、幅方向に並設される接続部１００群から距離Ｄ１の位置に、幅Ｗ３、長さＬ３の開口部９４が設けられる。開口部９４から距離Ｄ２の位置で、幅Ｗ４の信号線９１が導体部９５で導体層９３と短絡される。信号線９１と導体層９３とは、厚さＴ１の誘電体層（誘電体層９２の一部）を介して設けられる。
接続部１００群には、半田バンプが用いられる。信号線８１，９１、導体層８３，９３及び導体部８５，９５には、銅が用いられる。誘電体層８２，９２には、比誘電率４．４のエポキシ系材料が用いられる。
このような構成を有する電子装置１Ｂについて行った電磁界解析に関し、図１５を参照して説明する。
図１５は第３の実施の形態に係る電子装置の電磁界解析結果の一例を示す図である。
図１５には、信号線８１（Port 1；図１３）から信号線９１（Port 2；図１３）への信号伝送の電磁界解析で得られる周波数（Frequency ［GHz］）とＳパラメータ（S parameter ［dB］）との関係の一例を示している。ここでは、｜Ｓ１１｜を反射特性の評価に用い、｜Ｓ２１｜を通過特性の評価に用いる。
上記構成を有する電子装置１Ｂによれば、７７ＧＨｚで−１ｄＢの挿入損失が実現される。上記構成を有する電子装置１Ｂによると、使用可能な帯域は変換部１２０及び変換部１３０の帯域に依存し、共振を利用する変換構造であれば帯域が狭くなる。上記構成を有する電子装置１Ｂの例によれば、３ｄＢ通過帯域は約１０ＧＨｚ程度となる。
以上説明したように、第３の実施の形態に係る電子装置１Ｂでは、プリント配線板８０とＭＭＩＣチップ９０とを電気的及び機械的に接続する接続部１００群を用いて導波管１１０を形成し、これを用いて、離間した信号線８１と信号線９１との間の信号伝送を行う。電子装置１Ｂによれば、プリント配線板８０とＭＭＩＣチップ９０との接続部１００群の微細化を抑えて、物理的に直接接続されない信号線８１と信号線９１との間の低損失な信号伝送を実現することができる。
尚、電子装置１Ｂにおいて、プリント配線板８０の導体層８３、及びＭＭＩＣチップ９０の導体層９３は、接続部１００群との接続箇所を除き、保護膜で被覆されてもよい。
また、電子装置１Ｂにおいて、上記第２の実施の形態で述べた導体壁３０Ａの例に従い、接続部１００群に替えて、導体層８３と導体層９３とを電気的及び機械的に接続し所定の領域を囲む導体壁を設けてもよい。
以上、第１〜第３の実施の形態について説明した。以上の説明では、信号の伝送線路の構成をマイクロストリップ線路としたが、伝送線路の構成は、この例に限定されるものではない。
図１６は信号の伝送線路の構成例を示す図である。
図１６（Ａ）には、誘電体層１４２の一方の面に接地導体の導体層１４３が設けられ、他方の面に信号線１４１が設けられた、マイクロストリップ線路１４０の要部断面を模式的に図示している。上記のように、プリント配線板１０の信号線１１やプリント配線板８０の信号線８１、ＭＭＩＣチップ２０の信号線２１やＭＭＩＣチップ９０の信号線９１には、図１６（Ａ）のようなマイクロストリップ線路１４０を採用することができる。
図１６（Ｂ）には、誘電体層１５２の両面に接地導体の導体層１５３が設けられ、誘電体層１５２内に信号線１５１が設けられた、ストリップ線路１５０の要部断面を模式的に図示している。また、図１６（Ｃ）には、誘電体層１６２の一方の面に、接地導体の導体層１６３と、信号線１６１とが設けられた、コプレーナ線路１６０の要部断面を模式的に図示している。プリント配線板１０の信号線１１やプリント配線板８０の信号線８１、ＭＭＩＣチップ２０の信号線２１やＭＭＩＣチップ９０の信号線９１には、図１６（Ｂ）のようなストリップ線路１５０、又は図１６（Ｃ）のようなコプレーナ線路１６０を採用してもよい。
プリント配線板１０とＭＭＩＣチップ２０、又はプリント配線板８０とＭＭＩＣチップ９０には、同種の伝送線路のほか、異種の伝送線路が設けられてもよい。
また、以上の説明では、プリント配線板１０とＭＭＩＣチップ２０との接続、及びプリント配線板８０とＭＭＩＣチップ９０との接続を例にしたが、上記手法は、各種電子部品群の接続に同様に採用することができる。
図１７は電子装置の構成例を示す図である。
図１７には、接続部１７０群によって接続された電子部品１８０と電子部品１９０とを含む電子装置２００の要部断面を模式的に図示している。接続部１７０群は、電子部品１８０に設けられる接地導体１８３（ＧＮＤ）、及び電子部品１９０に設けられる接地導体１９３（ＧＮＤ）と電気的に接続される。電子部品１８０の接地導体１８３、及び電子部品の接地導体１９３にはそれぞれ、対応する位置に設けられた接地導体面が含まれている。電子部品１８０の接地導体１８３、電子部品１９０の接地導体１９３、及びそれらを接続する接続部１７０群によって、導波管２１０、変換部２２０及び変換部２３０が形成される。
尚、ここでは詳細な図示を省略するが、導波管２１０、変換部２２０及び変換部２３０には、例えば、上記第１の実施の形態で述べた導波管４０、変換部５０及び変換部６０のような構造を採用することが可能である。このほか、接続部１７０群に替えて、上記第２の実施の形態で述べたような導体壁３０Ａを採用し、導波管４０Ａ、変換部５０Ａ及び変換部６０Ａのような構造を採用してもよい。或いは、上記第３の実施の形態で述べた導波管１１０、変換部１２０及び変換部１３０のような構造を採用することもできる。
電子部品１８０の信号線１８１（ＳＩＧ）と、電子部品１９０の信号線１９１（ＳＩＧ）とは、物理的には直接接続されない。信号線１８１と信号線１９１との間の信号伝送は、導波管２１０を通じて行われる。
例えば、電子部品１８０の信号線１８１を伝送される信号が、変換部２２０でモード変換され、導波管２１０を伝送され、変換部２３０でモード変換されて、電子部品１９０の信号線１９１に伝送される。或いは、電子部品１９０の信号線１９１を伝送される信号が、変換部２３０でモード変換され、導波管２１０を伝送され、変換部２２０でモード変換されて、電子部品１８０の信号線１８１に伝送される。
電子装置２００の電子部品１８０には、半導体チップや半導体パッケージ等の半導体装置又はそのような半導体装置群を含むもの、或いは、プリント配線板やインターポーザ等の回路基板又はそのような回路基板群を含むもの等、各種電子部品が用いられる。電子装置２００の電子部品１９０にも同様に、半導体チップや半導体パッケージ等の半導体装置又はそのような半導体装置群を含むもの、或いは、プリント配線板やインターポーザ等の回路基板又はそのような回路基板群を含むもの等、各種電子部品が用いられる。尚、電子部品１８０、電子部品１９０には、一基板に含まれる半導体装置群を個片化したものや個片化する前の当該基板、一基板に含まれる回路基板群を個片化したものや個片化する前の当該基板が含まれる。
接続する電子部品１８０と電子部品１９０の組合せとしては、例えば、半導体チップと回路基板、半導体パッケージと回路基板、半導体チップと半導体パッケージ、半導体チップ同士、半導体パッケージ同士、回路基板同士の組合せがある。また、接続する電子部品１８０と電子部品１９０は、個片化後のもの同士、個片化前のものと個片化後のもの、或いは個片化前のもの同士の組合せであってもよい。個片化前のものと個片化後のものとを接続した場合や、個片化前のもの同士を接続した場合には、接続後に個片化し、個々の電子装置２００を得ることができる。
また、１つの電子部品、例えば電子部品１８０上に、電子部品群、例えば電子部品１９０群が接続されてもよく、電子部品１８０と電子部品１９０群との間にそれぞれ、上記のような導波管２１０、変換部２２０及び変換部２３０を含む構造が設けられてもよい。
また、接続される電子部品１８０と電子部品１９０との間には、上記のような導波管２１０、変換部２２０及び変換部２３０を含む構造が、１つに限らず、複数設けられてもよい。
上記第１〜第３の実施の形態で述べたような手法は、プリント配線板とＭＭＩＣチップとの接続に限らず、各種電子部品群の接続に同様に採用することができる。
また、上記手法が採用される電子装置１，１Ａ，１Ｂ，２００等は、各種電子機器に用いることができる。例えば、コンピュータ（パーソナルコンピュータ、スーパーコンピュータ、サーバ等）、スマートフォン、携帯電話、タブレット端末、センサ、カメラ、オーディオ機器、測定装置、検査装置、製造装置といった、各種電子機器に用いることができる。
図１８は電子機器の構成例を示す図である。
図１８には、電子機器の一例を模式的に図示している。図１８に示すように、例えば上記図１７に示したような電子装置２００が、先に例示したような各種の電子機器２５０に搭載（内蔵）される。
電子装置２００では、電子部品１８０と電子部品１９０とを電気的及び機械的に接続する接続部１００群等を用いて導波管２１０を形成し、これを用いて、離間した信号線１８１と信号線１８１との間の信号伝送を行う。電子装置２００によれば、電子部品１８０と電子部品１９０との接続部１００群等の微細化を抑えて、物理的に直接接続されない信号線１８１と信号線１９１との間の低損失な信号伝送が実現される。このような電子装置２００を搭載し、低損失な信号伝送を可能とした電子機器２５０が実現される。
ここでは電子装置２００を例にして述べたが、他の電子装置１，１Ａ，１Ｂを搭載する各種電子機器も同様に実現される。
以上説明した実施の形態に関し、更に以下の付記を開示する。
（付記１） 第１信号線及び第１接地導体面を含む第１電子部品と、
前記第１電子部品の上方に設けられ、第２信号線、及び前記第１接地導体面に対向する第２接地導体面を含む第２電子部品と、
前記第１接地導体面、前記第２接地導体面、及び前記第１接地導体面と前記第２接地導体面との間に設けられた対向する一対の第１接地導体壁を含む導波管と、
前記第１信号線と前記導波管との間で信号を変換する第１変換部と、
前記第２信号線と前記導波管との間で信号を変換する第２変換部と
を含むことを特徴とする電子装置。
（付記２） 前記一対の第１接地導体壁はそれぞれ、複数の第１壁部を含むことを特徴とする付記１に記載の電子装置。
（付記３） 前記一対の第１接地導体壁はそれぞれ、連続した壁であることを特徴とする付記１に記載の電子装置。
（付記４） 前記一対の第１接地導体壁はそれぞれ、前記第１電子部品と前記第２電子部品とを電気的及び機械的に接続する接続部であることを特徴とする付記１乃至３のいずれかに記載の電子装置。
（付記５） 前記接続部に半田が用いられることを特徴とする付記４に記載の電子装置。
（付記６） 前記接続部にポストが用いられることを特徴とする付記４又は５に記載の電子装置。
（付記７） 前記第１電子部品は、第１誘電体層と、前記第１誘電体層の一方の面に設けられた第３接地導体面とを更に含み、
前記第１誘電体層の他方の面に、前記第３接地導体面に対向して前記第１信号線が設けられることを特徴とする付記１乃至６のいずれかに記載の電子装置。
（付記８） 前記第１変換部は、
前記第３接地導体面と、
前記第３接地導体面に対向して前記第２電子部品に設けられた第４接地導体面と、
前記第３接地導体面と前記第４接地導体面との間に設けられた第２接地導体壁と
を含むことを特徴とする付記７に記載の電子装置。
（付記９） 前記第１信号線は、前記第２電子部品側から見て前記第３接地導体面よりも前記第１電子部品の内層側に設けられ、
前記第３接地導体面は、前記第１信号線と前記第４接地導体面との間に第１開口部を含むことを特徴とする付記８に記載の電子装置。
（付記１０） 前記第２接地導体壁は、複数の壁部を含むことを特徴とする付記８又は９に記載の電子装置。
（付記１１） 前記導波管の前記第１接地導体面は、前記第３接地導体面と同一の層内に、前記第３接地導体面に連続して設けられることを特徴とする付記７乃至１０のいずれかに記載の電子装置。
（付記１２） 前記第２電子部品は、第２誘電体層と、前記第２誘電体層の一方の面に設けられた第５接地導体面とを更に含み、
前記第２誘電体層の他方の面に、前記第５接地導体面に対向して前記第２信号線が設けられることを特徴とする付記１乃至１１のいずれかに記載の電子装置。
（付記１３） 前記第２変換部は、
前記第５接地導体面と、
前記第５接地導体面に対向して前記第１電子部品に設けられた第６接地導体面と、
前記第５接地導体面と前記第６接地導体面との間に設けられた第３接地導体壁と
を含むことを特徴とする付記１２に記載の電子装置。
（付記１４） 前記第２信号線は、前記第１電子部品側から見て前記第５接地導体面よりも前記第２電子部品の内層側に設けられ、
前記第５接地導体面は、前記第２信号線と前記第６接地導体面との間に第２開口部を含むことを特徴とする付記１３に記載の電子装置。
（付記１５） 前記第３接地導体壁は、複数の壁部を含むことを特徴とする付記１３又は１４に記載の電子装置。
（付記１６） 前記導波管の前記第２接地導体面は、前記第５接地導体面と同一の層内に、前記第５接地導体面に連続して設けられることを特徴とする付記１２乃至１５のいずれかに記載の電子装置。
（付記１７） 第１信号線及び第１接地導体面を含む第１電子部品と、
前記第１電子部品の上方に設けられ、第２信号線、及び前記第１接地導体面に対向する第２接地導体面を含む第２電子部品と、
前記第１接地導体面、前記第２接地導体面、及び前記第１接地導体面と前記第２接地導体面との間に設けられた対向する一対の第１接地導体壁を含む導波管と、
前記第１信号線と前記導波管との間で信号を変換する第１変換部と、
前記第２信号線と前記導波管との間で信号を変換する第２変換部と
を含む電子装置を備えることを特徴とする電子機器。
１，１Ａ，１Ｂ，２００，３００ａ，３００ｂ 電子装置
１０，８０，３１０ プリント配線板
１１，２１，８１，９１，１４１，１５１，１６１，１８１，１９１ 信号線
１２，２２，８２，９２，１４２，１５２，１６２ 誘電体層
１３，１４，１４ａ，２３，２４，２４ａ，８３，９３，１４３，１５３，１６３ 導体層
１５，２５，８５，９５ 導体部
２０，９０，３２０ ＭＭＩＣチップ
２０ａ，９０ａ 本体部
３０，７３，１００，１７０，３４０ 接続部
３０Ａ 導体壁
３１ 半田バンプ
３２，３４，３５ ポスト
３３，３６ 半田
４０，４０ａ，４０ｂ，４０ｃ，４０Ａ，１１０，２１０ 導波管
５０，５０Ａ，６０，６０Ａ，１２０，１３０，２２０，２３０ 変換部
７０ モデル
７１，７２ 接地導体面
８４，９４ 開口部
１４０ マイクロストリップ線路
１５０ ストリップ線路
１６０ コプレーナ線路
１８０，１９０ 電子部品
１８３，１９３ 接地導体
２５０ 電子機器
３１１，３２１ 電極
３３０ ワイヤ

Claims (7)

  1. 第１信号線及び第１接地導体面を含む第１電子部品と、
    前記第１電子部品の上方に設けられ、第２信号線、及び前記第１接地導体面に対向する第２接地導体面を含む第２電子部品と、
    前記第１接地導体面、前記第２接地導体面、及び前記第１接地導体面と前記第２接地導体面との間に設けられた対向する一対の第１接地導体壁を含む導波管と、
    前記第１信号線と前記導波管との間で信号を変換する第１変換部と、
    前記第２信号線と前記導波管との間で信号を変換する第２変換部と
    を含むことを特徴とする電子装置。
  2. 前記一対の第１接地導体壁はそれぞれ、複数の第１壁部を含むことを特徴とする請求項１に記載の電子装置。
  3. 前記一対の第１接地導体壁はそれぞれ、連続した壁であることを特徴とする請求項１に記載の電子装置。
  4. 前記一対の第１接地導体壁はそれぞれ、前記第１電子部品と前記第２電子部品とを電気的及び機械的に接続する接続部であることを特徴とする請求項１乃至３のいずれかに記載の電子装置。
  5. 前記接続部に半田が用いられることを特徴とする請求項４に記載の電子装置。
  6. 前記接続部にポストが用いられることを特徴とする請求項４又は５に記載の電子装置。
  7. 第１信号線及び第１接地導体面を含む第１電子部品と、
    前記第１電子部品の上方に設けられ、第２信号線、及び前記第１接地導体面に対向する第２接地導体面を含む第２電子部品と、
    前記第１接地導体面、前記第２接地導体面、及び前記第１接地導体面と前記第２接地導体面との間に設けられた対向する一対の第１接地導体壁を含む導波管と、
    前記第１信号線と前記導波管との間で信号を変換する第１変換部と、
    前記第２信号線と前記導波管との間で信号を変換する第２変換部と
    を含む電子装置を備えることを特徴とする電子機器。
JP2016046892A 2016-03-10 2016-03-10 電子装置及び電子機器 Active JP6643714B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016046892A JP6643714B2 (ja) 2016-03-10 2016-03-10 電子装置及び電子機器
US15/448,866 US10199335B2 (en) 2016-03-10 2017-03-03 Electronic device including coupling structure along with waveguide, and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016046892A JP6643714B2 (ja) 2016-03-10 2016-03-10 電子装置及び電子機器

Publications (2)

Publication Number Publication Date
JP2017163385A true JP2017163385A (ja) 2017-09-14
JP6643714B2 JP6643714B2 (ja) 2020-02-12

Family

ID=59788633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016046892A Active JP6643714B2 (ja) 2016-03-10 2016-03-10 電子装置及び電子機器

Country Status (2)

Country Link
US (1) US10199335B2 (ja)
JP (1) JP6643714B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020189699A1 (ja) * 2019-03-20 2021-12-09 株式会社村田製作所 伝送路基板、および伝送路基板の実装構造

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11527696B2 (en) * 2017-10-05 2022-12-13 Google Llc Low footprint resonator in flip chip geometry
IT202000001819A1 (it) 2020-01-30 2021-07-30 St Microelectronics Srl Circuito integrato e dispositivo elettronico comprendente una pluralita' di circuiti integrati accoppiati elettricamente tramite un segnale di sincronizzazione
IT202000001822A1 (it) 2020-01-30 2021-07-30 St Microelectronics Srl Circuito integrato e dispositivo elettronico comprendente una pluralita' di circuiti integrati accoppiati elettricamente tramite un segnale di sincronizzazione instradato attraverso il circuito integrato
US20210305138A1 (en) * 2020-03-24 2021-09-30 Intel Corporation Package land pad in closed-loop trace for high speed data signaling
US11963291B2 (en) * 2022-04-21 2024-04-16 Nxp B.V. Efficient wave guide transition between package and PCB using solder wall

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60163804U (ja) * 1984-04-10 1985-10-31 三菱電機株式会社 多層伝送線路構体
JP2013126099A (ja) * 2011-12-14 2013-06-24 Sony Corp 導波路およびこれを備えたインターポーザ基板ならびにモジュールおよび電子機器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3617633B2 (ja) * 2000-10-06 2005-02-09 三菱電機株式会社 導波管接続部
US20080100394A1 (en) * 2004-06-30 2008-05-01 Emag Technologies, Inc. Microstrip to Coplanar Waveguide Transition
US8912859B2 (en) * 2009-09-08 2014-12-16 Siklu Communication ltd. Transition between a laminated PCB and a waveguide including a lamina with a printed conductive surface functioning as a waveguide-backshort
JP2013102356A (ja) 2011-11-08 2013-05-23 Panasonic Corp 無線装置およびその製造方法
US8912634B2 (en) * 2012-03-29 2014-12-16 International Business Machines Corporation High frequency transition matching in an electronic package for millimeter wave semiconductor dies
US20130265734A1 (en) 2012-04-04 2013-10-10 Texas Instruments Incorporated Interchip communication using embedded dielectric and metal waveguides
US20130265733A1 (en) * 2012-04-04 2013-10-10 Texas Instruments Incorporated Interchip communication using an embedded dielectric waveguide
US8680689B1 (en) * 2012-10-04 2014-03-25 International Business Machines Corporation Coplanar waveguide for stacked multi-chip systems
JP5703327B2 (ja) 2013-03-21 2015-04-15 株式会社フジクラ 伝送路
KR20150125262A (ko) * 2014-04-30 2015-11-09 주식회사 만도 다층 기판 및 다층 기판의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60163804U (ja) * 1984-04-10 1985-10-31 三菱電機株式会社 多層伝送線路構体
JP2013126099A (ja) * 2011-12-14 2013-06-24 Sony Corp 導波路およびこれを備えたインターポーザ基板ならびにモジュールおよび電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020189699A1 (ja) * 2019-03-20 2021-12-09 株式会社村田製作所 伝送路基板、および伝送路基板の実装構造
JP7160180B2 (ja) 2019-03-20 2022-10-25 株式会社村田製作所 伝送路基板、および伝送路基板の実装構造

Also Published As

Publication number Publication date
US10199335B2 (en) 2019-02-05
US20170263578A1 (en) 2017-09-14
JP6643714B2 (ja) 2020-02-12

Similar Documents

Publication Publication Date Title
JP6643714B2 (ja) 電子装置及び電子機器
US10038232B2 (en) Semiconductor wafer including an integrated waveguide for communicating signals between first and second integrated circuit dies
US7436056B2 (en) Electronic component package
US6985056B2 (en) High-frequency circuit and high-frequency package
US20130012145A1 (en) Radio module and manufacturing method therefor
US7613009B2 (en) Electrical transition for an RF component
US6489679B2 (en) High-frequency package
JP5728101B1 (ja) Ｍｍｉｃ集積回路モジュール
US20200411418A1 (en) Semiconductor package structures for broadband rf signal chain
JP6215577B2 (ja) 半導体パッケージ容器、半導体装置、電子機器
JP4646969B2 (ja) 半導体装置
JP4883010B2 (ja) 電子部品パッケージ
JP3217677B2 (ja) 高周波用半導体装置
US11495589B2 (en) Optical module and manufacturing method of optical module
JP2011172173A (ja) ミリ波回路モジュール及びそれを用いたミリ波送受信機
JP2002185201A (ja) 高周波用配線基板
JP2011171501A (ja) フリップチップ実装装置
US10784215B2 (en) Millimeter wave integrated circuit and system with a low loss package transition
JPH10178306A (ja) 高周波用半導体装置
US9449920B2 (en) Electronic device
JP2022083669A (ja) 無線通信モジュール
JP2000164766A (ja) 高周波用配線基板
JP4768292B2 (ja) パッケージ用基板
JP2004186606A (ja) 高周波用パッケージの実装構造
JP2017045748A (ja) 高周波用フリップチップ実装用基板、高周波モジュール、及び、高周波モジュールの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191115

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20191115

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20191115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191216

R150 Certificate of patent or registration of utility model

Ref document number: 6643714

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150