JP4768292B2 - パッケージ用基板 - Google Patents

パッケージ用基板 Download PDF

Info

Publication number
JP4768292B2
JP4768292B2 JP2005079752A JP2005079752A JP4768292B2 JP 4768292 B2 JP4768292 B2 JP 4768292B2 JP 2005079752 A JP2005079752 A JP 2005079752A JP 2005079752 A JP2005079752 A JP 2005079752A JP 4768292 B2 JP4768292 B2 JP 4768292B2
Authority
JP
Japan
Prior art keywords
substrate
package substrate
coaxial cable
package
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005079752A
Other languages
English (en)
Other versions
JP2006261557A (ja
Inventor
信幸 林
大輔 水谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2005079752A priority Critical patent/JP4768292B2/ja
Publication of JP2006261557A publication Critical patent/JP2006261557A/ja
Application granted granted Critical
Publication of JP4768292B2 publication Critical patent/JP4768292B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、高周波半導体素子を実装して高周波信号を低損失で伝送することを可能にするパッケージ用基板に関する。
近年の情報通信分野において、高速且つ大容量化は重要な課題であり、情報伝送量が比較的大きいマイクロ波帯、さらには、３０ＧＨｚ以上のミリ波帯が積極的に利用されつつある。
このような高周波での通信を行なう無線基地局や、無線端末には、高周波ＩＣを実装したマイクロ波パッケージやミリ波パッケージが用いられ、また、情報通信以外の分野に於いても、車両の衝突防止等を目的とする車載用レーダ（ミリ波レーダ）や計測センサなどにはミリ波帯が利用されている。
このような状況に於いて、高周波での電気特性の維持に加え、高い量産性と低コスト性とを有するＩＣパッケージの実現が望まれている。
通常、ミリ波帯における半導体素子（ＩＣチップ）を実装したミリ波パッケージには、半導体素子どうしの接続、或いは、半導体パッケージとアンテナとの接続の為、低損失な伝送線路が必要となる。
一般に、高周波信号の信号線には、主にマイクロストリップ線路、同軸配線、導波管を接続して用い、回路基板に於ける同一平面上でマイクロストリップ線路の一端に半導体素子を実装し、また、アンテナを装備する場合には、他端に於いてマイクロストリップ線路と同軸−導波管変換するようになっていて、信号は導波管を伝搬して、導波管に接続されたアンテナから放射される。
図９は従来の高周波半導体パッケージの一例を表す要部切断側面図であり、図から明らかなように、パッケージ用基板１１の一面側に発振回路（ｖｏｌｔａｇｅ ｃｏｎｔｒｏｌｌｅｄ ｏｓｃｉｌｌａｔｏｒ：ＶＣＯ）１２が搭載され、そして、同じ平面上にマイクロ波集積回路（ｍｏｎｏｌｉｔｈｉｃ ｍｉｃｒｏｗａｖｅ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ：ＭＭＩＣ）１３がＡｕバンプ１４を介して搭載され、両者はＡｕワイヤ１５及び電極／伝送線路１６により電気的な接続をとっている。また、同じ平面上に設けられて、マイクロ波集積回路１３と電極／伝送線路１７、ビア１８、伝送線路１９を介して接続された導波管２０がアンテナ２１に結ばれ、全体がハーメチックシールなどのキャン封止部２２で封止されている。
この従来例で、信号の伝送は、発振回路１２→Ａｕワイヤ１５→電極／伝送線路１６→Ａｕバンプ１４→マイクロ波集積回路１３→Ａｕバンプ１４→電極／伝送線路１７→ビア１８→伝送線路１９→同軸−導波管変換（ビア）２０→アンテナ２１という順序で行なわれる。
マイクロ波帯やミリ波帯では、伝送損失を少なくするため、できるだけ伝送線路長を短くすることが望ましい。しかしながら、図９に見られるように回路素子をマイクロストリップ線路に平面実装する高周波半導体パッケージでは、伝送線路を構成する導体の断面形状が不連続となる部分、即ち、上記伝送順序の説明に於ける矢印（→）の部分で、特性インピーダンスに不整合が生じ、伝送損失の原因となる。そして、特性インピーダンスの不整合は、たとえば不連続部分での信号反射、Ａｕワイヤやビアでの寄生インダクタンス成分の増大に起因する。
また、信号の伝送線路は、マイクロストリップ線路を平面実装する構造上、電磁妨害や電磁感受などの電磁干渉の影響を受けやすい。さらに、半導体素子間のアイソレーションを確保する為、パッケージの小型化にも限界がある。
ところで、多層配線基板において、同軸構造のスルーホール接続により、配線長を短縮する構成が知られている（例えば、特許文献１参照）。即ち、多層配線基板に、金属が充填された外層スルーホールと内層スルーホールから成る二重円筒形の同軸スルーホールを形成し、内層スルーホールの真上にフィルドビアを配設して配線長を短縮する。
然しながら、特許文献１に見られる構成は、多層配線基板の一面に実装された半導体素子（ＩＣチップ）と、多層配線基板のもう他面に接続されたドータボードとを同軸スルーホールを介して電気的に接続することを目的とするものであり、両面実装半導体パッケージに関係するものではない。また、高周波伝送における伝送損失ついては何も考慮していない。
また、多層誘電体基板の両面に高周波回路部品を搭載する高周波回路モジュールにおいて、基板の垂直方向に延びる同軸構造のビアホールを伝送線路の一部に用いることで、ミリ波用伝送線路での損失を低減する構成が提案されている（例えば、特許文献２参照）。
この構成は、伝送線路の一部として基板を貫通する垂直同軸ビアを用いてはいるが、同軸ビアから基板の反対側の面に位置する別の高周波回路素子への伝送にマイクロストリップ線路を用いている。従って、この場合も結局は図９について説明した従来の技術と同様、ビアとマイクロストリップ線路との間で導体の断面形状が不連続になり、特性インピーダンスに不整合が生じる。
前記したように従来の技術に依る高周波半導体パッケージに於いては、半導体チップ間の高周波信号の伝送を行うための配線構造に問題があり、特に、マイクロ波帯およびミリ波帯では伝送損失を少なくしなければならない。
通常、マイクロ波帯およびミリ波帯の半導体パッケージに於いて、これらに用いるパッケージ用基板は、配線の構造上、ビアなど立体構造による寄生インダクタンスの影響を抑えるために、半導体チップを平面実装している。
その場合に用いられるマイクロストリップ線路やコプレーナウェーブガイド線路など、同一平面上にある配線はシールドされていないのが普通であり、１ＧＨｚ以上のマイクロ波及び３０ＧＨｚ以上のミリ波を扱う高周波信号では、配線長さに対して波長が有意となるため、配線自体がアンテナとして機能することで電磁波の授受により配線間に干渉が発生し、機器の動作に不具合を発生させる原因となっている。
そこで、寄生インダクタンスを発生させずに配線間をシールドする配線構造が必要となるのであるが、その配線の構造上、伝送線路にバンプ−配線−ビアなど境界で断面形状が不連続となる部分が形成され、従って、配線による寄生容量の影響で特性インピーダンスの不整合が生じて伝送損失を発生し易くなり、さらに、電磁妨害や電磁感受などの電磁干渉の影響を受け易いという問題があった。
特開２００２−３０５３７７ 特開２００３−１３３８０１
本発明では、寄生インダクタンスや寄生容量の影響が小さく、従って、伝送損失が少なく、そして、電磁環境両立性（ｅｌｅｃｔｏｒｏ ｍａｇｎｅｔｉｃ ｃｏｍｐａｔｉｂｉｌｉｔｙ：ＥＭＣ）に優れた高周波半導体パッケージ用基板を提供しようとする。
本発明に依るパッケージ用基板に於いては、シールド被覆が表出されている同軸ケーブルを嵌挿可能な径の複数の孔が設けられた導電性金属からなるコア基板と、先端がそれぞれ前記孔のいずれかに嵌挿され、且つ、シールド被覆が孔の周縁に電気接続されてなる同軸ケーブルと、前記コア基板から露出する同軸ケーブルを埋め込む絶縁性樹脂と、前記コア基板に表出された同軸ケーブル先端に於ける中心導体の端面に形成された電極パッドとを備えることが基本になっている。
パッケージ用基板に実装される高周波半導体素子どうしを同軸ケーブルでシールド接続することが容易であり、しかも、伝送損失が少なく、且つ、電磁環境両立（ＥＭＣ）性に優れた小型のパッケージ用基板を実現できる。
図１乃至図６は本発明に依るパッケージ用基板を製造するプロセスの第１例を説明する為の工程要所に於けるパッケージ用基板を表す要部分解斜面図（図１）、要部切断側面図（図２乃至図６）であり、以下、これ等の図を参照しつつ説明する。
図１参照
（１）
導電性金属からなるコア基板１を用意し、コア基板１には、絶縁外被を除去してシールド被覆２Ａを表出した同軸ケーブル２を挿通可能な径をもつ孔１Ａを形成する。尚、記号２Ｂは同軸ケーブル２の中心導体を指示している。
図２参照
（２）
コア基板１の孔１Ａに同軸ケーブル２の先端を挿通し、孔１Ａの周縁と同軸ケーブル２のシールド被覆２Ａとをはんだ付けし、コア基板１とシールド被覆２Ａとを電気的な接地接続と機械的な固着を行う。
図３参照
（３）
同軸ケーブル２からなる配線を取り付けたコア基板１の裏面及び表面を絶縁性樹脂３で埋め込んで一体化する。尚、絶縁性樹脂３としては、エポキシ樹脂など熱硬化性の樹脂材料を用いることができる。
図４参照
（４）
表面側の絶縁性樹脂３の研磨を行い、同軸ケーブル２の中心導体２Ｂ、シールド被覆２Ａをコア基板１の表面と同一平面とする。
図５参照
（５）
表出された同軸ケーブル２の端面に於ける中心導体２Ｂ上にめっき法を適用してＡｕ、Ａｇ、Ｃｕなどから選択された材料からなる電極パッド４を形成する。尚、電極パッド４を形成するには、めっき法に代えて導電性ぺーストの印刷法を用いても良い。
図６参照
（６）
半導体チップ５をフリップチップして、そのバンプを電極パッド４に対向させ、ボンディングを行って実装する。尚、半導体チップ５のバンプとしては、はんだバンプや金バンプを用いる。
図７及び図８は本発明に依るパッケージ用基板を製造するプロセスの第２例を説明する為の工程要所に於けるパッケージ用基板を表す要部切断側面図であり、以下、これ等の図を参照しつつ説明する。尚、さきの第１例に於いて、図１乃至図４について説明した製造プロセス、即ち、コア基板１を用意してから、同軸ケーブル２の中心導体２Ｂ、シールド被覆２Ａをコア基板１の表面と同一平面となるように研磨するまでの工程は、この第２例でも同じであるから省略し、次の段階から説明する。
図７参照
（１）
表出された同軸ケーブル２の端面に於ける中心導体２Ｂ上にめっき法を適用してＡｕ、Ａｇ、Ｃｕなどから選択された材料からなる電極パッド４を形成すると共にシールド被覆２Ａと接続された電極パッド４Ａを形成する。尚、電極パッド４並びに４Ａを形成するには、めっき法に代えて導電性ぺーストの印刷法を用いても良い。
図８参照
（２）
半導体チップ５をフリップチップして、そのバンプを電極パッド４に対向させ、また、電極パッド４及び電極パッド４Ａに同軸ケーブル−導波管変換器６を介して導波管アンテナ７を対向させてボンディングを行って実装する。尚、ここで用いるバンプもはんだバンプや金バンプを用いて良い。
本発明に依るパッケージ用基板を製造するプロセスの第１例を説明する為の工程要所に於けるパッケージ用基板を表す要部分解斜面図である。 本発明に依るパッケージ用基板を製造するプロセスの第１例を説明する為の工程要所に於けるパッケージ用基板を表す要部切断側面図である。 本発明に依るパッケージ用基板を製造するプロセスの第１例を説明する為の工程要所に於けるパッケージ用基板を表す要部切断側面図である。 本発明に依るパッケージ用基板を製造するプロセスの第１例を説明する為の工程要所に於けるパッケージ用基板を表す要部切断側面図である。 本発明に依るパッケージ用基板を製造するプロセスの第１例を説明する為の工程要所に於けるパッケージ用基板を表す要部切断側面図である。 本発明に依るパッケージ用基板を製造するプロセスの第１例を説明する為の工程要所に於けるパッケージ用基板を表す要部切断側面図である。 本発明に依るパッケージ用基板を製造するプロセスの第２例を説明する為の工程要所に於けるパッケージ用基板を表す要部切断側面図である。 本発明に依るパッケージ用基板を製造するプロセスの第２例を説明する為の工程要所に於けるパッケージ用基板を表す要部切断側面図である。 従来の高周波半導体パッケージの一例を表す要部切断側面図である。
符号の説明
１ コア基板
１Ａ 孔
２ 同軸ケーブル
２Ａ シールド被覆
３ 絶縁性樹脂
４ 電極パッド

Claims (3)

  1. 複数の半導体チップどうし或いは半導体チップとアンテナを接続するパッケージ用基板であって、
    複数の貫通孔が設けられた導電性金属コア基板と、
    シールド被覆が表出されており、先端がそれぞれ前記貫通孔のいずれかに嵌挿され、且つ、シールド被覆が前記貫通孔の周縁に電気接続されてなる同軸ケーブルと、
    前記金属コア基板から露出する同軸ケーブルを埋め込む絶縁性樹脂と、
    前記金属コア基板に表出された同軸ケーブル先端に於ける中心導体の端面に形成された電極パッドと
    を備えてなることを特徴とするパッケージ用基板。
  2. 前記半導体チップは、バンプを備えており、
    前記バンプは、前記金属コア基板に表出された同軸ケーブル先端に於ける中心導体の端面に形成された電極パッドに電気接続されること
    を特徴とする請求項１記載のパッケージ用基板。
  3. 前記アンテナは、導波管の接合部を備えており、前記接合部は、前記金属コア基板に表出された同軸ケーブル先端に於ける中心導体の端面に形成された電極パッドに同軸−導波管変換器を介して結合されること
    を特徴とする請求項１または２記載のパッケージ用基板。
JP2005079752A 2005-03-18 2005-03-18 パッケージ用基板 Active JP4768292B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005079752A JP4768292B2 (ja) 2005-03-18 2005-03-18 パッケージ用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005079752A JP4768292B2 (ja) 2005-03-18 2005-03-18 パッケージ用基板

Publications (2)

Publication Number Publication Date
JP2006261557A JP2006261557A (ja) 2006-09-28
JP4768292B2 true JP4768292B2 (ja) 2011-09-07

Family

ID=37100424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005079752A Active JP4768292B2 (ja) 2005-03-18 2005-03-18 パッケージ用基板

Country Status (1)

Country Link
JP (1) JP4768292B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0537211A (ja) * 1991-07-26 1993-02-12 Nec Corp 同軸導波管変換回路
US5949383A (en) * 1997-10-20 1999-09-07 Ericsson Inc. Compact antenna structures including baluns
JP4106592B2 (ja) * 2002-03-20 2008-06-25 富士通株式会社 配線基板及びその製造方法
JP2004007176A (ja) * 2002-05-31 2004-01-08 Toko Inc 導波管アンテナ

Also Published As

Publication number Publication date
JP2006261557A (ja) 2006-09-28

Similar Documents

Publication Publication Date Title
US6842093B2 (en) Radio frequency circuit module on multi-layer substrate
EP1307078B1 (en) High frequency circuit module
KR100723635B1 (ko) 고주파 신호를 전달하기 위한 변환 회로 및 이를 구비한송수신 모듈
EP3358670A1 (en) Multilayer dielectric substrate and semiconductor package
US9647313B2 (en) Surface mount microwave system including a transition between a multilayer arrangement and a hollow waveguide
JP6643714B2 (ja) 電子装置及び電子機器
JPWO2011118544A1 (ja) 無線モジュール及びその製造方法
US20060082422A1 (en) Connection structure of high frequency lines and optical transmission module using the connection structure
EP1081989A2 (en) High frequency wiring board and its connecting structure
US6998292B2 (en) Apparatus and method for inter-chip or chip-to-substrate connection with a sub-carrier
JP3631667B2 (ja) 配線基板およびその導波管との接続構造
JP3420913B2 (ja) 半導体チップ実装用回路基板、半導体チップ収納用パッケージ、及び半導体デバイス
JP4883010B2 (ja) 電子部品パッケージ
JP3217677B2 (ja) 高周波用半導体装置
JP4448461B2 (ja) 半導体パッケージの作製方法
JP4768292B2 (ja) パッケージ用基板
JP3619396B2 (ja) 高周波用配線基板および接続構造
JP3140385B2 (ja) 高周波用半導体装置
JP3998562B2 (ja) 半導体装置
JP3462062B2 (ja) 高周波用伝送線路の接続構造および配線基板
US7105924B2 (en) Integrated circuit housing
JP2007235149A (ja) 半導体装置および電子装置
US11658374B2 (en) Quasi-coaxial transmission line, semiconductor package including the same, and method of manufacturing the same
JP4186166B2 (ja) 高周波回路モジュールおよび通信機
JP2000040771A (ja) 高周波パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100427

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110329

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110525

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110614

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110616

R150 Certificate of patent or registration of utility model

Ref document number: 4768292

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140624

Year of fee payment: 3