JP6438792B2 - 半導体装置 - Google Patents

Description

本発明は、半導体装置に関し、例えば、配線基板に半導体チップが搭載された半導体装置に適用して有効な技術に関する。

特開２００６−２３７３８５号公報（特許文献１）には、半導体チップが搭載された配線基板に、差動信号を伝送するための配線が形成されている半導体装置が記載されている。

また、特開２００８−１５３２８８号公報（特許文献２）には、差動信号伝送用の配線のペアが、それぞれ並走しながら蛇行するように形成されている半導体装置が記載されている。

特開２００６−２３７３８５号公報 特開２００８−１５３２８８号公報

信号を高速で伝送する技術として、例えば、ＰＣＩ−ＥｘｐｒｅｓｓやＵＳＢなどの通信方式のように、差動対を構成する二本の信号線を用いて差動信号を伝送する技術がある。

しかし、例えば半導体装置の外部から、配線基板上に搭載された半導体チップまで、高速の差動信号を伝送する場合、低速の差動信号を伝送する場合に比べて、信号伝送特性上の課題が顕著になることから、差動対を構成する二本の配線それぞれのインピーダンスを考慮（調整）した対策が必要になる。

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

一実施の形態による半導体装置は、配線基板、上記配線基板上に搭載された半導体チップ、および上記半導体チップと上記配線基板とをそれぞれ電気的に接続する複数の導電性部材を含んでいる。また、上記配線基板は、上記複数の導電性部材と複数の外部端子とを電気的に接続する複数の配線を有している。また、上記複数の配線は、差動信号を伝送する差動対を構成する第１配線および第２配線、を有する。また、上記第１配線および上記第２配線のそれぞれは、第１の離間距離で互いに並走する第１部分と、上記第１部分と同じ配線層に設けられ、第２の離間距離で互いに並走する第２部分と、上記第１部分と上記第２部分との間に設けられ、互いの離間距離が上記第１の離間距離および上記第２の離間距離よりも大きくなる方向に迂回して設けられた第３部分と、を有するものである。

上記一実施の形態によれば、半導体装置の信号伝送特性を向上させることができる。

一実施の形態の半導体装置の上面図である。 図１に示す半導体装置の下面図である。 図１に示す封止体を透視して、内部構造を示す透視平面図である。 図３のＡ−Ａ線に沿った断面図である。 図３のＢ部の拡大平面図である。 図５に示す信号伝送経路の回路図である。 図６に示す各部材のインピーダンスの値の例を示す説明図である。 図５に示す差動信号伝送用の配線のうち、迂回した部分の周辺を拡大して示す拡大平面図である。 図１〜図８を用いて説明した半導体装置の製造工程の概要を示す説明図である。 図８に対する変形例である半導体装置における差動信号の伝送経路の一部を拡大して示す拡大平面図である。 図１０に示す信号伝送経路の回路図である。 図１１に示す各部材のインピーダンスの値の例を示す説明図である。 図５に対する変形例である半導体装置の信号伝送経路周辺の拡大平面図である。 図１３に示す差動信号伝送用の配線のうち、迂回した部分の周辺を拡大して示す拡大平面図である。 図１３に示す信号伝送経路の回路図である。 図１５に示す各部材のインピーダンスの値の例を示す説明図である。 図５に対する別の変形例である半導体装置の信号伝送経路周辺の拡大平面図である。 図８に対する別の変形例である半導体装置における差動信号の伝送経路の一部を拡大して示す拡大平面図である。 図５に対する別の変形例である半導体装置の信号伝送経路周辺の拡大平面図である。 図４に対する変形例である半導体装置の断面図である。 図２０に示す半導体装置の信号伝送経路周辺の拡大平面図である。 図２１に示す信号伝送経路の回路図である。 図２２に示す各部材のインピーダンスの値の例を示す説明図である。 図５に対応する検討例である半導体装置の配線構造例を示す拡大平面図である。 図２４に示す半導体装置において、信号反射が発生する箇所を模式的に示す説明図である。 図２５に示す信号伝送経路の回路図である。 図２６に示す各部材のインピーダンスの値の例を示す説明図である。

（本願における記載形式・基本的用語・用法の説明）
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。

同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を含むものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ（シリコン・ゲルマニウム）合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金めっき、Ｃｕ層、ニッケル・めっき等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Ｃｕ、ニッケル等を主要な成分とする部材を含むものとする。

さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。

また、実施の形態の各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。

また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するため、あるいは領域の境界を明示するために、ハッチングやドットパターンを付すことがある。

＜半導体装置の概要＞
まず、図１〜図４を用いて本実施の形態の半導体装置の概要構成について説明する。図１は本実施の形態の半導体装置の上面図、図２は、図１に示す半導体装置の下面図である。また、図３は、図１に示す封止体を透視して、内部構造を示す透視平面図である。また、図４は、図３のＡ−Ａ線に沿った断面図である。なお、図３では、封止体４０の輪郭を二点鎖線で示している。

本実施の形態の半導体装置ＰＫＧ１は、配線基板（パッケージ基板）１０、配線基板１０上に搭載された半導体チップ２０（図３、図４参照）、半導体チップ２０と配線基板１０とを電気的に接続する複数のワイヤ３０（図３、図４参照）、および複数のワイヤ３０を封止する封止体４０を有している。

半導体装置ＰＫＧ１が備える配線基板１０は、半導体装置ＰＫＧ１と図示しない実装基板との間で、電気信号や電位を供給する伝送経路を備える基板である。図４に示すように、配線基板１０は、半導体チップ２０が搭載されるチップ搭載面である上面（表面、チップ搭載面）１０ｔ、および上面１０ｔの反対側に位置する下面（裏面、実装面）１０ｂを有している。また、本実施の形態の例では、配線基板１０は平面視において四角形を成し、４つの側面１０ｓ（図３、図４参照）を有している。

また、図２に示すように、半導体装置ＰＫＧ１は、配線基板１０の下面１０ｂに設けられた複数の半田ボール（外部端子、電極、外部電極）１１を有している。複数の半田ボール１１は、行列状（アレイ状、マトリクス状）に配置されている。複数の半田ボール１１のそれぞれは、ランド（外部端子、電極、外部電極）１２（図４参照）に接続されている。

詳しくは、図４に示すように、配線基板１０の下面１０ｂは、絶縁膜（ソルダレジスト膜）１３に覆われている。また、絶縁膜１３には、複数の開口部が形成され、複数の開口部のそれぞれにおいて、ランド１２の少なくとも一部が絶縁膜１３から露出している。そして、ランド１２のうち、絶縁膜１３から露出する部分に、半田ボール１１が接続されている。

半導体装置ＰＫＧ１のように、実装面側に、複数の外部端子（半田ボール１１、ランド１２）が行列状に配置された半導体装置を、エリアアレイ型の半導体装置と呼ぶ。エリアアレイ型の半導体装置ＰＫＧ１は、配線基板１０の実装面（下面１０ｂ）側を、外部端子の配置スペースとして有効活用することができるので、外部端子数が増大しても半導体装置ＰＫＧ１の実装面積の増大を抑制することが出来る点で好ましい。つまり、高機能化、高集積化に伴って、外部端子数が増大する半導体装置ＰＫＧ１を省スペースで実装することができる。

また、図３に示すように、配線基板１０は、上面１０ｔに形成された複数のボンディングパッド（端子、内部端子、電極、ボンディングリード、ボンディングフィンガ）１４を有している。複数のボンディングパッド１４は、配線基板１０と半導体チップ２０とを電気的に接続するための端子である。図３に示す例では、複数のボンディングパッド１４は、半導体チップ２０の周囲に設けられており、複数のワイヤ３０を介して半導体チップ２０と電気的に接続されている。

図４に示す例では、配線基板１０の上面１０ｔは、絶縁膜（ソルダレジスト膜）１５に覆われている。また、絶縁膜１５には、開口部が形成され、開口部において、ボンディングパッド１４の少なくとも一部が絶縁膜１５から露出している。そして、ボンディングパッド１４のうち、絶縁膜１５から露出する部分に、ワイヤ３０の一方の端部が接続されている。

また、図４に示すように、配線基板１０は、上面１０ｔ側の複数の端子（ボンディングパッド１４）と下面１０ｂ側の複数の端子（ランド１２）とを電気的に接続する複数の配線層（図４に示す例では４層）を有する。各配線層に設けられた、複数の配線１６は、複数の配線１６間、および隣り合う配線層間を絶縁する絶縁層１７に覆われている。図４に示す例では、配線基板１０は、積層された複数の絶縁層１７を有しており、真ん中の絶縁層１７が、例えば、ガラス繊維などの繊維材にエポキシ樹脂などの樹脂材を含浸させたコア層（コア材）である。また、コア層の上面および下面にそれぞれ形成される絶縁層１７は、例えばビルドアップ工法により形成されている。ただし、図４に対する変形例として、コア層となる絶縁層１７を有していない、所謂、コアレス基板を用いても良い。

なお、配線基板１０が有する複数の配線層のうち、最上層の配線層（最も上面１０ｔ側の配線層）に設けられた配線１６は、ボンディングパッド１４と一体に形成されている。言い換えれば、ボンディングパッド１４は配線１６の一部と考えることができる。また、ボンディングパッド１４と配線１６を区別して考える場合には、配線基板１０の上面１０ｔにおいて、絶縁膜１５から露出する部分をボンディングパッド１４、絶縁膜１５に覆われる部分を配線１６として定義することができる。また、配線基板１０が有する複数の配線層のうち、最下層の配線層（最も下面１０ｂ側の配線層）に設けられた配線１６は、ランド１２と一体に形成されている。言い換えれば、ランド１２は配線１６の一部と考えることができる。また、ランド１２と配線１６を区別して考える場合には、配線基板１０の下面１０ｂにおいて、絶縁膜１３から露出する部分をランド１２、絶縁膜１３に覆われる部分を配線１６として定義することができる。

また、配線基板１０は、各配線層の間に設けられ、積層された配線層を厚さ方向に接続する層間導電路であるビア配線１６Ｖを有する。また、図４に示す例では、配線基板１０はコア材となる絶縁層１７を有している。このため、配線基板１０は、コア材を厚さ方向に貫通する複数のスルーホール配線１６Ｔを有し、複数のボンディングパッド１４と複数のランド１２とは複数のスルーホール配線１６Ｔを介して電気的に接続されている。

このように配線基板１０は、半導体装置ＰＫＧ１の外部接続端子である複数の半田ボール１１と、半導体チップ２０との間で、電気信号や電位を伝送する経路の一部を構成する。なお、図４に対する変形例として、ランド１２自身を外部接続端子として機能させる場合もある。この場合、ランド１２に半田ボール１１は接続されず、複数のランド１２のそれぞれは、配線基板１０の下面１０ｂにおいて、絶縁膜１３から露出する。また、図３に対する別の変形例として、ボール形状の半田ボール１１に代えて、薄い半田膜を接続し、この半田膜を外部接続端子として機能させる場合もある。

また、図３および図４に示すように、配線基板１０の上面１０ｔ上には、半導体チップ２０が搭載されている。図４に示すように、半導体チップ２０は、表面（主面、上面）２０ｔ、表面２０ｔとは反対側の裏面（主面、下面）２０ｂ、および、表面２０ｔと裏面２０ｂとの間に位置する側面２０ｓを有する。また、半導体チップ２０は、図３に示すように平面視において四角形の外形形状を成す。

また、図３および図４に示すように、半導体チップ２０は、複数のパッド（電極、チップ電極）２１を有している。パッド２１は、半導体チップの外部端子であって、半導体チップ２０の表面２０ｔを覆う絶縁膜から露出している。また、図３に示す例では、複数のパッド２１は、半導体チップ２０の表面２０ｔの各辺に沿って表面２０ｔの周縁部側にそれぞれ設けられている。

また、半導体チップ２０の主面（半導体素子形成面）には、それぞれダイオードやトランジスタなどの複数の半導体素子（回路素子）が形成され、半導体素子上に形成された図示しない配線（配線層）を介して、複数のパッド２１とそれぞれ電気的に接続されている。このように半導体チップ２０は、主面に形成された複数の半導体素子とこれら複数の半導体素子を電気的に接続する配線により集積回路を構成している。

なお、半導体チップ２０の半導体素子形成面である主面を持つ基材（半導体基板）は、例えば、シリコン（Ｓｉ）から成る。また、複数のパッド２１のそれぞれは金属からなり、本実施の形態では、例えばアルミニウム（Ａｌ）からなる。

また、図３および図４に示す例では、半導体チップ２０は、裏面２０ｂを配線基板１０の上面１０ｔと対向させた状態で、配線基板１０の上面１０ｔ上に搭載する、所謂フェイスアップ実装方式により配線基板１０上に搭載されている。半導体チップ２０は、接着材５０（図４参照）を介してチップ搭載領域の上面１０ｔ上に固定される。接着材５０は、配線基板１０の上面１０ｔに半導体チップ２０を固定できるものであれば、特に限定されないが、本実施の形態では、例えば、エポキシ系の熱硬化性樹脂を用いている。

また、図３および図４に示すように、半導体チップ２０は複数のワイヤ３０を介してそれぞれ配線基板１０と電気的に接続されている。詳しくは、ワイヤ３０の一方の端部は、半導体チップ２０の表面２０ｔにおいて露出するパッド２１に接続されている。また、ワイヤ３０の他方の端部は、配線基板１０のボンディングパッド１４に接続されている。ワイヤ３０は、例えば金（Ａｕ）、あるいは銅（Ｃｕ）などの金属から成る。

また、図４に示すように、半導体チップ２０、複数のワイヤ３０、および複数のボンディングパッド１４は、封止体４０により封止されている。また、封止体４０は、配線基板１０の上面１０ｔ上に形成されている。図１および図４に示す例では、封止体４０は、配線基板１０の上面１０ｔのうち、周縁部が封止体４０から露出するように形成されている。ただし、図１および図４に対する変形例として、配線基板１０の上面１０ｔの全体が覆われるように、封止体４０を形成しても良い。

＜配線基板の配線構造の詳細＞
次に、図１〜図４に示す配線基板１０の配線構造の詳細について説明する。本セクションでは、配線基板１０の詳細な構造を説明する前に、本願発明者が見出した課題について図面を用いて説明した後、本実施の形態の配線基板１０の詳細な構造について説明する。

図５は図３のＢ部の拡大平面図である。また、図６は、図５に示す信号伝送経路の回路図である。また、図７は、図６に示す各部材のインピーダンスの値の例を示す説明図である。また、図８は、図５に示す差動信号伝送用の配線のうち、迂回した部分の周辺を拡大して示す拡大平面図である。また、図２４は、図５に対応する検討例である半導体装置の配線構造例を示す拡大平面図である。また、図２５は、図２４に示す半導体装置において、信号反射が発生する箇所を模式的に示す説明図である。また、図２６は、図２５に示す信号伝送経路の回路図である。また、図２７は、図２６に示す各部材のインピーダンスの値の例を示す説明図である。

なお、図７では、図６に示す各部材のインピーダンスのうち、インピーダンスＺ２までの各部分は図２７と同様なので図示は省略している。また、図８では、部分ＰＴ１、部分ＰＴ２および部分ＰＴ３の境界を判り易く示すため、部分ＰＴ３に模様を付して示している。

本実施の形態の半導体装置ＰＫＧ１は、ＰＣＩ−ＥｘｐｒｅｓｓやＵＳＢなどの通信方式のように、差動対を構成する二本の信号線を用いて差動信号を伝送する信号伝送経路を備えている。差動信号の伝送速度には、種々の変形例があるが、本実施の形態の半導体装置ＰＫＧ１は、例えば、８Ｇｂｐｓ（毎秒８ギガビット）程度の伝送速度で差動信号を伝送する信号伝送経路を有している。

差動伝送方式は、一般に、差動対を構成する二本の信号線に、互いに反対極性の信号電流を流し、信号線間の電位差を信号として検出する方式である。このため、差動対を構成する二本の配線は、一定の離間距離で並走するように設けられている。例えば図２４に示す半導体装置ＰＫＧｈ１が有する複数の配線１６のうち、配線１６ＳＧ１と配線１６ＳＩＧ２とは、離間距離ＳＰ１で並走するように設けられている。このように差動対の離間距離を一定の値に揃えることで、差動信号の伝送経路中に、差動インピーダンスの不連続点が発生することを抑制できる。

しかし、信号伝送経路の全ての部分で、インピーダンス不連続点が発生しないようにする事は難しい。例えば、図２５に模式的に示すように、半田ボール１１側から半導体チップ２０に向かって、入力信号ＳＩＧ１を伝送する場合について考える。図２５に示す信号伝送経路のうち、ワイヤ３０が接続されている部分までは、差動対を構成する配線が並走するように設けることで、図２７に示すように、インピーダンス不連続点の発生を抑制できる。しかし、半導体チップ２０と配線基板１０とを電気的に接続する部分では、配線構造が大きく変化するので、インピーダンス値の調整が難しく、図２７に示すように、インピーダンス不連続点が発生し易い。そして、インピーダンス不連続点では、図２５および図２６に模式的に示すように、信号の反射が発生し、入力信号ＳＩＧ１の一部が反射信号ＲＴＮ１として入力端子である半田ボール１１の方向に向かって反射する。このため、半導体チップ２０に到達する入力信号ＳＩＧ２は、入力信号ＳＩＧ１よりも小さくなる。つまり、インピーダンス不連続点が発生することにより、信号伝送経路のリターンロス特性が低下する。

特に、半導体チップ２０と配線基板１０とを、ワイヤ３０を介して電気的に接続する場合、図２７に示すように、ワイヤ３０の部分は、他の部分と比較してインピーダンスの値が大きくなる。ワイヤ３０は、細い線形の金属部材なので、断面積（線径）が小さい（例えば、配線１６ＳＧ１、１６ＳＧ２の断面積よりも小さい）伝送経路が長く延びることになる。このことが、ワイヤ３０の部分でインピーダンスが大きくなる理由の一つと考えられる。また、図３に示すようにボンディングパッド１４と半導体チップ２０のパッド２１の配置ピッチが異なる場合、隣り合うワイヤ３０を並走させることが難しい。このため、ワイヤ３０の部分で差動インピーダンスの値が変化し易くなる。図２７に示す例では、ワイヤ３０の部分のインピーダンスＺ４と、ボンディングパッド１４の部分のインピーダンスＺ３との差は、他の部分のインピーダンスの差よりも大きい。このように、インピーダンス値が大きく変化するインピーダンス不連続点が存在する場合、信号の反射量が大きくなるので、リターンロスの程度が大きくなる。

そこで、本願発明者は、信号の反射を抑制し、信号伝送経路のリターンロス特性を改善する技術について検討を行った。この結果、インピーダンスの差が大きく変化するインピーダンス不連続点と入力部分との間に、インピーダンス値が大きい部分を設けることにより、信号伝送経路全体としての信号の反射量を低減できることが判った。以下、図５〜図８を用いて詳細に説明する。

図５に示すように、本実施の形態の半導体装置ＰＫＧ１の半導体チップ２０が有する複数のパッド２１は、パッド２１ＳＧ１と、パッド２１ＳＧ１の隣に位置するパッド２１ＳＧ２と、を有する。パッド２１ＳＧ１およびパッド２１ＳＧ２は、差動信号を伝送する差動対を構成する。また、複数のボンディングパッド１４は、複数のワイヤ３０のうちのワイヤ３０ＳＧ１を介してパッド２１ＳＧ１と電気的に接続されるボンディングパッド１４ＳＧ１と、ワイヤ３０ＳＧ２を介してパッド２１ＳＧ２と電気的に接続され、かつ、ボンディングパッド１４ＳＧ１の隣に位置するボンディングパッド１４ＳＧ２と、を有する。

また、図５および図８に示すように、複数の配線１６は、ボンディングパッド１４ＳＧ１に繋がる配線１６ＳＧ１と、ボンディングパッド１４ＳＧ２に繋がる配線１６ＳＧ２と、を有する。平面視において、配線１６ＳＧ１および配線１６ＳＧ２のそれぞれは、第１の離間距離ＳＰ１で互いに並走する部分（並走部）ＰＴ１を有する。また、配線１６ＳＧ１および配線１６ＳＧ２のそれぞれは、部分ＰＴ１と同じ配線層に設けられ、離間距離ＳＰ２で互いに並走する部分（並走部）ＰＴ２を有する。また、配線１６ＳＧ１および配線１６ＳＧ２のそれぞれは、部分ＰＴ１と部分ＰＴ２との間に設けられ、互いの離間距離が離間距離ＳＰ１および離間距離ＳＰ２よりも大きくなる方向に迂回して設けられた部分（迂回部）ＰＴ３を有する。

図８に示す配線構造の場合、信号伝送経路の差動インピーダンスの値に着目すると、図６および図７に例示するような状態になる。すなわち、差動対を構成する配線の途中に、お互いの離間距離が大きくなる部分ＰＴ３を設けることにより、部分ＰＴ３では、差動インピーダンスの値が大きくなる。例えば、図７に示す例では、部分ＰＴ３のインピーダンスＺ２２は、部分ＰＴ１のインピーダンスＺ２１や部分ＰＴ２のインピーダンスＺ２３よりも大きい。また、部分ＰＴ３のインピーダンスＺ２２は、ワイヤ３０のインピーダンスＺ４よりも小さい。

図５〜図８に示す配線構造の信号伝送経路に、信号を入力した場合、信号の反射は、図６に模式的に示すように発生する。まず、半田ボール１１側から伝送された入力信号ＳＩＧ１は、部分ＰＴ３に到達するまでは、特に大きな反射を生じる事なく伝送される。しかし、部分ＰＴ２と部分ＰＴ３の境界は、インピーダンスＺ２２の値が大きく変化するインピーダンス不連続点なので、入力信号ＳＩＧ１の一部が反射信号ＲＴＮ１として入力端子である半田ボール１１の方向に向かって反射する。しかし、インピーダンスＺ２２の値は、ワイヤ３０のインピーダンスＺ４の値よりも小さいので、反射信号ＲＴＮ１の反射量は、図２６に示す反射信号ＲＴＮ１よりも小さい。

次に、ワイヤ３０とボンディングパッド１４との境界は、インピーダンスＺ４の値が大きく変化するインピーダンス不連続点になっている。このため、入力信号ＳＩＧ１の一部が反射信号ＲＴＮ２として入力端子である半田ボール１１の方向に向かって反射する。

しかし、本実施の形態の場合、反射信号ＲＴＮ２の進行方向において部分ＰＴ１と部分ＰＴ３との境界はインピーダンス不連続点になっている。このため、反射信号ＲＴＮ２の一部が反射信号ＲＴＮ３として半導体チップ２０の方向に向かって反射する。半導体チップ２０の方向に再び反射する反射信号ＲＴＮ３は、入力信号ＳＩＧ１と同じ方向に進むので、半導体チップ２０に入力される入力信号ＳＩＧ２の値は、図２６に示す入力信号ＳＩＧ２の値よりも大きくなる。つまり、本実施の形態では、反射信号ＲＴＮ２を部分ＰＴ３で再び反射させることにより、信号伝送経路全体としてのリターンロスの量を低減している。言い換えれば、本実施の形態によれば、信号伝送経路のリターンロス特性を改善することができる。さらに言い換えれば、本実施の形態では、インピーダンス値の差が大きいインピーダンス不連続点と入力端子との間に、別のインピーダンス不連続点を設けることで、信号の反射を見かけ上、打ち消している。

このように、本実施の形態によれば、差動信号の伝送経路に、インピーダンス不連続点を意図的に設けることにより、リターンロス特性を改善することができる。したがって、半導体装置の信号伝送特性を向上させることができる。

また、図５〜図８に示す信号伝送経路において、半導体チップ２０側から半田ボール１１側に向かって信号が出力される場合を検討すると以下の通りである。すなわち、図６に示す半導体チップ２０から出力された出力信号（図示は省略）は、ワイヤ３０の部分で一部反射される。しかし、半導体チップ２０とワイヤ３０とのインピーダンス差は、ワイヤ３０と配線基板１０のインピーダンス差よりも小さい。したがって、出力信号のワイヤ３０での反射量は小さい。次に、出力信号は、配線基板１０の部分ＰＴ３で一部が反射される。しかし、部分ＰＴ３で反射された反射信号は、ワイヤ３０との境界で再び反射され、半田ボール１１の方向に向かって進む。この結果、半田ボール１１側に到達する出力信号は、部分ＰＴ３を設けた場合でも大きくは低減しない。

ところで、本実施の形態では、図８に示す部分ＰＴ３では、差動対を構成する配線１６ＳＧ１および配線１６ＳＧ２が並走していない。部分ＰＴ３では、配線１６ＳＧ１および配線１６ＳＧ２の互いの離間距離が離間距離ＳＰ１および離間距離ＳＰ２よりも大きくなる方向に迂回している。このように、差動対の一部を並走させない場合、並走しない部分ＰＴ３の配線経路距離は並走する部分ＰＴ１、ＰＴ２の配線経路距離よりも、信号伝送経路のインダクタンス成分に対する影響が大きくなる。また、部分ＰＴ３の配線パターンをコイル形状、あるいは蛇行形状にすれば、形状に応じて部分ＰＴ３のインダクタンス成分をさらに大きくすることができる。つまり、本実施の形態によれば、インピーダンスＺ２２の値は、迂回させる配線経路距離、あるいは、迂回した部分での配線パターンの形状により、容易に制御することができる。

例えば、図８に示す例では、配線１６ＳＧ１および配線１６ＳＧ２のそれぞれは、部分ＰＴ３において、互いに離れる方向に向かって蛇行するミアンダ形状になっている。言い換えれば、図８に示す例では、部分ＰＴ３は、部分ＰＴ１の延在方向に対して交差する方向に延びる交差部分と、部分ＰＴ１に沿って延びる並走部分とを有している。なお、図８では、並走部分が部分ＰＴ１対して並走しているが、変形例としては並走部分が部分ＰＴ２に並走していても良い。この場合、並走部分の長さＰＴ３Ｌを調整することにより、部分ＰＴ３のインダクタンスを調整することができる。

また、本実施の形態では、部分ＰＴ１と部分ＰＴ２の離間距離ＳＰ１２は、十分に小さくなっている。図８に示す例では、離間距離ＳＰ１２は、離間距離ＳＰ１や離間距離ＳＰ２と同程度であって、例えば部分ＰＴ３の並走部分の長さＰＴ３Ｌよりも小さい。このように、部分ＰＴ１と部分ＰＴ２の離間距離ＳＰ１２が小さい場合には、迂回部である部分ＰＴ３は、回路的にはコイルと見做すことができる。つまり、図８に示す例によれば、差動信号の伝送経路を構成する部分ＰＴ３に、コイルのインダクタンスが追加される。

また、信号伝送経路のインピーダンスには、容量成分、抵抗成分、およびインダクタンス成分が含まれる。本願発明者が検討した所、信号伝送経路の反射量を制御してリターンロスを低減させる観点からは、本実施の形態のように、インピーダンスの成分のうち、主にインダクタンス成分を調整する方法が特に効果的であることが判った。

また、差動信号を伝送する場合、差動対を構成する各伝送経路の長さ、および各経路中のインピーダンスの値が同じ値になっていることが好ましい。したがって、差動対を構成する配線１６ＳＧ１および配線１６ＳＧ２の形状は、配線１６ＳＧ１と配線１６ＳＧ２の中央の仮想線ＶＬ１（図８参照）に対して、線対称な形状になっていることが好ましい。ただし、各伝送経路の長さ、および各経路中のインピーダンスの値を実効的に同じと見做せる程度まで揃えることが出来れば、配線１６ＳＧ１および配線１６ＳＧ２の形状は線対称でなくても良い。

また、本実施の形態では、部分ＰＴ１、部分ＰＴ２、および部分ＰＴ３がそれぞれ同じ配線層に形成されている。このため、部分ＰＴ３には、図４に示すビア配線１６Ｖやスルーホール配線１６Ｔなどが含まれない。ビア配線１６Ｖやスルーホール配線１６Ｔなどの層間導電路が形成されている箇所には、層間導電路を接続するための導体パターンが必要になる。この導体パターンは、配線１６と比較して面積が大きいため、容量性のインピーダンス成分が形成される。ここで、部分ＰＴ３に容量性のインピーダンス成分が含まれると、差動インピーダンスの値の制御が複雑になる。一方、本実施の形態のように、部分ＰＴ１、部分ＰＴ２、および部分ＰＴ３がそれぞれ同じ配線層に形成されている場合、配線パターンの形状および長さにより、インダクタンスを容易に制御することができる。

また、図５に示す例では、部分ＰＴ１、部分ＰＴ２、および部分ＰＴ３がそれぞれ同じ配線層に形成されている。言い換えれば、部分ＰＴ１、部分ＰＴ２、および部分ＰＴ３は、ボンディングパッド１４と同じ配線層に形成されている。更に言い換えれば、本実施の形態では、部分ＰＴ１、部分ＰＴ２、および部分ＰＴ３のそれぞれは、ボンディングパッド１４と同じ、最上層の配線層に形成されている。

図６に示すように、仮にボンディングパッド１４とワイヤ３０との接合部において発生した反射信号ＲＴＮ２を再び反射させる場合、反射信号ＲＴＮ２の減衰を抑制する観点から、ワイヤ３０と部分ＰＴ３との距離が近い方が良い。したがって、本実施の形態のように、部分ＰＴ１、部分ＰＴ２、および部分ＰＴ３のそれぞれは、ボンディングパッド１４と同じ、最上層の配線層に形成されている場合、ワイヤ３０と部分ＰＴ３との距離を短くして、反射信号ＲＴＮ２の減衰を抑制することができる。本実施の形態では、上記したように反射信号ＲＴＮ２の一部は、反射信号ＲＴＮ３として半導体チップ２０の方向に向かって反射され、半導体チップ２０に入力される入力信号ＳＩＧ２の一部になる。したがって、反射信号ＲＴＮ２の減衰を抑制することにより、半導体チップ２０に入力される入力信号ＳＩＧ２の損失を低減できる。

また、部分ＰＴ１、部分ＰＴ２、および部分ＰＴ３のそれぞれが、最上層の配線層に形成されている場合、図６に示すインピーダンスＺ３とインピーダンスＺ２３との距離が短くなるので、反射信号ＲＴＮ２の伝送距離を短くすることができる。このため、反射信号ＲＴＮ２が周囲に伝搬することによる、他の信号伝送経路に対するノイズ源としての影響を低減することができる。言い換えれば、部分ＰＴ１とボンディングパッド１４との距離を近づけることで、反射信号ＲＴＮ２を小さい範囲に閉じ込めることができる。

また、図７に矢印を付して模式的に示すように、インピーダンス不連続点をボンディングパッド１４の近傍に設けた場合、信号伝送経路の見かけ上のインピーダンスＺＳは、最も大きいインピーダンス不連続点であるワイヤ３０のインピーダンスＺ４に向かって徐々に大きくなる。ここで、上記した「見かけ上のインピーダンスＺＳ」とは、信号伝送経路において、信号反射の観点から影響が無視できるほど小さい構成部分のインピーダンス値を取り除いた場合のインピーダンス値である。厳密には、部分ＰＴ１やボンディングパッド１４のインピーダンスは、部分ＰＴ３のインピーダンスよりも小さいが、部分ＰＴ１やボンディングパッド１４の延在距離を短くすることにより、これらのインピーダンス成分を回路上無視することができる。また、見かけ上のインピーダンスＺＳの値は、局所的なインピーダンス値の変化を無視して、複数部分のインピーダンス値を平均して算出する。

そして、図７に示すように、最も大きいインピーダンス不連続点であるワイヤ３０のインピーダンスＺ４に向かって、見かけ上のインピーダンスＺＳの値が徐々に大きくなる場合、図２７に示すように、ワイヤ３０とボンディングパッド１４の境界で急激にインピーダンスＺＳの値が大きくなる場合と比較して信号反射が発生し難い。

つまり、本実施の形態のように、部分ＰＴ１、部分ＰＴ２、および部分ＰＴ３のそれぞれは、ボンディングパッド１４と同じ、最上層の配線層に形成されている場合、図６に示すボンディングパッド１４とワイヤ３０との境界で発生する反射信号ＲＴＮ２の反射量を低減できる。

ただし、本実施の形態に対する変形例として、部分ＰＴ１、部分ＰＴ２、および部分ＰＴ３を最上層以外の配線層に形成しても良い。例えば、図４に示す複数の配線層のうち、コア材である真ん中の絶縁層１７の上面または下面の配線層に、部分ＰＴ１、部分ＰＴ２、および部分ＰＴ３を形成しても良い。あるいは、部分ＰＴ１、部分ＰＴ２、および部分ＰＴ３を配置するスペースが確保可能であれば、最下層の配線層、すなわち、図４に示す複数のランド１２と同じ配線層に部分ＰＴ１、部分ＰＴ２、および部分ＰＴ３を形成しても良い。このように、部分ＰＴ１、部分ＰＴ２、および部分ＰＴ３を最上層以外の配線層に形成した場合でも、図６に示す反射信号ＲＴＮ２を再び反射させる効果は得られる。

また、図５および図８に示す例では、配線１６ＳＧ１、１６ＳＧ２の離間距離ＳＰ１と離間距離ＳＰ２は等しい。本実施の形態のように、信号伝送経路の途中に、インピーダンス値が大きくなる部分ＰＴ３を設ける場合、部分ＰＴ１および部分ＰＴ２のインピーダンス値が異なっていても良い。したがって、離間距離ＳＰ１と離間距離ＳＰ２とが異なっていても良い。ただし、信号伝送経路の全体を所定の値（例えば５０Ω）に揃える観点からは、離間距離ＳＰ１と離間距離ＳＰ２とが互いに等しいことが好ましい。

また、本実施の形態のように、信号伝送を高速で行う場合、他の配線１６（図５参照）からのクロストークノイズの影響を低減させる必要がある。クロストークノイズの影響を低減させるためには、配線間の離間距離を広くすることが好ましいが、その場合、配線密度が低下する。そこで、配線密度を大きくしつつ、かつ、クロストークノイズの影響を低減する観点からは、図５に示すように、差動対の両隣に、基準電位用の配線１６ＶＳ１、１６ＶＳ２が設けられていることが好ましい。例えば図５に示す例では、配線１６ＳＧ１に沿って基準電位用の配線１６ＶＳ１が、配線１６ＳＧ２に沿って基準電位用の配線１６ＶＳ２が、それぞれ並走するように設けられている。また、配線１６ＶＳ１および配線１６ＶＳ２には、基準電位として例えば接地電位が供給されている。このように、高速で信号を伝送する差動対の両隣に、基準電位が供給される配線１６ＶＳ１、１６ＶＳ２を設けることで、他の配線が差動対の近くに存在する場合でも、他の配線からのクロストークノイズの影響を低減できる。

また、図５に示す例では、配線１６ＳＧ１および配線１６ＳＧ２は、配線１６ＶＳ１と配線１６ＶＳ２との間に設けられている。差動信号の伝送経路では、差動対を構成する配線を並走させることで、お互いのノイズを打消し合うように構成される。一方、配線１６ＳＧ１および配線１６ＳＧ２は差動対に対する外部からの電磁波の影響をシールドする機能が要求される。したがって、差動対に沿って、基準電位用の配線１６ＶＳ１、１６ＶＳ２を設ける場合には、迂回した部分ＰＴ３も含め、配線１６ＶＳ１と配線１６ＶＳ２との間に差動対が設けられている必要がある。

なお、図示は省略するが、平面視において、配線間の離間距離を十分に広くすることが可能であれば、基準電位用の配線１６ＶＳ１および配線１６ＶＳ２を設けなくても良い。

＜半導体装置の製造方法＞
次に、図１〜図８を用いて説明した半導体装置ＰＫＧ１の製造工程について説明する。以下の説明では、製造工程の流れを示すフロー図と、図１〜図８を必要に応じて参照しながら説明する。図９は、図１〜図８を用いて説明した半導体装置の製造工程の概要を示す説明図である。なお、本実施の形態では、説明を単純化するために、図３に示す配線基板１０に半導体チップ２０を搭載する実施態様について説明する。しかし、変形例としては、配線基板１０に相当する複数の製品形成領域を備える、所謂多数個取り基板を準備して、複数の半導体装置を一括して組立てた後、製品形成領域毎に個片化する方法もある。この場合、組立工程を効率化することができる。

＜配線基板準備＞
まず、配線基板準備工程では、図３に示す配線基板１０を準備する。本工程で準備する配線基板１０には、上面（表面、チップ搭載面）１０ｔ側にチップ搭載領域（図３に示す半導体チップ２０が搭載される予定領域）が設けられ、チップ搭載領域の周囲には、開口部において絶縁膜（ソルダレジスト膜）１５から露出する複数のボンディングパッド１４が形成されている。また、配線基板１０の上面１０ｔとは反対側の下面（裏面、実装面）１０ｂ（図４参照）には、複数のランド（端子、外部端子、外部電極）１２が形成されている。本工程では、複数のランド１２には、図４に示す半田ボール１１は接続されず、複数のランド１２のそれぞれが開口部において、絶縁膜（ソルダレジスト膜）１３から露出している。

また、本工程で準備する配線基板１０は、図５〜図８を用いて説明した複数の配線１６が既に形成されている。複数の配線１６には、図５に示すように、差動信号の伝送経路を構成する配線１６ＳＧ１、および配線１６ＳＧ２が含まれる。また、複数の配線１６には、および基準電位の供給経路を構成する配線１６ＶＳ１および配線１６ＶＳ２が含まれる。

＜ダイボンド＞
次にダイボンド工程では、図３および図４に示すように配線基板１０の上面１０ｔ上に半導体チップ２０を搭載する。本実施の形態では、半導体チップ２０の裏面２０ｂ（図４参照）と配線基板１０の上面１０ｔとがそれぞれ対向するように、所謂、フェイスアップ実装方式で半導体チップ２０を搭載する。また、図４に示す例では、半導体チップ２０は、接着材５０を介して配線基板１０の上面１０ｔに接着固定される。接着材５０は、例えばエポキシ樹脂などの熱硬化性樹脂からなる。

＜ワイヤボンド＞
次に、ワイヤボンド工程では、図３および図４に示すように、半導体チップ２０の表面２０ｔに形成された複数のパッド２１と、半導体チップ２０の周囲に配置された複数のボンディングパッド１４とを、複数のワイヤ（導電性部材）３０を介して、それぞれ電気的に接続する。

本工程では、例えば金（Ａｕ）、あるいは銅（Ｃｕ）などの金属材料から成るワイヤ３０の一端部を半導体チップ２０のパッド２１に接合し、他端部を配線基板１０のボンディングパッド１４に接合する。接合方式としては、例えば、接合部に超音波を印加して金属結合を形成する方式、熱圧着させる方式、あるいは、超音波と熱圧着を併用する方式、などを用いることができる。なお、図４では、先にワイヤ３０の一部（一端部）をパッド２１に接続する、所謂正ボンディング方式で接続する方法を示している。ただし、変形例としては、ボンディングパッド１４とワイヤ３０の一端部を先に接続する、所謂、逆ボンディング方式でも良い。

＜封止＞
次に、封止工程では、図４に示すように、半導体チップ２０、複数のワイヤ３０、および複数のボンディングパッド１４を樹脂により封止し、封止体４０を形成する。本工程では、配線基板１０の上面１０ｔ上に搭載された半導体チップ２０、複数のワイヤ３０、および複数のボンディングパッド１４を樹脂により封止する。

また、本工程では、キャビティが設けられた上型（第１金型）と、下型（第２金型）を備える成形金型を用いて、所謂、トランスファモールド方式により封止体４０を形成する。詳しくは、本工程では、成形金型で配線基板１０を挟んだ状態で、成形金型のキャビティ内に軟化した樹脂を圧入した後、この樹脂を硬化させることにより、封止体４０を形成する。その後、成形金型と配線基板１０とを剥離させれば、図４に示すように、半導体チップ２０を封止する封止体４０が形成される。

＜ボールマウント＞
次に、ボールマウント工程では、図４に示すように、配線基板１０の下面１０ｂに形成された複数のランド１２に、外部端子になる複数の半田ボール１１を接合する。

本工程では、配線基板１０の下面１０ｂが上方を向くようにした後、配線基板１０の下面１０ｂにおいて露出する複数のランド１２のそれぞれの上に半田ボール１１を配置する。その後、複数の半田ボール１１を加熱することで複数の半田ボール１１とランド１２を接合する。本工程により、複数の半田ボール１１は、配線基板１０を介して半導体チップ２０と電気的に接続される。

ただし、本実施の形態で説明する技術は、アレイ状に半田ボール１１を接合した、所謂ＢＧＡ（Ball Grid Array）型の半導体装置に限って適用させるものではない。例えば、本実施の形態に対する変形例としては、半田ボール１１を形成せず、ランド１２を露出させた状態、あるいはランド１２に半田ボール１１よりも薄く半田ペーストを塗布した状態で出荷する、所謂ＬＧＡ（Land Grid Array）型の半導体装置に適用することができる。ＬＧＡ型の半導体装置の場合には、ボールマウント工程は省略することができる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

＜変形例１＞
例えば、図５では、差動信号を伝送する配線１６ＳＧ１および配線１６ＳＧ２のそれぞれの一箇所に、インピーダンス不連続点となる部分ＰＴ３を設ける例を説明した。しかし、図１０〜図１２に示す変形例の半導体装置ＰＫＧ２のように、配線１６ＳＧ１および配線１６ＳＧ２のそれぞれの複数箇所に、インピーダンス不連続点となる部分ＰＴ３、ＰＴ５を設けても良い。

図１０は、図８に対する変形例である半導体装置における差動信号の伝送経路の一部を拡大して示す拡大平面図である。また、図１１は、図１０に示す信号伝送経路の回路図である。また、図１２は、図１１に示す各部材のインピーダンスの値の例を示す説明図である。

図１０に示す半導体装置ＰＫＧ２は、ワイヤ３０（図１１参照）が接続されるボンディングパッド１４（図１１参照）と外部端子である半田ボール１１（図１１参照）との間に、複数のインピーダンス不連続点が設けられている点で、図８に示す半導体装置ＰＫＧ１と相違する。詳しくは、半導体装置ＰＫＧ２が有する配線１６ＳＧ１および配線１６ＳＧ２のそれぞれは、部分ＰＴ１と部分ＰＴ３との間に設けられ、離間距離ＳＰ３で互いに並走する部分ＰＴ４を更に有している。また、配線１６ＳＧ１および配線１６ＳＧ２のそれぞれは、部分ＰＴ４と部分ＰＴ１との間に設けられ、互いの離間距離が離間距離ＳＰ１、離間距離ＳＰ２、および離間距離ＳＰ３よりも大きくなる方向に迂回して設けられた部分ＰＴ５をさらに有する。なお、離間距離ＳＰ１、ＳＰ２、ＳＰ３はそれぞれ異なる値にしても良いが、図１０に示す例では、離間距離ＳＰ１、ＳＰ２、ＳＰ３は、同じ値になっている。

また、図１０に示す部分ＰＴ１、ＰＴ２、ＰＴ３、ＰＴ４、ＰＴ５は、それぞれ最上層、すなわち、ボンディングパッド１４（図１１参照）と同じ配線層に形成されている。言い換えれば、図１０〜図１２に示す例では、ワイヤ３０が接続されるボンディングパッド１４の近傍に複数のインピーダンス不連続点が設けられている。図１２に矢印を付して模式的に示すように、複数のインピーダンス不連続点をボンディングパッド１４の近傍に設けた場合、信号伝送経路の見かけ上のインピーダンスＺＳは、最も大きいインピーダンス不連続点であるワイヤ３０のインピーダンスＺ４に向かって徐々に大きくなる。ここで、上記したように、「見かけ上のインピーダンスＺＳ」とは、信号伝送経路において、信号反射の観点から影響が無視できるほど小さい構成部分のインピーダンス値を取り除いた場合のインピーダンス値である。厳密には、部分ＰＴ１やボンディングパッド１４のインピーダンスは、部分ＰＴ３や部分ＰＴ５のインピーダンスよりも小さいが、部分ＰＴ１やボンディングパッド１４の延在距離を短くすることにより、これらのインピーダンス成分を回路上無視することができる。また、見かけ上のインピーダンスＺＳの値は、局所的なインピーダンス値の変化を無視して、複数部分のインピーダンス値を平均して算出する。

そして、図１２に示すように、最も大きいインピーダンス不連続点であるワイヤ３０のインピーダンスＺ４に向かって、見かけ上のインピーダンスＺＳの値が徐々に大きくなる場合、図２７に示すように、ワイヤ３０とボンディングパッド１４の境界で急激にインピーダンスＺＳの値が大きくなる場合と比較して信号反射が発生し難い。また、図１２に示すインピーダンスＺＳは、図７に示すインピーダンスＺＳよりもさらに直線的に大きくなっていることが判る。

つまり、図１０〜図１２に示す変形例によれば、図７に示す半導体装置ＰＫＧ１と比較して、図１１に示すボンディングパッド１４とワイヤ３０との境界で発生する反射信号ＲＴＮ２の反射量をさらに低減できる。

ところで、図１０に示す部分ＰＴ５と部分ＰＴ３とは、同じ形状になっている。部分ＰＴ３および部分ＰＴ５のそれぞれは、部分ＰＴ４の延在方向に対して交差する方向に延びる交差部分と、部分ＰＴ４または部分ＰＴ１に沿って延びる並走部分とを有している。また、部分ＰＴ３の並走部分の長さＰＴ３Ｌは、部分ＰＴ５の長さＰＴ５Ｌと同じ長さになっている。このため、部分ＰＴ３のインピーダンスと部分ＰＴ５のインピーダンスは同じ値になる。しかし、部分ＰＴ３と部分ＰＴ５とは互いに近づけて設けられているので、部分ＰＴ４のインピーダンスの影響は無視できるほど小さい。したがって、図１１に示す部分ＰＴ４と部分ＰＴ５との境界では、信号の反射は殆ど発生しない。

なお、本変形例１に対する更なる変形例として、部分ＰＴ１、ＰＴ２、ＰＴ３、ＰＴ４、ＰＴ５のそれぞれを最上層以外の配線層に形成することもできる。この場合、部分ＰＴ５からボンディングパッド１４までの経路距離が長くなるので、図１２に示すように、見かけ上のインピーダンスＺＳの値を除去に大きくすることは難しい。しかし、部分ＰＴ５が他の配線層に形成されている場合でも、図１１に示す反射信号ＲＴＮ２が再び反射するインピーダンス不連続点としては機能する。したがって、信号伝送経路全体としてリターンロス特性を改善することはできる。

また、図５に示す部分ＰＴ３とボンディングパッド１４との距離が十分に近ければ、図５に示す配線構造の場合にも、図６に示す反射信号ＲＴＮ２の反射量を低減することができる。ただし、図１２に示すように、インピーダンスＺＳの値が緩やかに上昇するようにする観点からは、本変形例のように、複数のインピーダンス不連続点を設けることが好ましい。

図１０に示す変形例の半導体装置ＰＫＧ２の構造は、上記した相違点を除き、図８に示す半導体装置ＰＫＧ１と同じである。したがって、重複する説明は省略する。

＜変形例２＞
次に、上記した変形例１と比較して、見かけ上のインピーダンスの変化をさらに緩やかにする変形例について説明する。図１３は、図５に対する変形例である半導体装置の信号伝送経路周辺の拡大平面図である。また、図１４は、図１３に示す差動信号伝送用の配線のうち、迂回した部分の周辺を拡大して示す拡大平面図である。また、図１５は、図１３に示す信号伝送経路の回路図である。また、図１６は、図１５に示す各部材のインピーダンスの値の例を示す説明図である。

図１３〜図１６に示す半導体装置ＰＫＧ３は、ワイヤ３０（図１５参照）が接続されるボンディングパッド１４（図１５参照）と外部端子である半田ボール１１（図１５参照）との間に設けられた複数のインピーダンス不連続点のインピーダンス値が異なっている点で、図１０〜図１２に示す半導体装置ＰＫＧ２と相違する。詳しくは、図１４に示す部分ＰＴ５と部分ＰＴ３とは、異なる形状になっている。部分ＰＴ３および部分ＰＴ５のそれぞれは、部分ＰＴ４の延在方向に対して交差する方向に延びる交差部分と、部分ＰＴ４または部分ＰＴ１に沿って延びる並走部分とを有している。また、図１３に示すように、相対的にボンディングパッド１４に近い位置に設けられている部分ＰＴ５の並走部分の長さＰＴ５Ｌは、部分ＰＴ３の長さＰＴ３Ｌよりも長い。このため、本変形例では、図１６に示すように部分ＰＴ５のインピーダンスは部分ＰＴ３のインピーダンスよりも大きい。

このように、ボンディングパッド１４に向かって、徐々にインピーダンスを大きくすることにより、見かけ上のインピーダンスの変化をさらに緩やかにすることができる。

図１３に示す変形例の半導体装置ＰＫＧ３の構造は、上記した相違点を除き、図１０に示す半導体装置ＰＫＧ２と同じである。したがって、重複する説明は省略する。

＜変形例３＞
また、上記した図５、図１０、図１３では、差動信号を伝送する配線１６ＳＧ１および配線１６ＳＧ２に設けられた、インピーダンス不連続点となる部分ＰＴ３の形状が、部分ＰＴ３において、互いに離れる方向に向かって蛇行するミアンダ形状になっている例を説明した。しかし、部分ＰＴ３の形状には種々の変形例がある。図１７は、図５に対する別の変形例である半導体装置の信号伝送経路周辺の拡大平面図である。また、図１８は、図８に対する別の変形例である半導体装置における差動信号の伝送経路の一部を拡大して示す拡大平面図である。

図１７に示す半導体装置ＰＫＧ４および図１８に示す半導体装置ＰＫＧ５のそれぞれは、部分ＰＴ３の形状が図５に示す半導体装置ＰＫＧ１と相違する。詳しくは、半導体装置ＰＫＧ４および半導体装置ＰＫＧ５の配線１６ＳＧ１および配線１６ＳＧ２のそれぞれは、部分ＰＴ３において、互いに離れる方向に向かって延びているが、蛇行はしていない。言い換えれば、図１７および図１８に示す例では、部分ＰＴ３は、部分ＰＴ１の延在方向に対して交差する方向に延びる交差部分と、交差部分に対して交差する方向に延びる旋回部分とを有している。なお、旋回部分は、部分ＰＴ１や部分ＰＴ２と並走はしていない点で図５に示す半導体装置ＰＫＧ１の部分ＰＴ３の並走部とは相違する。

また、図１７に示す半導体装置ＰＫＧ４が有する部分ＰＴ３は、交差部分の長さＰＴ３Ｗの方が、旋回部分の長さＰＴ３Ｌよりも長い。図１７に示す配線構造の場合、配線１６ＳＧ１および配線１６ＳＧ２の延在方向と交差する方向に、部分ＰＴ３が広く延びているので、部分ＰＴ３のインダクタンス性のインピーダンスの値を大きくすることができる。ただし、配線密度を向上させる観点からは、図１７に示す配線構造よりも、図５に示す半導体装置ＰＫＧ１の配線構造の方が好ましい。

なお、図１７に示す例では、隣り合う配線１６間の距離が十分に広いので、差動信号を伝送する配線１６ＳＧ１および配線１６ＳＧ２の隣に、基準電位用の配線が設けられていない。ただし、図１７に対する変形例としては、差動信号を伝送する配線１６ＳＧ１および配線１６ＳＧ２の両隣に、それぞれ基準電位用の配線が設けられていても良い。

一方、図１８に示す半導体装置ＰＫＧ５が有する部分ＰＴ３は、交差部分の長さＰＴ３Ｗの方が、旋回部分の長さＰＴ３Ｌよりも短い。また、半導体装置ＰＫＧ５が有する部分ＰＴ３の間には、配線１６ＳＧ１および配線１６ＳＧ２のそれぞれと分離した導体パターンＭＰ１が形成されている。図１８に示す配線構造の場合、部分ＰＴ３の迂回距離が大きくはないので、インダクタンス性のインピーダンスの値は、図８に示す半導体装置ＰＫＧ１の場合よりも小さい。

しかし、図１８に示す配線構造の場合、部分ＰＴ３の間に導体パターン（ビアランド、ダミーパターン）ＭＰ１が設けられていることで、信号伝送経路に容量性のインピーダンスが追加される。導体パターンＭＰ１は、他の配線１６と電気的に分離されたフローティングの金属パターンであっても良い。また、導体パターンＭＰ１が基準電位用の配線と電気的に接続されている場合、導体パターンＭＰ１の電位が安定するので、容量性のインピーダンスの値を制御し易いという点で好ましい。

図１７に示す変形例の半導体装置ＰＫＧ４および図１８に示す半導体装置ＰＫＧ５の構造は、上記した相違点を除き、図５および図８に示す半導体装置ＰＫＧ１と同じである。したがって、重複する説明は省略する。

＜変形例４＞
また、上記した図５、図１０、図１３、図１７、図１８では、インピーダンス不連続点となる部分ＰＴ３が、並走部の間に設けられた例を説明した。部分ＰＴ３を設ける位置には種々の変形例がある。例えば、上記実施の形態や変形例１で述べたように、部分ＰＴ３を最上層の配線層以外に設けても良い。また例えば、図１９に示す半導体装置ＰＫＧ６が有する１６ＳＧ１および配線１６ＳＧ２の部分ＰＴ３のように、異なる配線層間を電気的に接続する、ビア配線１６Ｖの近傍に部分ＰＴ３を設けても良い。図１９は、図５に対する別の変形例である半導体装置の信号伝送経路周辺の拡大平面図である。

図１９に示す半導体装置ＰＫＧ６は、ビア配線１６Ｖの近傍に部分ＰＴ３が設けられており、図５に示す部分（並走部）ＰＴ２がない点で、図５に示す半導体装置ＰＫＧ１と相違する。ただし、図１９に示す部分ＰＴ３の形状は、図５および図８に示す部分ＰＴ３の形状と同じである。したがって、図１９に示す実施態様の場合でも、部分ＰＴ３において、差動信号の伝送経路におけるインダクタンス性のインピーダンスを増加させることができる。

また、図１９に示す例では、ボンディングパッド１４よりもビア配線１６Ｖに近い位置に部分ＰＴ３が設けられている。ボンディングパッド１４の近傍は、ビア配線１６Ｖの近傍よりも配線が密集し易い。したがって、本変形例の場合、相対的に配線密度が低い領域に、部分ＰＴ３を設けることで、部分ＰＴ３のインピーダンス値を調整し易いという点で好ましい。

図１９に示す変形例の半導体装置ＰＫＧ６の構造は、上記した相違点を除き、図５に示す半導体装置ＰＫＧ１と同じである。したがって、重複する説明は省略する。

＜変形例５＞
また、上記した実施の形態および各種変形例では、図４に示すように半導体チップ２０と配線基板１０とをワイヤ３０を介して電気的に接続した実施態様について説明した。しかし、変形例としては、ワイヤ３０以外の導電性部材で半導体チップ２０と配線基板１０とを電気的に接続した実施態様にも適用できる。図２０は、図４に対する変形例である半導体装置の断面図である。また、図２１は、図２０に示す半導体装置の信号伝送経路周辺の拡大平面図である。また、図２２は、図２１に示す信号伝送経路の回路図である。また、図２３は、図２２に示す各部材のインピーダンスの値の例を示す説明図である。

図２０〜図２３に示す半導体装置ＰＫＧ７は、配線基板１０と半導体チップ２０との接続方法が、図１〜図８に示す半導体装置ＰＫＧ１と相違する。詳しくは、図２０に示すように、半導体装置ＰＫＧ７は、表面２０ｔと配線基板１０の上面１０ｔとが対向した状態で、所謂、フェイスダウン実装方式により半導体チップ２０が配線基板１０上に搭載されている。

また、半導体チップ２０の複数のパッド２１と配線基板１０の複数のボンディングパッドとは、複数のバンプ電極（導電性部材、突起電極、柱状電極）３１を介して電気的に接続されている。バンプ電極３１は、対向配置されたパッド２１とボンディングパッド１４とを電気的に接続する導電性部材であって、例えば、銅（Ｃｕ）あるいは金（Ａｕ）などの金属材料で形成された突起状の部材の先端に、半田材が接合されている。あるいは、バンプ電極３１をボール状の半田で形成しても良い。

このバンプ電極３１は、図４に示すワイヤ３０と比較して延在距離が短い。このため、図２３に示すようにバンプ電極３１の部分では、インピーダンスは小さい。つまり、図７に示すワイヤ３０の部分のような大きなインピーダンス不連続点は形成されない。しかし、半導体チップ２０が備える回路は、さらに微細な配線パターンに形成されているので、図２３に示すように、半導体チップ２０とバンプ電極３１との境界において、インピーダンス不連続点が形成される。この結果、図２２に示すように、半導体チップ２０とバンプ電極３１との境界において、信号の反射が発生し、反射信号ＲＴＮ２が、半田ボール１１に向かって進行する。

そこで、半導体装置ＰＫＧ７は、図２１に示すように、差動対を構成する配線１６ＳＧ１および１６ＳＧ２の途中に、お互いの離間距離が大きくなる部分ＰＴ３が設けられている。本変形例の場合、ボンディングパッド１４とバンプ電極３１との接続部におけるインピーダンスの差は、例えば図７に示すボンディングパッド１４とワイヤ３０との接続部分におけるインピーダンスの差のように大きくはない。しかし、本変形例によれば、仮に、反射信号ＲＴＮ２が発生したとしても、部分ＰＴ３を設けることにより、この反射信号ＲＴＮ２を再反射させることができる。また、部分ＰＴ３を最上層に設ければ、反射信号ＲＴ２を、反射が発生した箇所の近傍で閉じ込めることができる。また、本変形例では、半導体チップ２０とバンプ電極３１との境界において発生する反射信号ＲＴＮ２の反射量は、例えば図６を用いて説明したワイヤ３０とボンディングパッド１４との境界で発生する反射信号ＲＴＮ２の反射量よりも小さい。したがって、半導体装置ＰＫＧ７が有する部分ＰＴ３のインピーダンス値は、図５に示す半導体装置ＰＫＧ１が有する部分ＰＴ３のインピーダンス値よりも小さくて良い。この場合、図２２に示す部分ＰＴ２と部分ＰＴ３との境界で発生する反射信号ＲＴＮ１の反射量を低減することができる。

＜変形例６＞
また、例えば、上記の通り種々の変形例について説明したが、上記で説明した各変形例同士を組み合わせて適用することができる。

１０ 配線基板（パッケージ基板）
１０ｂ 下面（裏面、実装面）
１０ｓ 側面
１０ｔ 上面（表面、チップ搭載面）
１１ 半田ボール（外部端子、電極、外部電極）
１２ ランド（外部端子、電極、外部電極）
１３ 絶縁膜（ソルダレジスト膜）
１４、１４ＳＧ１、１４ＳＧ２ ボンディングパッド（端子、内部端子、電極、ボンディングリード、ボンディングフィンガ）
１５ 絶縁膜（ソルダレジスト膜）
１６、１６ＳＧ１、１６ＳＧ２、１６ＶＳ１、１６ＶＳ２ 配線
１６Ｔ スルーホール配線
１６Ｖ ビア配線
１７ 絶縁層
２０ 半導体チップ
２０ｂ 裏面（主面、下面）
２０ｓ 側面
２０ｔ 表面（主面、上面）
２１、２１ＳＧ１、２１ＳＧ２ パッド（電極、チップ電極）
３０、３０ＳＧ１、３０ＳＧ２ ワイヤ（導電性部材）
３１ バンプ電極（導電性部材、突起電極、柱状電極）
４０ 封止体
５０ 接着材
ＭＰ１ 導体パターン（ビアランド、ダミーパターン）
ＰＫＧ１、ＰＫＧ２、ＰＫＧ３、ＰＫＧ４、ＰＫＧ５、ＰＫＧ６、ＰＫＧ７、ＰＫＧｈ１ 半導体装置
ＰＴ１、ＰＴ２、ＰＴ４ 部分（並走部）
ＰＴ３、ＰＴ５ 部分（迂回部）
ＲＴＮ１、ＲＴＮ２、ＲＴＮ３ 反射信号
ＳＩＧ１、ＳＩＧ２ 入力信号
ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ１２ 離間距離
ＶＬ１ 仮想線
Ｚ０、Ｚ１、ＺＰ２、ＺＰ３、Ｚ４、Ｚ５、Ｚ２１、Ｚ２２、Ｚ２３、Ｚ２４、Ｚ２５、ＺＳ インピーダンス

Claims (16)

1. 第１面、前記第１面に形成された複数の内部端子、前記第１面とは反対側の第２面、および前記第２面に形成され、かつ、前記複数の内部端子とそれぞれ電気的に接続された複数の外部端子、および前記複数の内部端子と前記複数の外部端子をそれぞれ繋ぐ複数の配線、を有する配線基板と、
   複数のパッドを有し、前記配線基板の前記第１面上に搭載された半導体チップと、
   前記複数のパッドと前記複数の内部端子を、それぞれ電気的に接続する複数の導電性部材と、
   を含み、
   前記複数のパッドは、第１パッドと、前記第１パッドの隣に位置する第２パッドと、を有し、
   前記複数の内部端子は、前記複数の導電性部材のうちの第１導電性部材を介して前記第１パッドと電気的に接続される第１内部端子と、前記複数の導電性部材のうちの第２導電性部材を介して前記第２パッドと電気的に接続され、かつ、前記第１内部端子の隣に位置する第２内部端子と、を有し、
   前記複数の配線は、前記第１内部端子に繋がる第１配線と、前記第２内部端子に繋がる第２配線と、を有し、
   前記第１配線および前記第２配線は、差動信号を伝送する差動対を構成し、
   平面視において、前記第１配線および前記第２配線のそれぞれは、
   第１の離間距離で互いに並走する第１部分と、
   前記第１部分と同じ配線層に設けられ、第２の離間距離で互いに並走する第２部分と、
   前記第１部分と前記第２部分との間に設けられ、互いの離間距離が前記第１の離間距離および前記第２の離間距離よりも大きくなる方向に迂回して設けられた第３部分と、
   を有し、
   差動対を構成する前記第１配線および前記第２配線の形状は、前記第１配線と前記第２配線の中央の第１仮想線に対して、線対称な形状になっている、半導体装置。
2. 請求項１において、
   前記第１配線と前記第２配線とには、それぞれ反対極性の信号電流が流れる、半導体装置。
3. 請求項１において、
   前記第１部分、前記第２部分、および前記第３部分は、前記複数の内部端子と同じ配線層に形成されている、半導体装置。
4. 請求項１において、
   前記第１配線および前記第２配線のそれぞれは、前記第３部分において、互いに離れる方向に向かって蛇行している、半導体装置。
5. 請求項１において、
   前記第１配線および前記第２配線がそれぞれ有する前記第３部分は、前記第１部分に対して交差する方向に延びる交差部分と、前記第１部分または前記第２部分と並走するように延びる並走部分と、をさらに有する、半導体装置。
6. 請求項１において、
   前記第３部分のインピーダンスは、前記半導体チップのインピーダンスよりも小さい、半導体装置。
7. 請求項１において、
   前記第１の離間距離と前記第２の離間距離は互いに等しい、半導体装置。
8. 請求項１において、
   前記複数の配線は、前記第１配線の隣に前記第１配線に沿って設けられ、前記半導体チップに基準電位を供給する第１基準電位配線と、前記第２配線の隣に前記第２配線に沿って設けられ、前記半導体チップに基準電位を供給する第２基準電位配線と、を有し、
   前記第１配線および前記第２配線は、前記第１基準電位配線および前記第２基準電位配線の間に配置されている、半導体装置。
9. 請求項１において、
   前記複数の導電性部材は、ワイヤである、半導体装置。
10. 請求項９において、
    前記第３部分のインピーダンスは、前記ワイヤのインピーダンスよりも小さい、半導体装置。
11. 請求項１において、
    前記第１配線および前記第２配線のそれぞれは、
    前記第１部分と前記第３部分との間に設けられ、第３の離間距離で互いに並走する第４部分と、
    前記第４部分と前記第１部分との間に設けられ、互いの離間距離が前記第１の離間距離、前記第２の離間距離、および前記第３の離間距離よりも大きくなる方向に迂回して設けられた第５部分と、
    をさらに有する、半導体装置。
12. 請求項１１において、
    前記第１部分、前記第２部分、前記第３部分、前記第４部分、および前記第５部分は、前記複数の内部端子と同じ配線層に形成されている、半導体装置。
13. 請求項１２において、
    前記第１配線および前記第２配線がそれぞれ有する前記第３部分および前記第５部分は、前記第１部分に対して交差する方向に延びる交差部分と、前記第１部分、前記第２部分、または前記第４部分と並走するように延びる並走部分と、をさらに有する、半導体装置。
14. 請求項１３において、
    前記第５部分は、前記第３部分よりも前記第１内部端子または前記第２内部端子に近い位置に設けられ、
    前記第５部分の並走部分の長さは、前記第３部分の並走部分の長さよりも長い、半導体装置。
15. 請求項８において、
    前記第１配線および前記第２配線がそれぞれ有する前記第３部分の間には、前記第１配線および前記第２配線と分離した第１導体パターンが形成されている、半導体装置。
16. 第１面、前記第１面に形成された複数の内部端子、前記第１面とは反対側の第２面、および前記第２面に形成され、かつ、前記複数の内部端子とそれぞれ電気的に接続された複数の外部端子、および前記複数の内部端子と前記複数の外部端子をそれぞれ繋ぐ複数の配線、を有する配線基板と、
    複数のパッドを有し、前記配線基板の前記第１面上に搭載された半導体チップと、
    前記複数のパッドと前記複数の内部端子を、それぞれ電気的に接続する複数の導電性部材と、
    を含み、
    前記複数のパッドは、第１パッドと、前記第１パッドの隣に位置する第２パッドと、を有し、
    前記複数の内部端子は、前記複数の導電性部材のうちの第１導電性部材を介して前記第１パッドと電気的に接続される第１内部端子と、前記複数の導電性部材のうちの第２導電性部材を介して前記第２パッドと電気的に接続され、かつ、前記第１内部端子の隣に位置する第２内部端子と、を有し、
    前記複数の配線は、差動信号を伝送する差動対を構成し、前記第１内部端子に繋がる第１配線と、前記第２内部端子に繋がる第２配線と、を有し、
    平面視において、前記第１配線および前記第２配線のそれぞれは、
    第１の離間距離で互いに並走する第１部分と、
    前記第１部分と同じ配線層に設けられ、互いの離間距離が前記第１の離間距離よりも大きくなる方向に迂回して設けられた第２部分と、
    を有し、
    前記第１配線および前記第２配線のそれぞれは、前記第２部分において、互いに離れる方向に向かって蛇行している、半導体装置。

Images