TW201946244A - 具有電磁干擾屏蔽層的半導體封裝 - Google Patents

具有電磁干擾屏蔽層的半導體封裝 Download PDF

Info

Publication number
TW201946244A
TW201946244A TW107139327A TW107139327A TW201946244A TW 201946244 A TW201946244 A TW 201946244A TW 107139327 A TW107139327 A TW 107139327A TW 107139327 A TW107139327 A TW 107139327A TW 201946244 A TW201946244 A TW 201946244A
Authority
TW
Taiwan
Prior art keywords
conductive structure
layer
semiconductor package
wafer
solder resist
Prior art date
Application number
TW107139327A
Other languages
English (en)
Other versions
TWI791658B (zh
Inventor
崔福奎
嚴柱日
林相俊
Original Assignee
南韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商愛思開海力士有限公司 filed Critical 南韓商愛思開海力士有限公司
Publication of TW201946244A publication Critical patent/TW201946244A/zh
Application granted granted Critical
Publication of TWI791658B publication Critical patent/TWI791658B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

半導體封裝可以包括：佈置在基板上的晶片；佈置在所述基板上的導電結構，該導電結構包括導電結構框架，所述導電結構框架包括面向所述晶片的至少一個側表面的側表面，並且所述導電結構包括從所述導電結構框架朝所述基板的邊緣延伸的導電結構指狀物；以及電磁干擾(EMI)屏蔽層，該EMI屏蔽層覆蓋所述晶片以及所述導電結構，並且接觸所述導電結構指狀物中的一個或者多個導電結構指狀物的端部的側表面。

Description

具有電磁干擾屏蔽層的半導體封裝
本公開的各種實施方式總體涉及半導體封裝，並且更具體地涉及具有電磁干擾(EMI)屏蔽層的半導體封裝。
相關申請的交叉引用
本申請案於35 U.S.C.§119(a)的規範下主張於2018年4月25日遞交的申請號為10-2018-0048036的韓國申請的優先權，該韓國申請案通過援引整體併入本文中。
通常，半導體裝置可以由各種電子裝置整合。在這種情況下，從一些電子裝置直接輻射或傳導的電磁波可能降低其他電子裝置的接收功能或者可能引起其他電子裝置的故障。特別地，如果在諸如行動電話之類的可攜式電子系統中採用高度整合和緊湊的半導體裝置，則可能需要有效地屏蔽半導體裝置，以便保護半導體裝置免受佈置在可攜式電子系統中的電子裝置產生的電磁干擾(EMI)現象。
根據一個實施方式，一種半導體封裝可以包括：佈置在基板上 的晶片；佈置在所述基板上的導電結構，該導電結構包括導電結構框架，所述導電結構框架包括面向所述晶片的至少一個側表面的側表面，並且所述導電結構包括從所述導電結構框架朝所述基板的邊緣延伸的導電結構指狀物；以及電磁干擾(EMI)屏蔽層，該EMI屏蔽層覆蓋所述晶片以及所述導電結構，並且接觸所述導電結構指狀物中的一個或者多個導電結構指狀物的端部的側表面。
根據一個實施方式，一種半導體封裝可以包括基板、晶片、導電結構、模製構件以及電磁干擾(EMI)屏蔽層。所述基板可以包括：基板主體，該基板主體具有連接到接地端子的互連層；上阻焊劑層，該上阻焊劑層佈置在所述基板主體的頂表面上；以及下阻焊劑層，該下阻焊劑層佈置在所述基板主體的底表面上。所述晶片可以佈置在所述上阻焊劑層上。所述導電結構可以佈置在所述上阻焊劑層上。所述導電結構可以包括：第一導電結構框架，所述第一導電結構框架與所述晶片的側表面間隔開並沿第一方向延伸；第二導電結構框架，該第二導電結構框架與所述晶片的另一側表面間隔開並且沿所述第一方向延伸；多個第一導電結構指狀物，所述多個第一導電結構指狀物從所述第一導電結構框架的與所述晶片相反的外側表面延伸；以及多個第二導電結構指狀物，所述多個第二導電結構指狀物從所述第二導電結構框架的與所述晶片相反的外側表面延伸。所述模製構件可以佈置成覆蓋所述晶片和所述導電結構。所述模製構件可以佈置成暴露所述第一導電結構框架的兩端的側表面、所述第二導電結構框架的兩端的側表面、所述第一導電結構指狀物的端部的側表面以及所述第二導電結構指狀物的端部的側表面。所述電磁干擾(EMI)屏蔽層可以覆蓋所述模製構件的頂表面和側表面。所述EMI屏蔽層可以接觸所述第一和第二導電結構框架的暴露側表面以及所述第一和第二導電結構指狀物的暴露側表面。
根據一個實施方式，一種半導體封裝可以包括基板、晶片、導 電結構、模製構件以及電磁干擾(EMI)屏蔽層。所述基板可以包括：基板主體，該基板主體具有連接到接地端子的互連層；上阻焊劑層，該上阻焊劑層佈置在所述基板主體的頂表面上；以及下阻焊劑層，該下阻焊劑層佈置在所述基板主體的底表面上。所述晶片可以佈置在所述上阻焊劑層上。所述導電結構可以佈置在所述上阻焊劑層上。所述導電結構可以包括導電結構框架以及多個導電結構指狀物。所述導電結構框架可以具有閉環形狀以圍繞晶片的所有側表面並與所述晶片間隔開，並且所述多個導電結構指狀物可以從所述導電結構框架的外側表面朝所述基板的邊緣延伸。所述模製構件可以佈置成覆蓋所述晶片和所述導電結構，並暴露所述導電結構指狀物的端部的側表面。所述電磁干擾(EMI)屏蔽層可以覆蓋所述模製構件的頂表面和側表面，並接觸所述電結構指狀物的所述端部的暴露側表面。
根據一個實施方式，一種半導體封裝可以包括基板、晶片、導電結構、模製構件以及電磁干擾(EMI)屏蔽層。所述基板可以包括：基板主體，該基板主體具有連接到接地端子的第一和第二互連層；上阻焊劑層，該上阻焊劑層佈置在所述基板主體的頂表面上；以及下阻焊劑層，該下阻焊劑層佈置在所述基板主體的底表面上。所述晶片可以佈置在所述上阻焊劑層上。所述導電結構可以佈置在所述上阻焊劑層上。所述導電結構可以包括：第一導電結構框架，所述第一導電結構框架與所述晶片的側表面間隔開並沿第一方向延伸；第二導電結構框架，該第二導電結構框架與所述晶片的另一側表面間隔開並且沿所述第一方向延伸；多個第一導電結構指狀物，所述多個第一導電結構指狀物從所述第一導電結構框架的與所述晶片相反的外側表面延伸；以及多個第二導電結構指狀物，所述多個第二導電結構指狀物從所述第二導電結構框架的與所述晶片相反的外側表面延伸。所述模製構件可以佈置成覆蓋所述晶片和所述導電結構。所述模製構件可以佈置成暴露所述第一導電結構框架的兩端的 側表面、所述第二導電結構框架的兩端的側表面、所述第一導電結構指狀物的端部的側表面以及所述第二導電結構指狀物的端部的側表面。所述電磁干擾(EMI)屏蔽層可以覆蓋所述模製構件的頂表面和側表面。所述EMI屏蔽層可以接觸所述第一和第二導電結構框架的暴露側表面以及所述第一和第二導電結構指狀物的暴露側表面。
100A‧‧‧半導體封裝
100B‧‧‧半導體封裝
110‧‧‧基板
110’‧‧‧基板
111‧‧‧基板主體
112‧‧‧上阻焊劑層
113‧‧‧下阻焊劑層
121-1A‧‧‧下互連層
121-1A’‧‧‧下互連層
121-1B‧‧‧中間互連層
121-1B’‧‧‧中間互連層
121-1C‧‧‧上互連層
121-1C’‧‧‧上互連層
121-2A‧‧‧下互連層
121-2B‧‧‧中間互連層
121-2C‧‧‧上互連層
121-3A‧‧‧下互連層
121-3B‧‧‧中間互連層
121-3C‧‧‧上互連層
121-4A‧‧‧下互連層
121-4A’‧‧‧下互連層
121-4B‧‧‧中間互連層
121-4B’‧‧‧中間互連層
121-4C‧‧‧上互連層
121-4C’‧‧‧上互連層
131‧‧‧通孔
132‧‧‧通孔
133‧‧‧通孔
134‧‧‧通孔
135‧‧‧通孔
136‧‧‧通孔
151‧‧‧接合襯墊
161‧‧‧晶片
165‧‧‧導線
171‧‧‧黏合劑
172‧‧‧黏合劑
180‧‧‧導電結構
181A‧‧‧導電結構框架
181A-1‧‧‧側表面
181A-2‧‧‧側表面
181B‧‧‧導電結構框架
181B-1‧‧‧側表面
181B-2‧‧‧側表面
182A‧‧‧導電結構指狀物
182B‧‧‧導電結構指狀物
183A‧‧‧側表面
183B‧‧‧側表面
184A‧‧‧側表面
184B‧‧‧側表面
192‧‧‧模製構件
194‧‧‧電磁干擾(EMI)屏蔽層
194’‧‧‧電磁干擾(EMI)屏蔽層
196-1‧‧‧焊球
196-2‧‧‧焊球
196-3‧‧‧焊球
196-4‧‧‧焊球
196-5‧‧‧焊球
200A‧‧‧半導體封裝
200B‧‧‧半導體封裝
210‧‧‧基板
210’‧‧‧基板
211‧‧‧基板主體
212‧‧‧上阻焊劑層
212’‧‧‧上阻焊劑層
213‧‧‧下阻焊劑層
221-1A‧‧‧下互連層
221-1B‧‧‧中間互連層
221-1C‧‧‧上互連層
221-2A‧‧‧下互連層
221-2B‧‧‧中間互連層
221-2C‧‧‧上互連層
221-3A‧‧‧下互連層
221-3B‧‧‧中間互連層
221-3C‧‧‧上互連層
221-4A‧‧‧下互連層
221-4B‧‧‧中間互連層
221-4C‧‧‧上互連層
231‧‧‧通孔
232‧‧‧通孔
233‧‧‧通孔
234‧‧‧通孔
235‧‧‧通孔
236‧‧‧通孔
251‧‧‧接觸襯墊
261‧‧‧晶片
271‧‧‧黏合劑
280‧‧‧導電結構
281A‧‧‧導電結構框架
281A-1‧‧‧側表面
281A-2‧‧‧側表面
281B‧‧‧導電結構框架
281B-1‧‧‧側表面
281B-2‧‧‧側表面
282A‧‧‧導電結構指狀物
282B‧‧‧導電結構指狀物
283A‧‧‧側表面
283B‧‧‧側表面
284A‧‧‧側表面
284B‧‧‧側表面
288‧‧‧導電黏合劑層
292‧‧‧模製構件
294‧‧‧電磁干擾(EMI)屏蔽層
296-1‧‧‧焊球
296-2‧‧‧焊球
296-3‧‧‧焊球
296-4‧‧‧焊球
296-5‧‧‧焊球
300A‧‧‧半導體封裝
300B‧‧‧半導體封裝
310‧‧‧基板
311‧‧‧基板主體
312‧‧‧上阻焊劑層
313‧‧‧下阻焊劑層
321-1A‧‧‧下互連層
321-1A’‧‧‧下互連層
321-1B‧‧‧中間互連層
321-1B’‧‧‧中間互連層
321-1C‧‧‧上互連層
321-1C’‧‧‧上互連層
321-2A‧‧‧下互連層
321-2B‧‧‧中間互連層
321-2C‧‧‧上互連層
321-3A‧‧‧下互連層
321-3B‧‧‧中間互連層
321-3C‧‧‧上互連層
321-4A‧‧‧下互連層
321-4A’‧‧‧下互連層
321-4B‧‧‧中間互連層
321-4B’‧‧‧中間互連層
321-4C‧‧‧上互連層
321-4C’‧‧‧上互連層
331‧‧‧通孔
332‧‧‧通孔
333‧‧‧通孔
334‧‧‧通孔
335‧‧‧通孔
336‧‧‧通孔
351‧‧‧接合襯墊
361‧‧‧晶片
361-1‧‧‧側表面
365‧‧‧導線
371‧‧‧黏合劑
372‧‧‧黏合劑
380‧‧‧導電結構
381‧‧‧導電結構框架
381-1‧‧‧內側表面
381-2‧‧‧外側表面
382‧‧‧導電結構指狀物
384‧‧‧側表面
392‧‧‧模製構件
394’‧‧‧電磁干擾(EMI)屏蔽層
396-1‧‧‧焊球
396-2‧‧‧焊球
396-3‧‧‧焊球
396-4‧‧‧焊球
396-5‧‧‧焊球
400A‧‧‧半導體封裝
400B‧‧‧半導體封裝
410‧‧‧基板
410’‧‧‧基板
411‧‧‧基板主體
412‧‧‧上阻焊劑層
412’‧‧‧上阻焊劑層
413‧‧‧下阻焊劑層
421-1A‧‧‧下互連層
421-1B‧‧‧中間互連層
421-1C‧‧‧上互連層
421-2A‧‧‧下互連層
421-2B‧‧‧中間互連層
421-2C‧‧‧上互連層
421-3A‧‧‧下互連層
421-3B‧‧‧中間互連層
421-3C‧‧‧上互連層
421-4A‧‧‧下互連層
421-4B‧‧‧中間互連層
421-4C‧‧‧上互連層
431‧‧‧通孔
432‧‧‧通孔
433‧‧‧通孔
434‧‧‧通孔
435‧‧‧通孔
436‧‧‧通孔
451‧‧‧接觸襯墊
461‧‧‧晶片
461-1‧‧‧側表面
471‧‧‧黏合劑
480‧‧‧導電結構
481‧‧‧導電結構框架
481-1‧‧‧內側表面
481-2‧‧‧外側表面
482‧‧‧導電結構指狀物
484‧‧‧側表面
488‧‧‧導電黏合劑層
492‧‧‧模製構件
494‧‧‧電磁干擾(EMI)屏蔽層
496-1‧‧‧焊球
496-2‧‧‧焊球
496-3‧‧‧焊球
496-4‧‧‧焊球
496-5‧‧‧焊球
鑒於附圖和隨附的詳細描述，本公開的各種實施方式將變得更加顯而易見，在附圖中：圖1是示出根據本公開的實施方式的半導體封裝的平面結構的佈局圖。
圖2是沿圖1的線I-I'剖取的截面圖。
圖3是示出圖2中所示的半導體封裝的另一實施例的截面圖。
圖4是示出根據本公開的其他實施方式的半導體封裝的平面結構的佈局圖。
圖5是沿圖4的線Ⅱ-Ⅱ'剖取的截面圖。
圖6是示出圖5中所示的半導體封裝的另一實施例的截面圖。
圖7是示出根據本公開的其他實施方式的半導體封裝的平面結構的佈局圖。
圖8是沿圖7的線Ⅲ-Ⅲ'剖取的截面圖。
圖9是示出圖8中所示的半導體封裝的另一實施例的截面圖。
圖10是示出根據本公開的其他實施方式的半導體封裝的平面結構的佈局圖。
圖11是沿圖10的線Ⅳ-Ⅳ'剖取的截面圖。
圖12是示出圖11中所示的半導體封裝的其他實施例的截面圖。
在本公開的各種實施方式的以下描述中，要理解，術語“第一”和“第二”旨在標識元件，但不用於僅定義元件本身或用於表示具體順序。另外，當一個元件被稱為位於另一個元件“上面”、“之上”、“上方”、“下方”或“之下”時，它理應指的是相對位置關係，但不用於限制元件直接接觸另一元件，或者它們之間存在至少一個中間元件的這樣情況。因此，本文中使用的諸如“在......上面”、“在......之上”、“在......上方”、“在......下方”、“在......之下”、“在......下面”之類的術語僅用於描述特定實施方式的目的而不是旨在限制本公開的範圍。而且，當一個元件被稱為“連接”或“耦合”到另一個元件時，該元件可以直接電連接或機械連接或耦合到另一個元件，或者可以通過替換它們之間的另一個元件形成連接關係或耦合關係。
各種實施方式可以涉及具有電磁干擾(EMI)屏蔽層的半導體封裝。
在半導體封裝中，屏蔽半導體封裝免受電磁干擾(EMI)現象的一般方法可以包括在形成模製層之後在每個半導體封裝的模製層和側表面上形成EMI屏蔽層。在這種情況下，EMI屏蔽層可以形成為接觸佈置在封裝基板中的互連層的側表面。接觸EMI屏蔽層的互連層可以借助附接到封裝基板的底表面的外部連接裝置接地。通常，封裝基板可以具有減小的厚度。因此，還可以減小EMI屏蔽層和接地互連層之間的接觸面積。在這種情況下，EMI屏蔽層和接地互連層之間的接觸電阻值可能變得更高並且不均勻，從而導致EMI屏蔽效果降低。因此，本公開的各種實施方式提供了這樣的半導體封裝，該半導體封裝包括佈置在封裝基板的頂表面上的接地導電結構，以使多個暴露側表面和 EMI屏蔽層佈置成與接地導電結構的暴露側表面接觸。根據具有上述構造的半導體封裝，接地導電結構和EMI屏蔽層之間的接觸電阻值可以變低並且穩定，從而改善EMI屏蔽效果，而與封裝基板的厚度無關。
圖1是示出根據本公開的實施方式的半導體封裝100A的平面結構的佈局圖，並且圖2是沿圖1的線I-I'剖取的截面圖。圖1中省略了圖2中所示的模製構件192和EMI屏蔽層194。參照圖1和圖2，半導體封裝100A可以構造成包括基板110、晶片161、導電結構180、模製構件192和EMI屏蔽層194。基板110可以包括基板主體111、佈置在基板主體111的頂表面上的上阻焊劑層112以及佈置在基板主體111的底表面上的下阻焊劑層113。基板主體111中可以佈置三層互連結構。雖然圖2示出了互連結構由位於不同水平面的三個層組成的實施例，但是本公開不限於此。例如，在一些其他實施方式中，互連結構中包括的層可以位於一個水平面、兩個不同水平面、四個不同水平面或更多不同水平面。另外，所述實施方式中的互連結構僅是合適結構的一個實施例。也就是說，佈置在基板主體111中的互連結構可以根據半導體封裝100A之目的變型成各種不同形式中的任何一種。
基板主體111中的互連結構可以構造成包括：佈置在基板主體111的下部中的下互連層121-1A、121-2A、121-3A和121-4A；佈置在基板主體111的上部中的上互連層121-1C、121-2C、121-3C和121-4C；以及佈置在基板主體111的中部中的中間互連層121-1B、121-2B、121-3B和121-4B。位於不同水平面的互連層可以利用各種技術彼此電連接。例如，位於不同水平面的互連層可以借助通孔結構彼此電連接。在一個實施方式中，下互連層121-1A和上互連層121-1C可以借助第一通孔131彼此電連接。上互連層121-2C和121-3C可以分別借助第二通孔132和第四通孔134電連接到中間互連層121-2B和121-3B。中間互連層121-2B和121-3B可以分別借助第三通孔133和第五通孔135電連接到下 互連層121-2A和121-3A。下互連層121-4A和上互連層121-4C可以借助第六通孔136彼此電連接。雖然未在圖中示出，但是中間互連層121-1B可以借助其他通孔電連接到下互連層121-1A和上互連層121-1C，並且中間互連層121-4B也可以借助其他通孔電連接到下互連層121-4A和上互連層121-4C。
上阻焊劑層112可以佈置在基板主體111的頂表面以及上互連層121-1C、121-2C、121-3C和121-4C的頂表面上。上阻焊劑層112可以具有暴露上互連層121-1C和121-4C的部分的開口。接合襯墊151可以分別佈置在上互連層121-1C和121-4C的暴露部分上。接合襯墊151的數量可以是兩個或更多個。接合襯墊151可以佈置成不與晶片161和導電結構180垂直重疊。下阻焊劑層113可以佈置在基板主體111的底表面以及下互連層121-1A、121-2A、121-3A和121-4A的底表面上。下阻焊劑層113可以具有暴露下互連層121-1A、121-2A、121-3A和121-4A的部分的開口。
焊球196-1、196-2、196-3、196-4和196-5可以佈置在下互連層121-1A、121-2A、121-3A和121-4A的暴露部分上。焊球196-1、196-2、196-3、196-4和196-5可以附接到外部電子裝置的主機板以用作半導體封裝100A和主機板之間的信號發射器。在一個實施方式中，焊球196-1、196-2、196-3、196-4和196-5中的連接到下互連層121-1A的焊球196-1和連接到下互連層121-4A的焊球196-5可以連接到接地端子，並且其餘的焊球196-2、196-3和196-4可以對應用於傳輸信號和電源電壓的連接裝置。在這種情況下，接合襯墊151可以通過上互連層121-1C和121-4C、第一通孔131和第六通孔136以及下互連層121-1A和121-4A連接到具有接地電壓的焊球196-1和196-5。在一些情況下，接合襯墊151可以通過上互連層121-1C和121-4C、中間互連層121-1B和121-4B、第一通孔131和第六通孔136以及下互連層121-1A和121-4A連接到具有接地電壓的焊球196-1和196-5。在一個實施方式中，下互連層121-1A和121-4A、中間互連層 121-1B和121-4B以及上互連層121-1C和121-4C可以佈置在基板主體111中，使得下互連層121-1A和121-4A、中間互連層121-1B和121-4B以及上互連層121-1C和121-4C的側表面不在基板主體111的側表面處暴露。
晶片161可以利用黏合劑171附接到上阻焊劑層112的第一區域(例如，晶片附接區域)。雖然圖中未示出，但是晶片161可以借助導線電連接到佈置在基板主體111中的互連層。另選地，晶片161可以利用覆晶接合技術而不利用任何導線電連接到佈置在基板主體111中的互連層。導電結構180可以利用黏合劑172附接到上阻焊劑層112的第二區域。黏合劑172可以包括絕緣材料。導電結構180可以構造成包括第一導電結構框架181A、第二導電結構框架181B、多個第一導電結構指狀物182A和多個第二導電結構指狀物182B。
第一導電結構框架181A和第二導電結構框架181B可以分別佈置在晶片161的兩側，並且可以沿第一方向延伸以具有條帶形狀。另外，第一導電結構框架181A和第二導電結構框架181B中的每一者均可以設置成在與第一方向交叉的第二方向上具有均勻的寬度。第一導電結構框架181A可以具有面向半導體封裝100A的中央部的第一側表面181A-1和面對半導體封裝100A的外部區域的第二側表面181A-2。也就是說，第一導電結構框架181A的第一側表面181A-1可以定位成面向晶片161，並且第一導電結構框架181A的第二側表面181A-2可以位於背對晶片161的相反側(即，位於與晶片161相反的那一側)。第二導電結構框架181B可以具有面向半導體封裝100A的中央部的第一側表面181B-1和面對半導體封裝100A的外部區域的第二側表面181B-2。也就是說，第二導電結構框架181B的第一側表面181B-1可以定位成面向晶片161，並且第二導電結構框架181B的第二側表面181B-2可以位於背對晶片161的相反側(即，位於與晶片161相反的那一側)。因此，第一導電結構框架181A的第一側表面181A-1和第二導電結構框架181B的第一側表面181B-1可以在第二方向上彼此間 隔開並且可以彼此面對。第一導電結構框架181A的沿第一方向和與第一方向相反的方向延伸的兩端可以分別具有與基板110的兩個側表面垂直對準的側表面183A。類似地，第二導電結構框架181B的沿第一方向和與第一方向相反的方向延伸的兩端也可以分別具有與基板110的兩個側表面垂直對準的側表面183B。
多個第一導電結構指狀物182A可以沿第二方向從第一導電結構框架181A的第二側表面181A-2延伸。也就是說，第一導電結構框架181A和多個第一導電結構指狀物182A可以構成單個統一體，而第一導電結構框架181A和多個第一導電結構指狀物182A中的每一者之間沒有任何異質接面。多個第一導電結構指狀物182A可以佈置成沿第一方向彼此間隔開。沿第二方向延伸的第一導電結構指狀物182A中的每一者的端部的側表面184A可以與基板110的側表面垂直對準。多個第二導電結構指狀物182B可以沿與第二方向相反的方向從第二導電結構框架181B的第二側表面181B延伸。也就是說，第二導電結構框架181B和多個第二導電結構指狀物182B可以構成單個統一體，而第二導電結構框架181B與多個第二導電結構指狀物182B中的每一者之間沒有任何異質接面。多個第二導電結構指狀物182B可以佈置成在第一方向上彼此間隔開。沿與第二方向相反的方向延伸的第二導電結構指狀物182B中的每一者的端部的側表面184B可以與基板110的側表面垂直對準。第一導電結構框架181A和第二導電結構框架181B中的每一者均可以借助導線165電連接到接合襯墊151。第一導電結構框架181A的第一側表面181A-1可以佈置成與晶片161的第一側表面間隔開。第二導電結構框架181B的第一側表面181B-1可以佈置成與晶片161的第二側表面間隔開。在一個實施方式中，晶片161的第一側表面和第二側表面可以彼此相對。
通過模製製程形成的模製構件192可以佈置在基板110上。模製構件192可以包括環氧樹脂模製化合物(EMC)材料。模製構件192可以佈置成 覆蓋晶片161的所有頂表面和側表面。模製構件192可以覆蓋除第一導電結構框架181A的側表面183A和第一導電結構指狀物182A的側表面184A之外的第一導電結構框架181A和第一導電結構指狀物182A。另外，模製構件192可以覆蓋除第二導電結構框架181B的側表面183B和第二導電結構指狀物182B的側表面184B之外的第二導電結構框架181B和第二導電結構指狀物182B。模製構件192和第一導電結構指狀物182A的側表面184A可以在第一方向上交替地佈置在模製構件192的暴露多個第一導電結構指狀物182A的側表面處。類似地，模製構件192和第二導電結構指狀物182B的側表面184B可以在第一方向上交替地佈置在模製構件192的暴露多個第二導電結構指狀物182B的另一側表面處。
EMI屏蔽層194可以佈置在模製構件192的頂表面和側表面上。在一個實施方式中，EMI屏蔽層194可以包括單層金屬材料或多層金屬材料。EMI屏蔽層194可以覆蓋模製構件192的所有頂表面和側表面，並且可以延伸成直接接觸第一導電結構框架181A的側表面183A、第一導電結構指狀物182A的側表面184A、第二導電結構框架181B的側表面183B以及第二導電結構指狀物182B的側表面184B。第一導電結構指狀物182A和模製構件192可以在第一方向上交替排列在模製構件192的側表面處，並且可以與EMI屏蔽層194接觸。第二導電結構指狀物182B和模製構件192可以在第一方向上交替地排列在模製構件192的另一側表面處，並且可以與EMI屏蔽層194接觸。這樣，因為對金屬材料具有相對強的黏合強度的第一導電結構指狀物182A和第二導電結構指狀物182B設置成在模製構件192的兩側暴露，所以模製構件192和EMI屏蔽層194之間的相對弱的黏合強度可以由直接接觸EMI屏蔽層194的第一導電結構指狀物182A和第二導電結構指狀物182B補償。
EMI屏蔽層194可以經由第一導電結構指狀物182A；第一導電結構框架181A；導線165；接合襯墊151；佈置在基板主體111中的互連層121- 1A、121-1B和121-1C；第一通孔131；以及焊球196-1接地。另外，EMI屏蔽層194也可以經由第二導電結構指狀物182B；第二導電結構框架181B；導線165；接合襯墊151；佈置在基板主體111中的互連層121-4A、121-4B和121-4C；第六通孔136；以及焊球196-5接地。在一個實施方式中，EMI屏蔽層194可以經由第一導電結構指狀物182A、第一導電結構框架181A、導線165、接合襯墊151、佈置在基板主體111中的互連層121-1A和121-1C、第一通孔131以及焊球196-1接地。此外，EMI屏蔽層194也可以經由第二導電結構指狀物182B、第二導電結構框架181B、導線165、接合襯墊151、佈置在基板主體111中的互連層121-4A和121-4C、第六通孔136以及焊球196-5接地。
如上所述，根據一個實施方式的半導體封裝100A的EMI屏蔽層194即使不直接接觸佈置在基板主體111中的互連層也可以接地。因此，可以不必為了暴露互連層而將互連層延伸到基板110的側表面。在一般的半導體封裝中，佈置在基板主體中的互連層可以用作外部裝置與安裝在基板主體上的晶片之間的信號傳輸路徑。因此，一般的半導體封裝可能需要具有高導電率的互連層。例如，具有約5.8×107s/m的高電導率的銅材料可廣泛用於形成互連層。然而，如果銅材料暴露至空氣，銅材料則可能容易被氧化。如果由銅材料形成的互連層被氧化，則互連層的導電率可能降低。因此，如果一般半導體封裝中採用的互連層的側表面在基板主體的側表面處暴露成與一般半導體封裝的EMI屏蔽層接觸，則在形成EMI屏蔽層之前，互連層的暴露側表面可能容易被氧化。在這種情況下，EMI屏蔽層和每個互連層之間的接觸電阻值可能由於互連層的氧化側表面而增大。相反，可以提供根據一個實施方式的半導體封裝100A的導電結構180，以減小導電結構180和EMI屏蔽層194之間的接觸電阻值並將EMI屏蔽層194電連接到接地端子。因此，可以不必使用具有相對高導電率的材料來形成導電結構180。因此，即使抗氧化材料具有低導電率，也可以使用抗氧化 材料來實現導電結構180。例如，即使不銹鋼材料的導電率低於銅材料的導電率，也可以使用不銹鋼材料實現導電結構180，因為與暴露於空氣中的其他材料相比，不銹鋼材料不易被氧化。因此，如果使用抗氧化材料實現導電結構180，則導電結構180和EMI屏蔽層194之間的接觸電阻值可以是均勻的並且相對較低的，因為即使在形成EMI屏蔽層194之前抗氧化材料暴露至空氣抗氧化材料也不易被氧化。
圖3是示出與圖2中所示的半導體封裝100A的另一實施例對應的半導體封裝100B的截面圖。半導體封裝100B可以具有與圖1中所示相同的平面結構，並且圖3也可以是沿圖1的線I-I'剖取的截面圖。在圖3中，與圖2中使用的相同附圖標記表示相同元件。因此，下文將省略參照圖2闡述的相同元件的詳細描述以避免重複描述。參照圖3，半導體封裝100B的基板110'可以構造成包括：佈置在基板主體111的下部中的下互連層121-1A'、121-2A、121-3A和121-4A'；佈置在基板主體111的上部中的上互連層121-1C'、121-2C、121-3C和121-4C'；以及佈置在基板主體111的中部中的中間互連層121-1B'、121-2B、121-3B和121-4B'。下互連層121-1A'和上互連層121-1C'可以借助第一通孔131彼此電連接。下互連層121-4A'和上互連層121-4C'可以借助第六通孔136彼此電連接。
焊球196-1、196-2、196-3、196-4和196-5中的連接到下互連層121-1A'的焊球196-1和連接到下互連層121-4A'的焊球196-5可以連接到接地端子。因此，佈置在基板主體111上的接合襯墊151可以經由上互連層121-1C'和121-4C'、第一通孔131和第六通孔136以及下互連層121-1A'和121-4A'連接到具有接地電壓的焊球196-1和196-5。在一些情況下，佈置在基板主體111上的接合襯墊151可以經由上互連層121-1C'和121-4C'、中間互連層121-1B'和121-4B'、第一通孔131和第六通孔136以及下互連層121-1A'和121-4A'連接到具有接地電壓 的焊球196-1和196-5。在圖3中所示的實施例中，下互連層121-1A'和121-4A'的外側表面、中間互連層121-1B'和121-4B'的外側表面以及上互連層121-1C'和121-4C'的外側表面可以在基板主體111的側表面處暴露。這樣，暴露在基板主體111的側表面處的下互連層121-1A'和121-4A'、中間互連層121-1B'和121-4B'以及上互連層121-1C'和121-4C'都可以被定義為電連接到接地端子的接地互連層。半導體封裝100B還可以包括EMI屏蔽層194'。EMI屏蔽層194'可以佈置成覆蓋模製構件192的頂表面和側表面以及導電結構180的外側表面。而且，EMI屏蔽層194'可以延伸成接觸基板主體111的側表面、上阻焊劑層112和下阻焊劑層113的側表面、下互連層121-1A'和121-4A'的暴露的外側表面、中間互連層121-1B'和121-4B'的暴露的外側表面以及上互連層121-1C'和121-4C'的暴露的外側表面。因此，因為除了導電結構180之外，EMI屏蔽層194'還借助基板主體111中的互連層接地，所以可以改善半導體封裝100B的EMI屏蔽效果。
圖4是示出根據本公開的其他實施方式的半導體封裝200A的平面結構的佈局圖，並且圖5是沿圖4的線Ⅱ-Ⅱ'剖取的截面圖。圖4的佈局圖中省略了圖5中所示的模製構件292和EMI屏蔽層294。參照圖4和圖5，半導體封裝200A可以構造成包括基板210、晶片261、導電結構280、模製構件292和EMI屏蔽層294。基板210可以包括基板主體211、佈置在基板主體211的頂表面上的上阻焊劑層212、佈置在基板主體211的底表面上的下阻焊劑層213。基板主體211中可以佈置三層互連結構。雖然圖5示出了互連結構由位於不同水平面的三個層組成的實施例，但是本公開不限於此。例如，在一些其他實施方式中，互連結構中包括的層可以位於一個水平面、兩個不同水平面、四個不同水平面或更多不同水平面。另外，所述實施方式中的互連結構僅是合適結構的一個實施例。也就是說，佈置在基板主體211中的互連結構可以變型成根據各種實施方式的各種不同形式中的任何一種。
基板主體211中的互連結構可以構造成包括佈置在基板主體211的下部中的下互連層221-1A、221-2A、221-3A和221-4A；佈置在基板主體211的上部中的上互連層221-1C、221-2C、221-3C和221-4C；以及佈置在基板主體211的中部中的中間互連層221-1B、221-2B、221-3B和221-4B。位於不同水平面的互連層可以使用各種技術彼此電連接。例如，位於不同水平面的互連層可以借助通孔結構彼此電連接。在一個實施方式中，下互連層221-1A和上互連層221-1C可以借助第一通孔231彼此電連接。上互連層221-2C和221-3C可以分別借助第二通孔232和第四通孔234電連接到中間互連層221-2B和221-3B。中間互連層221-2B和221-3B可以分別借助第三通孔233和第五通孔235電連接到下互連層221-2A和221-3A。下互連層221-4A和上互連層221-4C可以借助第六通孔236彼此電連接。雖然圖中未示出，但是中間互連層221-1B可以借助其他通孔電連接到下互連層221-1A和上互連層221-1C，並且中間互連層221-4B也可以借助其他通孔電連接到下互連層221-4A和上互連層221-4C。
上阻焊劑層212可以佈置在基板主體211的頂表面以及上互連層221-1C、221-2C、221-3C和221-4C的頂表面上。上阻焊劑層212可以具有暴露上互連層221-1C和221-4C的部分的開口。接觸襯墊251可以分別佈置在上互連層221-1C和221-4C的暴露部分上。接觸襯墊251的數量可以是兩個或更多個。接觸襯墊251可以佈置成不與晶片261垂直重疊，而是與導電結構280垂直重疊。下阻焊劑層213可以佈置在基板主體211的底表面和下互連層221-1A、221-2A、221-3A和221-4A的底表面上。下阻焊劑層213可以具有暴露下互連層221-1A、221-2A、221-3A和221-4A的部分的開口。
焊球296-1、296-2、296-3、296-4和296-5可以佈置在下互連層221-1A、221-2A、221-3A以及221-4A的暴露部分上。焊球296-1、296-2、296-3、296-4和296-5可以附接到外部電子裝置的主機板以用作半導體封裝200A和主 機板之間的信號發射器。在一個實施方式中，焊球296-1、296-2、296-3、296-4以及296-5中的連接到下互連層221-1A的焊球296-1和連接到下互連層221-4A的焊球296-5可以連接到接地端子，並且其餘的焊球296-2、296-3以及296-4可以對應用於傳輸信號和電源電壓的連接裝置。因此，基板主體211上的接觸襯墊251可以經由上互連層221-1C和221-4C、第一通孔231和第六通孔236以及下互連層221-1A和221-4A連接到具有接地電壓的焊球296-1和296-5。在一些情況下，基板主體211上的接觸襯墊251可以經由上互連層221-1C和221-4C、中間互連層221-1B和221-4B、第一通孔231和第六通孔236以及下互連層221-1A和221-4A連接到具有接地電壓的焊球296-1和296-5。在一個實施方式中，下互連層221-1A和221-4A、中間互連層221-1B和221-4B以及上互連層221-1C和221-4C可以佈置在基板主體211中，使得下互連層221-1A和221-4A、中間互連層221-1B和221-4B以及上互連層221-1C和221-4C的側表面不在基板主體211的側表面處暴露。
晶片261可以使用黏合劑271附接到上阻焊劑層212的第一區域(例如，晶片附接區域)。雖然圖中未示出，但晶片261可以借助導線電連接到佈置在基板主體211中的互連層。另選地，晶片261可以使用覆晶接合技術而不使用任何導線電連接到佈置在基板主體211中的互連層。導電結構280可以利用導電黏合劑層288附接到上阻焊劑層212的第二區域。在一個實施方式中，可以提供導電黏合劑層288以將導電結構280電連接到基板主體211中的互連層。即，即使不使用參照圖1至圖3描述的導線165，導電結構280也可以借助導電黏合劑層288電連接到基板主體211中的互連層。導電結構280可以構造成包括第一導電結構框架281A、第二導電結構框架281B、多個第一導電結構指狀物282A和多個第二導電結構指狀物282B。
第一導電結構框架281A和第二導電結構框架281B可以分別佈置在晶片261的兩側，並且可以沿第一方向延伸以具有條帶形狀。另外，第一導 電結構框架281A和第二導電結構框架281B中的每一者均可以被設置成在與第一方向交叉的第二方向上具有均勻的寬度。第一導電結構框架281A可以具有面向半導體封裝200A的中央部的第一側表面281A-1和面對半導體封裝200A的外部區域的第二側表面281A-2。也就是說，第一導電結構框架281A的第一側表面281A-1可以定位成面向晶片261，並且第一導電結構框架281A的第二側表面281A-2可以位於背對晶片261的相反側。第二導電結構框架281B可以具有面向半導體封裝200A的中央部的第一側表面281B-1和面對半導體封裝200A的外部區域的第二側表面281B-2。也就是說，第二導電結構框架281B的第一側表面281B-1可以定位成面向晶片261，並且第二導電結構框架281B的第二側表面281B-2可以位於背對晶片261的相反側。因此，第一導電結構框架281A的第一側表面281A-1和第二導電結構框架281B的第一側表面281B-1可以在第二方向上彼此間隔開並且可以彼此面對。第一導電結構框架281A的沿第一方向和與第一方向相反的方向延伸的兩端可以具有分別與基板210的兩個側表面垂直對準的側表面283A。類似地，第二導電結構框架281B的沿第一方向和與第一方向相反的方向延伸的兩端也可以具有分別與基板210的兩個側表面垂直對準的側表面283B。
多個第一導電結構指狀物282A可以沿第二方向從第一導電結構框架281A的第二側表面281A-2延伸。也就是說，第一導電結構框架281A和多個第一導電結構指狀物282A可以構成單個統一體，而第一導電結構框架281A與多個第一導電結構指狀物282A中的每一者之間沒有任何異質接面。多個第一導電結構指狀物282A可以佈置成在第一方向上彼此間隔開。沿第二方向延伸的第一導電結構指狀物282A中每一者的端部的側表面284A可以與基板210的側表面垂直對準。多個第二導電結構指狀物282B可以沿與第二方向相反的方向從第二導電結構框架281B的第二側表面281B-2延伸。也就是說，第二導電結構框架 281B和多個第二導電結構指狀物282B可以構成單個統一體，而第二導電結構框架281B與多個第二導電結構指狀物282B中的每一者之間沒有任何異質接面。多個第二導電結構指狀物282B可以佈置成在第一方向上彼此間隔開。沿與第二方向相反的方向延伸的第二導電結構指狀物282B中每一者的端部的側表面284B可以與基板210的側表面垂直對準。第一導電結構框架281A的第一側表面281A-1可以佈置成與晶片261的第一側表面間隔開。第二導電結構框架281B的第一側表面281B-1可以佈置成與晶片261的第二側表面間隔開。在一個實施方式中，晶片261的第一側表面和第二側表面可以彼此相對。
導電黏合劑層288的底表面的一些部分可以分別與接觸襯墊251直接接觸。在一個實施方式中，導電黏合劑層288可以包括焊錫膏材料或凸塊。另選地，導電黏合劑層288可以包括導電膏材料或導電膜。因此，導電結構280可以經由導電黏合劑層288和接觸襯墊251電連接到上互連層221-1C和221-4C。在一個實施方式中，導電黏合劑層288可以佈置成與包括第一導電結構框架281A、多個第一導電結構指狀物282A、第二導電結構框架281B以及多個第二導電結構指狀物282B的導電結構280垂直重疊。
通過模製製程形成的模製構件292可以佈置在基板210上。模製構件292可以包括環氧樹脂模製化合物(EMC)材料。模製構件292可以佈置成覆蓋晶片261的所有頂表面和側表面。模製構件292可以覆蓋除第一導電結構框架281A的側表面283A和第一導電結構指狀物282A的側表面284A之外的第一導電結構框架281A和第一導電結構指狀物282A。另外，模製構件292可以覆蓋除第二導電結構框架281B的側表面283B和第二導電結構指狀物282B的側表面284B之外的第二導電結構框架281B和第二導電結構指狀物282B。模製構件292和第一導電結構指狀物282A的側表面284A可以在第一方向上交替地佈置在模製構件292的暴露多個第一導電結構指狀物282A的側表面處。類似地，模製構 件292和第二導電結構指狀物282B的側表面284B可以在第一方向上交替地佈置在模製構件292的暴露多個第二導電結構指狀物282B的另一側表面處。
EMI屏蔽層294可以佈置在模製構件292的頂表面和側表面上。在一個實施方式中，EMI屏蔽層294可以包括單層金屬材料或多層金屬材料。EMI屏蔽層294可以覆蓋模製構件292的所有頂表面和側表面，並且可以延伸成直接接觸第一導電結構框架281A的側表面283A、第一導電結構指狀物282A的側表面284A、第二導電結構框架281B的側表面283B以及第二導電結構指狀物282B的側表面284B。第一導電結構指狀物282A和模製構件292可以在第一方向上在模製構件292的側表面處交替排列，並且可以與EMI屏蔽層294接觸。第二導電結構指狀物282B和模製構件292可以在第一方向上在模製構件292的另一側表面處交替地排列，並且可以與EMI屏蔽層294接觸。這樣，因為對金屬材料具有相對強的黏合強度的第一導電結構指狀物282A和第二導電結構指狀物282B佈置成在模製構件292的兩側暴露，所以模製構件292和EMI屏蔽層294之間的相對弱的黏合強度可以用直接接觸EMI屏蔽層294的第一導電結構指狀物282A和第二導電結構指282B補償。
根據半導體封裝200A，EMI屏蔽層294可以經由第一導電結構指狀物282A；第一導電結構框架281A；導電黏合劑層288；接觸襯墊251；佈置在基板主體211中的互連層221-1A、221-1B和221-1C；第一通孔231；以及焊球296-1接地。此外，EMI屏蔽層294也可以經由第二導電結構指狀物282B；第二導電結構框架281B；導電黏合劑層288；接觸襯墊251；佈置在基板主體211中的互連層221-4A、221-4B和221-4C；第六通孔236；以及焊球296-5接地。在一個實施方式中，EMI屏蔽層294可以經由第一導電結構指狀物282A、第一導電結構框架281A、導電黏合劑層288、接觸襯墊251、佈置在基板主體211中的互連層221-1A和221-1C、第一通孔231以及焊球296-1接地。另外，EMI屏蔽層294 也可以經由第二導電結構指狀物282B、第二導電結構框架281B、導電黏合劑層288、接觸襯墊251、佈置在基板主體211中的互連層221-4A和221-4C、第六通孔236以及焊球296-5接地。
圖6是示出與圖5中所示的半導體封裝200A的另一實施例對應的半導體封裝200B的截面圖。半導體封裝200B可以具有與圖4中所示相同的平面結構，並且圖6也可以是沿圖4的線Ⅱ-Ⅱ'剖取的截面圖。在圖6中，與圖5中使用的相同附圖標記表示相同的元件。因此，下文中將省略參照圖5闡述的相同元件的詳細描述以避免重複描述。參照圖6，半導體封裝200B可以包括基板210'，該基板包括基板主體211、佈置在基板主體211的頂表面上的上阻焊劑層212'以及佈置在基板主體211的底表面上的下阻焊劑層213。上阻焊劑層212'可以佈置成具有暴露上互連層221-1C和221-4C的部分的開口。因此，佈置在基板主體211中的上互連層221-1C和221-4C中的每一者均可以被上阻焊劑層212'的開口部分地暴露。導電黏合劑層288'可以佈置成直接接觸上互連層221-1C和221-4C的暴露部分。導電黏合劑層288'與上互連層221-1C和221-4C中每一者之間的接觸面積可以等於上阻焊劑層212'的每個開口的平面面積。因此，可以通過增加上阻焊劑層212'的每個開口的平面面積來減小導電黏合劑層288'與上互連層221-1C和221-4C中每一者之間的接觸電阻值。
根據半導體封裝200B，EMI屏蔽層294可以經由第一導電結構指狀物282A；第一導電結構框架281A；導電黏合劑層288'；佈置在基板主體211中的互連層221-1A、221-1B和221-1C；第一通孔231；以及焊球296-1接地。此外，EMI屏蔽層294也可以經由第二導電結構指狀物282B；第二導電結構框架281B；導電黏合劑層288'；佈置在基板主體211中的互連層221-4A、221-4B和221-4C；第六通孔236；以及焊球296-5接地。在一個實施方式中，EMI屏蔽層294可以經由第一導電結構指狀物282A、第一導電結構框架281A、導電黏合劑 層288'、佈置在基板主體211中的互連層221-1A和221-1C、第一通孔231以及焊球296-1接地。另外，EMI屏蔽層294也可以經由第二導電結構指狀物282B、第二導電結構框架281B、導電黏合劑層288'、佈置在基板主體211中的互連層221-4A和221-4C、第六通孔236以及焊球296-5接地。
圖7是示出根據本公開的其他實施方式的半導體封裝300A的平面結構的佈局圖，並且圖8是沿圖7的線Ⅲ-Ⅲ'剖取的截面圖。圖7中省略了圖8中所示的模製構件392和EMI屏蔽層394。參照圖7和圖8，半導體封裝300A可以構造成包括基板310、晶片361、導電結構380、模製構件392以及EMI屏蔽層394。基板310可以包括基板主體311、佈置在基板主體311的頂表面上的上阻焊劑層312、以及佈置在基板主體311的底表面上的下阻焊劑層313。基板主體311中可以佈置三層互連結構。雖然圖8示出了互連結構由位於不同水平面的三個層組成的實施例，但是本公開不限於此。例如，在一些其他實施方式中，互連結構中包括的層可以位於一個水平面、兩個不同水平面、四個不同水平面或更多不同水平面。另外，所述實施方式中的互連結構僅是合適結構的一個實施例。也就是說，佈置在基板主體311中的互連結構可以根據半導體封裝300A的目的變型成各種不同形式中的任何一種。
基板主體311中的互連結構可以構造成包括：佈置在基板主體311的下部中的下互連層321-1A、321-2A、321-3A和321-4A；佈置在基板主體311的上部中的上互連層321-1C、321-2C、321-3C和321-4C；以及佈置在基板主體311的中部中的中間互連層321-1B、321-2B、321-3B和321-4B。位於不同水平面的互連層可以使用各種技術彼此電連接。例如，位於不同水平面的互連層可以借助通孔結構彼此電連接。在一個實施方式中，下互連層321-1A和上互連層321-1C可以借助第一通孔331彼此電連接。上互連層321-2C和321-3C可以分別借助第二通孔332和第四通孔334電連接到中間互連層321-2B和321-3B。中 間互連層321-2B和321-3B可以分別借助第三通孔333和第五通孔335電連接到下互連層321-2A和321-3A。下互連層321-4A和上互連層321-4C可以借助第六通孔336彼此電連接。雖然圖中未示出，但是中間互連層321-1B可以借助其他通孔電連接到下互連層321-1A和上互連層321-1C，並且中間互連層321-4B也可以借助其他通孔電連接到下互連層321-4A和上互連層321-4C。
上阻焊劑層312可以佈置在基板主體311的頂表面以及上互連層321-1C、321-2C、321-3C和321-4C的頂表面上。上阻焊劑層312可以具有暴露上互連層321-1C和321-4C的部分的開口。接合襯墊351可以分別佈置在上互連層321-1C和321-4C的暴露部分上。接合襯墊351的數量可以是兩個或更多個。接合襯墊351可以佈置成不與晶片361和導電結構380垂直重疊。下阻焊劑層313可以佈置在基板主體311的底表面和下互連層321-1A、321-2A、321-3A和321-4A的底表面上。下阻焊劑層313可以具有暴露下互連層321-1A、321-2A、321-3A和321-4A的部分的開口。
焊球396-1、396-2、396-3、396-4和396-5可以佈置在下互連層321-1A、321-2A、321-3A以及321-4A的暴露部分上。焊球396-1、396-2、396-3、396-4和396-5可以附接到外部電子裝置的主機板以用作半導體封裝300A和主機板之間的信號發射器。在一個實施方式中，焊球396-1、396-2、396-3、396-4和396-5中連接到下互連層321-1A的焊球396-1和連接到下互連層321-4A的焊球396-5可以連接到接地端子，並且其餘的焊球396-2、396-3和396-4可以對應用於傳輸信號和電源電壓的連接裝置。在這種情況下，接合襯墊351可以經由上互連層321-1C和321-4C、第一通孔331和第六通孔336以及下互連層321-1A和321-4A連接到具有接地電壓的焊球396-1和396-5。在一些情況下，接合襯墊351可以經由上互連層321-1C和321-4C、中間互連層321-1B和321-4B、第一通孔331和第六通孔336以及下互連層321-1A和321-4A連接到具有接地電壓的焊球396-1和 396-5。在一個實施方式中，下互連層321-1A和321-4A、中間互連層321-1B和321-4B以及上互連層321-1C和321-4C可以佈置在基板主體311中，使得下互連層321-1A和321-4A的側表面、中間互連層321-1B和321-4B的側表面以及上互連層321-1C和321-4C的側表面不在基板主體311的側表面處暴露。
晶片361可以利用黏合劑371附接到上阻焊劑層312的第一區域(例如，晶片附接區域)。雖然圖中未示出，但是晶片361可以借助導線電連接到佈置在基板主體311中的互連層。另選地，晶片361可以使用覆晶接合技術而不使用任何導線電連接到佈置在基板主體311中的互連層。導電結構380可以利用黏合劑372附接到上阻焊劑層312的第二區域。黏合劑372可以包括絕緣材料。
導電結構380可以構造成包括導電結構框架381和多個導電結構指狀物382。導電結構框架381可以具有均勻的寬度並且可以在平面圖中具有閉環形狀以包圍晶片361的所有側表面361-1。導電結構框架381可以佈置成與晶片361間隔開。即，導電結構框架381的內側表面381-1可以與晶片361的側表面361-1間隔開。由於存在具有閉環形狀的導電結構框架381，所以可以改善半導體封裝300A的物理剛度特性。另外，導電結構框架381可以用作支撐件，用於在製造半導體封裝300A時穩定地維持基板310和模製構件392的初始結構而沒有任何變形。導電結構框架381可以借助導線365電連接到接合襯墊351。多個導電結構指狀物382可以從導電結構框架381的外側表面381-2朝基板310的邊緣延伸。即，導電結構框架381和多個導電結構指狀物382可以構成單個統一體，而導電結構框架381與多個導電結構指狀物382中的每一者之間沒有任何異質接面。多個導電結構指狀物382可以佈置成沿半導體封裝300A的側表面(例如，沿半導體封裝300A的所有側表面)彼此間隔開。導電結構指狀物382的朝基板310的邊緣延伸的端部的側表面384可以與基板310的側表面垂直對準。
通過模製製程形成的模製構件392可以佈置在基板310上。模製構件392可以包括環氧樹脂模製化合物(EMC)材料。模製構件392可以佈置成覆蓋晶片361的所有頂表面和側表面。模製構件392可以覆蓋導電結構框架381以及除導電結構指狀物382的側表面384之外的導電結構指狀物382。模製構件392和導電結構指狀物382的側表面384可以沿半導體封裝300A的側表面交替佈置。在一個實施方式中，模製構件392可以覆蓋導電結構框架381，使得導電結構框架381嵌入模製構件392中。導電結構框架381可以嵌入成使導電結構框架381不在模製構件392的任一表面處暴露。
EMI屏蔽層394可以佈置在模製構件392的頂表面和側表面上。在一個實施方式中，EMI屏蔽層394可以包括單層金屬材料或多層金屬材料。EMI屏蔽層394可以覆蓋模製構件392的所有頂表面和側表面，並且可以延伸成直接接觸導電結構指狀物382的側表面384。導電結構指狀物382和模製構件392可以沿半導體封裝300A的側表面交替排列，並且可以與EMI屏蔽層394接觸。這樣，因為對金屬材料具有相對強的黏合強度的導電結構指狀物382佈置成在模製構件392的所有側表面處暴露，所以模製構件392和EMI屏蔽層394之間的相對弱的黏合強度可以由直接接觸EMI屏蔽層394的導電結構指狀物382補償。根據以上所描述的半導體封裝300A，EMI屏蔽層394可以經由導電結構指狀物382；導電結構框架381；導線365；接合襯墊351；佈置在基板主體311中的互連層321-1A、321-1B、321-1C，321-4A、321-4B和321-4C；第一通孔331和第六通孔336；以及焊球396-1和396-5接地。在一個實施方式中，EMI屏蔽層394可以經由導電結構指狀物382；導電結構框架381；導線365；接合襯墊351；佈置在基板主體311中的互連層321-1A、321-1C、321-4A和321-4C；第一通孔331和第六通孔336；以及焊球396-1和396-5接地。
如上所述，即使不直接接觸佈置在基板主體311中的互連層，半 導體封裝300A的EMI屏蔽層394也可以接地。因此，可以不必為了暴露互連層而將互連層延伸到基板310的側面。在一般的半導體封裝中，佈置在基板主體中的互連層可以用作安裝在基板主體上的晶片和外部裝置之間的信號傳輸路徑。因此，一般的半導體封裝可能需要具有高導電率的互連層。例如，具有約5.8×107s/m的高電導率的銅材料可廣泛用於形成互連層。然而，如果銅材料暴露到空氣，則銅材料可能容易被氧化。如果由銅材料形成的互連層被氧化，則互連層的導電率可能降低。因此，如果一般半導體封裝中採用的互連層的側表面在基板主體的側表面處暴露以與一般半導體封裝的EMI屏蔽層接觸，則在形成EMI屏蔽層之前互連層的暴露側表面可能容易被氧化。在這種情況下，EMI屏蔽層和每個互連層之間的接觸電阻值可能由於互連層的氧化側表面而增大。與之相比，可以提供根據實施方式的半導體封裝300A的導電結構380，以減小導電結構380和EMI屏蔽層394之間的接觸電阻值並將EMI屏蔽層394電連接到接地端子。因此，可以不必使用具有相對高導電率的材料來形成導電結構380。因此，即使抗氧化材料具有低導電率，也可以使用抗氧化材料來實現導電結構380。例如，即使不銹鋼材料的導電率低於銅材料的導電率，也可以使用不銹鋼材料實現導電結構380，因為與暴露到空氣的其他材料相比，不銹鋼材料不易氧化。因此，如果使用抗氧化材料實現導電結構380，則導電結構380和EMI屏蔽層394之間的接觸電阻值可以是均勻的並且相對較低的，因為即使在形成EMI屏蔽層394之前抗氧化材料暴露到空氣抗氧化材料也不易氧化。
圖9是示出與圖8中所示的半導體封裝300A的另一實施例對應的半導體封裝300B的截面圖。半導體封裝300B可以具有與圖7中所示相同的平面結構，並且圖9也可以是沿圖7的線Ⅲ-Ⅲ'剖取的截面圖。在圖9中，與圖8中使用的相同附圖標記表示相同的元件。因此，下文中將省略參照圖8闡述的詳細描述以避免重複描述。參照圖9，佈置在包括在半導體封裝300B中的基板主體 311中的互連結構可以構造成包括：佈置在基板主體311的下部中的下互連層321-1A'、321-2A、321-3A和321-4A'；佈置在基板主體311的上部中的上互連層321-1C'、321-2C、321-3C和321-4C'；以及佈置在基板主體311的中部中的中間互連層321-1B'、321-2B、321-3B和321-4B'。下互連層321-1A'和上互連層321-1C'可以經由第一通孔331彼此電連接。下互連層321-4A'和上互連層321-4C'可以經由第六通孔336彼此電連接。
在一個實施方式中，焊球396-1、396-2、396-3、396-4和396-5中的連接到下互連層321-1A'的焊球396-1和連接到下互連層321-4A'的焊球396-5可以連接到接地端子。因此，佈置在基板主體311上的接合襯墊351可以經由上互連層321-1C'和321-4C'、第一通孔331和第六通孔336以及下互連層321-1A'和321-4A'連接到具有接地電壓的焊球396-1和396-5。在一些情況下，佈置在基板主體311上的接合襯墊351可以經由上互連層321-1C'和321-4C'、中間互連層321-1B'和321-4B'、第一通孔331和第六通孔336以及下互連層321-1A'和321-4A'連接到具有接地電壓的焊球396-1和396-5。在圖9中所示的實施例中，下互連層321-1A'和321-4A'的外側表面、中間互連層321-1B'和321-4B'的外側表面以及上互連層321-1C'和321-4C'的外側表面可以在基板主體311的側表面處暴露。這樣，在基板主體311的側表面處暴露的下互連層321-1A'和321-4A'、中間互連層321-1B'和321-4B"以及上互連層321-1C'和321-4C'都可以被定義為電連接到接地端子的接地互連層。半導體封裝300B還可以包括EMI屏蔽層394'。EMI屏蔽層394'可以佈置成覆蓋模製構件392的頂表面和側表面以及導電結構380的外側表面。而且，EMI屏蔽層394'可以延伸成接觸基板主體311的側表面、上阻焊劑層312和下阻焊劑層313的側表面、下互連層321-1A'和321-4A'的暴露的外側表面、中間互連層321-1B'和321-4B'的暴露的外側表面以及上互連層321-1C'和321-4C'的暴露的外側表面。因此，因為除了導電結構380之外，EMI屏蔽層394'還借助基板 主體311中的互連層接地，所以可以改善半導體封裝300B的EMI屏蔽效果。
圖10是示出根據本公開的其他實施方式的半導體封裝400A的平面結構的佈局圖，並且圖11是沿圖10的線Ⅳ-Ⅳ'剖取的截面圖。圖10中省略了圖11中所示的模製構件492和EMI屏蔽層494。參照圖10和圖11，半導體封裝400A可以構造成包括基板410、晶片461、導電結構480、模製構件492和EMI屏蔽層494。基板410可以包括基板主體411、佈置在基板主體411的頂表面上的上阻焊劑層412，以及佈置在基板主體411的底表面上的下阻焊劑層413。基板主體411中可以佈置三層互連結構。雖然圖11示出了互連結構由位於不同水平面的三個層組成的實施例，但是本公開不限於此。例如，在一些其他實施方式中，互連結構中包括的層可以位於一個水平面、兩個不同水平面、四個不同水平面或更多不同水平面。另外，所述實施方式中的互連結構僅是合適結構的一個實施例。也就是說，佈置在基板主體411中的互連結構可以根據半導體封裝400A的目的變型成各種不同形式中的任何一種。
基板主體411中的互連結構可以構造成包括：佈置在基板主體411的下部中的下互連層421-1A、421-2A、421-3A和421-4A；佈置在基板主體411的上部中的上互連層421-1C、421-2C、421-3C和421-4C；佈置在基板主體411的中部中的中間互連層421-1B、421-2B、421-3B和421-4B。位於不同水平面的互連層可以使用各種技術彼此電連接。例如，位於不同水平面的互連層可以借助通孔結構彼此電連接。在一個實施方式中，下互連層421-1A和上互連層421-1C可以借助第一通孔431彼此電連接。上互連層421-2C和421-3C可以借助第二通孔432和第四通孔434分別電連接到中間層互連層421-2B和421-3B。中間互連層421-2B和421-3B可以借助第三通孔433和第五通孔435分別電連接到下互連層421-2A和421-3A。下互連層421-4A和上互連層421-4C可以借助第六通孔436彼此電連接。雖然圖中未示出，但是中間互連層421-1B可以借助其他通孔 電連接到下互連層421-1A和上互連層421-1C，並且中間互連層421-4B也可以借助其他通孔電連接到下互連層421-4A和上互連層421-4C。
上阻焊劑層412可以佈置在基板主體411的頂表面以及上互連層421-1C、421-2C、421-3C和421-4C的頂表面上。上阻焊劑層412可以具有暴露上互連層421-1C和421-4C的部分的開口。接觸襯墊451可以分別佈置在上互連層421-1C和421-4C的暴露部分上。接觸襯墊451的數量可以是兩個或更多個。接觸襯墊451可以佈置成不與晶片461垂直重疊，而是與導電結構480垂直重疊。下阻焊劑層413可以佈置在基板主體411的底表面和下互連層421-1A、421-2A、421-3A和421-4A的底表面上。下阻焊劑層413可以具有暴露下互連層421-1A、421-2A、421-3A和421-4A的部分的開口。
焊球496-1、496-2、496-3、496-4和496-5可以佈置在下互連層421-1A、421-2A、421-3A以及421-4A的暴露部分上。焊球496-1、496-2、496-3、496-4和496-5可以附接到外部電子裝置的主機板以用作半導體封裝400A和主機板之間的信號發射器。在一個實施方式中，焊球496-1、496-2、496-3、496-4和496-5中的連接到下互連層421-1A的焊球496-1和連接到下互連層421-4A的焊球496-5可以連接到接地端子，其餘的焊球496-2、496-3和496-4可以對應用於傳輸信號和電源電壓的連接裝置。在這種情況下，接觸襯墊451可以經由上互連層421-1C和421-4C、第一通孔431和第六通孔436以及下互連層421-1A和421-4A連接到具有接地電壓的焊球496-1和496-5。在一些情況下，接觸襯墊451可以經由上互連層421-1C和421-4C、中間互連層421-1B和421-4B、第一通孔431和第六通孔436以及下互連層421-1A和421-4A連接到具有接地電壓的焊球496-1和496-5。在一個實施方式中，下互連層421-1A和421-4A、中間互連層421-1B和421-4B以及上互連層421-1C和421-4C可以佈置在基板主體411中，使得下互連層421-1A和421-4A、中間互連層421-1B和421-4B以及上互連層421-1C和421-4C 的側表面不在基板主體411的側表面處暴露。
晶片461可以利用黏合劑471附接到上阻焊劑層412的第一區域(例如，晶片附接區域)。雖然圖中未示出，但是晶片461可以借助導線電連接到佈置在基板主體411中的互連層。另選地，晶片461可以利用覆晶接合技術而不利用任何導線電連接到佈置在基板主體411中的互連層。導電結構480可以利用導電黏合劑層488附接到上阻焊劑層412的第二區域。在一個實施方式中，可以提供導電黏合劑層488以將導電結構480電連接到基板主體411中的互連層。即，即使不使用參照圖7至圖9描述的導線365，導電結構480也可以借助導電黏合劑層488電連接到基板主體411中的互連層。
導電結構480可以構造成包括導電結構框架481和多個導電結構指狀物482。導電結構框架481可以具有均勻的寬度並且可以在平面圖中具有閉環形狀以包圍晶片461的所有側表面461-1。導電結構框架481可以佈置成與晶片461間隔開。即，導電結構框架481的內側表面481-1可以與晶片461的側表面461-1間隔開。因為存在具有閉環形狀的導電結構框架481，所以可以改善半導體封裝400A的物理剛度特性。另外，導電結構框架481可以用作支撐件，用於在製造半導體封裝400A時穩定地維持基板410和模製構件492的初始結構而沒有任何變形。多個導電結構指狀物482可以從導電結構框架481的外側表面481-2朝基板410的邊緣延伸。即，導電結構框架481和多個導電結構指狀物482可以構成單個統一體，而導電結構框架481與多個導電結構指狀物482中的每一者之間沒有任何異質接面。多個導電結構指狀物482可以佈置成沿半導體封裝400A的側表面(例如，沿半導體封裝400A的所有側表面)彼此間隔開。導電結構指狀物482的朝基板410的邊緣延伸的端部的側表面484可以與基板410的側表面垂直對準。
導電黏合劑層488的底表面的一些部分可以與接觸襯墊451分別 直接接觸。在一個實施方式中，導電黏合劑層488可以包括焊錫膏材料或凸塊。另選地，導電黏合劑層488可以包括導電膏材料或導電膜。因此，導電結構480可以經由導電黏合劑層488和接觸襯墊451電連接到上互連層421-1C和421-4C。在一個實施方式中，導電黏合劑層488可以佈置成與包括導電結構框架481以及多個導電結構指狀物482的導電結構480垂直重疊。
通過模製製程形成的模製構件492可以佈置在基板410上。模製構件492可以包括環氧樹脂模製化合物(EMC)材料。模製構件492可以佈置成覆蓋晶片461的所有頂表面和側表面。模製構件492可以覆蓋除導電結構指狀物482的側表面484之外的導電結構框架481和導電結構指狀物482。模製構件492和導電結構指狀物482的側表面484可以沿半導體封裝400A的側表面交替佈置。
EMI屏蔽層494可以佈置在模製構件492的頂表面和側表面上。在一個實施方式中，EMI屏蔽層494可以包括單層金屬材料或多層金屬材料。EMI屏蔽層494可以覆蓋模製構件492的所有頂表面和側表面，並且可以延伸成直接接觸導電結構指狀物482的側表面484以及導電黏合劑層488的外側表面。導電結構指狀物482/導電黏合劑層488與模製構件492可以沿半導體封裝400A的側表面交替排列，並且可以與EMI屏蔽層494接觸。這樣，因為對金屬材料具有相對強的黏合強度的導電結構指狀物482和導電黏合劑層488佈置成在模製構件492的所有側表面處暴露，所以模製構件492和EMI屏蔽層494之間的相對弱的黏合強度可以由直接接觸EMI屏蔽層494的導電結構指狀物482以及導電黏合劑層488補償。根據以上描述的半導體封裝400A，EMI屏蔽層494可以經由導電結構指狀物482；導電結構框架481；導電黏合劑層488；接觸襯墊451；佈置在基板主體411中的互連層421-1A、421-1B、421-1C、421-4A、421-4B以及421-4C；第一通孔431和第六通孔436；以及焊球496-1和496-5接地。在一個實施方式中，EMI屏蔽層494可以經由導電結構指狀物482；導電結構框架481；導電黏合 劑層488；接觸襯墊451；佈置在基板主體411中的互連層421-1A、421-1C、421-4A以及421-4C；第一通孔431和第六通孔436；以及焊球496-1和496-5接地。
如上所述，半導體封裝400A的EMI屏蔽層494可以即使不直接接觸佈置在基板主體411中的互連層也可以接地。因此，可以不必為了暴露互連層而將互連層延伸到基板410的側表面。在一般的半導體封裝中，佈置在基板主體中的互連層可以用作外部裝置與安裝在基板主體上的晶片之間的信號傳輸路徑。因此，一般的半導體封裝可能需要具有高導電率的互連層。例如，具有約5.8×107s/m的高電導率的銅材料可廣泛用於形成互連層。然而，如果銅材料暴露至空氣，銅材料則可能容易被氧化。如果由銅材料形成的互連層被氧化，則互連層的導電率可能降低。因此，如果一般半導體封裝中採用的互連層的側表面在基板主體的側表面處暴露成與一般半導體封裝的EMI屏蔽層接觸，則在形成EMI屏蔽層之前，互連層的暴露側表面可能容易被氧化。在這種情況下，EMI屏蔽層和每個互連層之間的接觸電阻值可能由於互連層的氧化側表面而增大。相反，可以提供根據一個實施方式的半導體封裝400A的導電結構480以減小導電結構480和EMI屏蔽層494之間的接觸電阻值並將EMI屏蔽層494電連接到接地端子。因此，可以不必使用具有相對高導電率的材料來形成導電結構480。因此，即使抗氧化材料具有低導電率，也可以使用抗氧化材料來實現導電結構480。例如，即使不銹鋼材料的導電率低於銅材料的導電率，也可以使用不銹鋼材料實現導電結構480，因為與暴露於空氣中的其他材料相比，不銹鋼材料不易被氧化。因此，如果使用抗氧化材料實現導電結構480，則導電結構480和EMI屏蔽層494之間的接觸電阻值可以是均勻的並且是相對較低的，因為即使在形成EMI屏蔽層494之前抗氧化材料暴露至空氣，抗氧化材料也不易被氧化。
圖12是示出與圖11中所示的半導體封裝400A的另一實施例對應 的半導體封裝400B的截面圖。半導體封裝400B可以具有與圖10中所示相同的平面結構，並且圖12也可以是沿圖10的線IV-IV'剖取的截面圖。在圖12中，與圖11中使用的相同附圖標記表示相同元件。因此，下文將省略參照圖11闡述的相同元件的詳細描述以避免重複描述。參照圖12，半導體封裝400B可以包括基板410'，該基板可以包括基板主體411、佈置在基板主體411的頂表面上的上阻焊劑層412'以及佈置在基板主體411的底表面上的下阻焊劑層413。上阻焊劑層412'可以佈置成具有暴露上互連層421-1C和421-4C的部分的開口。因此，佈置在基板主體411中的上互連層421-1C和421-4C中的每一者均可以經由上阻焊劑層412'的開口被部分地暴露。導電黏合劑層488可以佈置成直接接觸上互連層421-1C和421-4C的暴露部分。導電黏合劑層488與上互連層421-1C和421-4C中每一者之間的接觸面積可以等於上阻焊劑層412'的每個開口的平面面積。因此，可以通過增加上阻焊劑層412'的每個開口的平面面積來減小導電黏合劑層488與上互連層421-1C和421-4C中每一者之間的接觸電阻值。
根據半導體封裝400B，EMI屏蔽層494可以經由導電結構指狀物482；導電結構框架481；導電黏合劑層488；佈置在基板主體411中的互連層421-1A、421-1B、421-1C、421-4A、421-4B和421-4C；第一通孔431和第六通孔436；以及焊球496-1和496-5接地。在一個實施方式中，EMI屏蔽層494可以經由導電結構指狀物482；導電結構框架481；導電黏合劑層488；佈置在基板主體411中的互連層421-1A、421-1C、421-4A和421-4C；第一通孔431和第六通孔436；以及焊球496-1和496-5接地。
根據上述各種實施方式，具有多個暴露側表面的導電結構可以佈置在封裝基板上，並且導電結構可以接地。另外，EMI屏蔽層可以與導電結構的暴露側表面接觸。因此，可以減小導電結構和EMI屏蔽層之間的接觸電阻值，以改善EMI屏蔽效果。
以上已經出於闡明的目的公開了本公開的實施例。本領域普通技術人員將理解，在不脫離本公開的如所附請求項中公開的範圍和實質的情況下，可以進行各種變型、增添和更替。

Claims (26)

  1. 一種半導體封裝，該半導體封裝包括：佈置在基板上的晶片；佈置在所述基板上的導電結構，所述導電結構包括導電結構框架，所述導電結構框架包括面向所述晶片的至少一個側表面的側表面，並且所述導電結構包括從所述導電結構框架朝所述基板的邊緣延伸的導電結構指狀物；以及電磁干擾(EMI)屏蔽層，所述電磁干擾屏蔽層覆蓋所述晶片以及所述導電結構，並且接觸所述導電結構指狀物中的一個或者多個導電結構指狀物的端部的側表面。
  2. 根據請求項1所述的半導體封裝，其中，所述基板包括：基板主體；上阻焊劑層，所述上阻焊劑層佈置在所述基板主體和所述晶片之間；以及下阻焊劑層，所述下阻焊劑層佈置在所述基板主體的與所述晶片相反的表面上。
  3. 根據請求項2所述的半導體封裝，其中，所述基板還包括佈置在所述基板主體中的互連層；並且其中，所述互連層中的至少一者接地，並且接地互連層連接到所述導電結構。
  4. 根據請求項3所述的半導體封裝，其中，所述接地互連層佈置在所述基板主體中，使得所述接地互連層不在所述基板主體的側表面處暴露；並且其中，所述電磁干擾屏蔽層佈置成暴露所述基板主體的所述側表面。
  5. 根據請求項3所述的半導體封裝，其中，所述接地互連層經由所述上阻焊劑層的開口暴露，所述半導體封裝還包括： 接合襯墊，所述接合襯墊在所述上阻焊劑層的所述開口中佈置成接觸所述接地互連層；以及導線，所述導線將所述導電結構連接到所述接合襯墊。
  6. 根據請求項3所述的半導體封裝，其中，所述接地互連層經由所述上阻焊劑層的開口暴露，所述半導體封裝還包括：接觸襯墊，所述接觸襯墊在所述上阻焊劑層的所述開口中佈置成接觸所述接地互連層；以及導電黏合劑層，所述導電黏合劑層佈置在所述導電結構與所述接觸襯墊之間。
  7. 根據請求項3所述的半導體封裝，其中，所述接地互連層經由所述上阻焊劑層的開口暴露，所述半導體封裝還包括：導電黏合劑層，所述導電黏合劑層在所述上阻焊劑層的所述開口中佈置成接觸所述接地互連層。
  8. 根據請求項1所述的半導體封裝，其中，所述導電結構框架包括：第一導電結構框架，所述第一導電結構框架與所述晶片的側表面間隔開並沿第一方向延伸；以及第二導電結構框架，所述第二導電結構框架與所述晶片的另一側表面間隔開並沿所述第一方向延伸，並且其中，所述導電結構指狀物包括：多個第一導電結構指狀物，所述多個第一導電結構指狀物從所述第一導電結構框架的與所述晶片相反的外側表面延伸；以及多個第二導電結構指狀物，所述多個第二導電結構指狀物從所述第二導電結構框架的與所述晶片相反的外側表面延伸。
  9. 根據請求項8所述的半導體封裝，其中，沿所述第一方向延伸的所述第一導電結構框架的兩端的側表面和沿所述第一方向延伸的所述第二導電結構框架的兩端的側表面與所述電磁干擾屏蔽層接觸。
  10. 根據請求項9所述的半導體封裝，所述半導體封裝還包括：模製構件，所述模製構件佈置在所述基板上以覆蓋所述晶片和所述導電結構，並暴露所述導電結構指狀物的所述端部的一或多個所述側表面，其中，所述電磁干擾屏蔽層覆蓋所述模製構件，並且其中，沿所述第一方向延伸的所述第一導電結構框架的所述兩端的所述側表面和沿所述第一方向延伸的所述第二導電結構框架的所述兩端的所述側表面在所述模製構件的側表面處暴露並且與所述電磁干擾屏蔽層接觸。
  11. 根據請求項8所述的半導體封裝，其中，所述多個第一導電結構指狀物佈置成在所述第一方向上彼此間隔開；並且其中，所述多個第二導電結構指狀物佈置成在所述第一方向上彼此間隔開。
  12. 根據請求項8所述的半導體封裝，所述半導體封裝還包括：模製構件，所述模製構件佈置在所述基板上以覆蓋所述晶片和所述導電結構並暴露所述導電結構指狀物的所述端部的一或多個所述側表面，其中，所述電磁干擾屏蔽層覆蓋所述模製構件，其中，所述第一導電結構指狀物和所述模製構件在所述第一方向上交替排列，並與所述電磁干擾屏蔽層接觸；並且其中，所述第二導電結構指狀物和所述模製構件在所述第一方向上交替排列，並與所述電磁干擾屏蔽層接觸。
  13. 根據請求項1所述的半導體封裝，其中，所述導電結構框架與 所述晶片的所有側表面間隔開，並且構造成具有閉環形狀以圍繞所述晶片的所有側表面。
  14. 根據請求項13所述的半導體封裝，所述半導體封裝還包括：模製構件，所述模製構件佈置在所述基板上以覆蓋所述晶片和所述導電結構並暴露所述導電結構指狀物的所述端部的所述側表面，其中，所述電磁干擾屏蔽層覆蓋所述模製構件，並且其中，所述導電結構框架嵌入所述模製構件中，使得所述導電結構框架不在所述模製構件的任何表面處暴露。
  15. 根據請求項13所述的半導體封裝，其中，所述導電結構指狀物佈置成沿所述半導體封裝的所有側表面彼此間隔開。
  16. 根據請求項15所述的半導體封裝，所述半導體封裝還包括：模製構件，所述模製構件佈置在所述基板上以覆蓋所述晶片和所述導電結構並暴露所述導電結構指狀物的所述端部的一或多個所述側表面，其中，所述電磁干擾屏蔽層覆蓋所述模製構件，並且其中，所述導電結構指狀物的暴露側表面和所述模製構件沿所述半導體封裝的所有側表面交替排列，並與所述電磁干擾屏蔽層接觸。
  17. 根據請求項1所述的半導體封裝，所述半導體封裝還包括佈置在所述基板中的互連層，其中，所述互連層中的每一者均包括銅材料，並且其中，所述導電結構包括不銹鋼材料。
  18. 一種半導體封裝，所述半導體封裝包括：基板，所述基板構造成包括：基板主體，所述基板主體具有連接到接地端子的互連層；上阻焊劑層，所述上阻焊劑層佈置在所述基板主體的頂表面上；以及下阻焊劑層，所述下阻焊劑層佈置在所述基板主體的底表面上； 晶片，所述晶片佈置在所述上阻焊劑層上；導電結構，所述導電結構佈置在所述上阻焊劑層上，其中，所述導電結構包括：第一導電結構框架，所述第一導電結構框架與所述晶片的側表面間隔開並沿第一方向延伸；第二導電結構框架，所述第二導電結構框架與所述晶片的另一側表面間隔開並且沿所述第一方向延伸；多個第一導電結構指狀物，所述多個第一導電結構指狀物從所述第一導電結構框架的與所述晶片相反的外側表面延伸；以及多個第二導電結構指狀物，所述多個第二導電結構指狀物從所述第二導電結構框架的與所述晶片相反的外側表面延伸；模製構件，所述模製構件佈置成覆蓋所述晶片和所述導電結構，並暴露所述第一導電結構框架的兩端的側表面、所述第二導電結構框架的兩端的側表面、所述第一導電結構指狀物的端部的側表面以及所述第二導電結構指狀物的端部的側表面；以及電磁干擾(EMI)屏蔽層，所述電磁干擾屏蔽層覆蓋所述模製構件的頂表面和側表面，並接觸所述第一導電結構框架和所述第二導電結構框架的暴露側表面以及所述第一導電結構指狀物和所述第二導電結構指狀物的暴露側表面。
  19. 根據請求項18所述的半導體封裝，其中，所述接地互連層經由所述上阻焊劑層的開口暴露，所述半導體封裝還包括：接合襯墊，所述接合襯墊在所述上阻焊劑層的所述開口中佈置成接觸所述接地互連層；以及導線，所述導線將所述接合襯墊連接到所述導電結構。
  20. 根據請求項18所述的半導體封裝，其中，所述接地互連層經由所述上阻焊劑層的開口暴露，所述半導體封裝還包括：接觸襯墊，所述接觸襯墊在所述上阻焊劑層的所述開口中佈置成接觸所述接地互連層；以及 導電黏合劑層，所述導電黏合劑層在所述導電結構和所述接觸襯墊之間佈置成將所述導電結構電連接到所述接地互連層。
  21. 一種半導體封裝，所述半導體封裝包括：基板，所述基板構造成包括：基板主體，所述基板主體具有連接到接地端子的互連層；上阻焊劑層，所述上阻焊劑層佈置在所述基板主體的頂表面上；以及下阻焊劑層，所述下阻焊劑層佈置在所述基板主體的底表面上；晶片，所述晶片佈置在所述上阻焊劑層上；導電結構，所述導電結構佈置在所述上阻焊劑層上，所述導電結構包括導電結構框架以及多個導電結構指狀物，其中，所述導電結構框架具有閉環形狀以圍繞所述晶片的所有側表面並與所述晶片間隔開，並且其中，所述多個導電結構指狀物從所述導電結構框架的外側表面朝所述基板的邊緣延伸；模製構件，所述模製構件佈置成覆蓋所述晶片和所述導電結構，並暴露所述導電結構指狀物的端部的側表面；以及電磁干擾即電磁干擾屏蔽層，所述電磁干擾屏蔽層覆蓋所述模製構件的頂表面和側表面，並接觸所述導電結構指狀物的所述端部的暴露側表面。
  22. 根據請求項21所述的半導體封裝，其中，所述接地互連層經由所述上阻焊劑層的開口暴露，所述半導體封裝還包括：接合襯墊，所述接合襯墊在所述上阻焊劑層的所述開口中佈置成接觸所述接地互連層；以及導線，所述導線將所述接合襯墊連接到所述導電結構框架。
  23. 根據請求項21所述的半導體封裝，其中，所述接地互連層經由所述上阻焊劑層的開口暴露，所述半導體封裝還包括：接觸襯墊，所述接觸襯墊在所述上阻焊劑層的所述開口中佈置成接觸所述接地互連層；以及 導電黏合劑層，所述導電黏合劑層在所述導電結構和所述接觸襯墊之間佈置成將所述導電結構電連接到所述接地互連層。
  24. 一種半導體封裝，所述半導體封裝包括：基板，所述基板構造成包括：基板主體，所述基板主體具有連接到接地端子的第一互連層和第二互連層；上阻焊劑層，所述上阻焊劑層佈置在所述基板主體的頂表面上；以及下阻焊劑層，所述下阻焊劑層佈置在所述基板主體的底表面上；晶片，所述晶片佈置在所述上阻焊劑層上；導電結構，所述導電結構佈置在所述上阻焊劑層上，其中，所述導電結構包括：第一導電結構框架，所述第一導電結構框架與所述晶片的側表面間隔開並沿第一方向延伸；第二導電結構框架，所述第二導電結構框架與所述晶片的另一側表面間隔開並且沿所述第一方向延伸；多個第一導電結構指狀物，所述多個第一導電結構指狀物從所述第一導電結構框架的與所述晶片相反的外側表面延伸；以及多個第二導電結構指狀物，所述多個第二導電結構指狀物從所述第二導電結構框架的與所述晶片相反的外側表面延伸；模製構件，所述模製構件佈置成覆蓋所述晶片和所述導電結構，並暴露所述第一導電結構框架的兩端的側表面、所述第二導電結構框架的兩端的側表面、所述第一導電結構指狀物的端部的側表面以及所述第二導電結構指狀物的端部的側表面；以及電磁干擾(EMI)屏蔽層，所述電磁干擾屏蔽層覆蓋所述模製構件的頂表面和側表面，並接觸所述第一導電結構框架和所述第二導電結構框架的暴露側表面以及所述第一導電結構指狀物和所述第二導電結構指狀物的暴露側表面。
  25. 根據請求項24所述的半導體封裝，其中，接地的所述第一互連層經由所述上阻焊劑層的第一開口暴露，並且接地的所述第二互連層經由所述 上阻焊劑層的第二開口暴露，所述半導體封裝還包括：第一接合襯墊，所述第一接合襯墊在所述上阻焊劑層的所述第一開口中佈置成接觸接地的所述第一互連層；第二接合襯墊，所述第二接合襯墊在所述上阻焊劑層的所述第二開口中佈置成接觸接地的所述第二互連層；以及導線，所述導線將所述第一接合襯墊連接到所述第一導電結構框架，並且將所述第二接合襯墊連接到所述第二導電結構框架。
  26. 根據請求項24所述的半導體封裝，其中，接地的所述第一互連層經由所述上阻焊劑層的第一開口暴露，並且接地的所述第二互連層經由所述上阻焊劑層的第二開口暴露，所述半導體封裝還包括：第一接觸襯墊，所述第一接觸襯墊在所述上阻焊劑層的所述第一開口中佈置成接觸接地的所述第一互連層；第二接觸襯墊，所述第二接觸襯墊在所述上阻焊劑層的所述第二開口中佈置成接觸接地的所述第二互連層；以及導電黏合劑層，所述導電黏合劑層在所述導電結構與所述第一接觸襯墊和所述第二接觸襯墊之間佈置成將所述導電結構電連接到接地的所述第一互連層和接地的所述第二互連層。
TW107139327A 2018-04-25 2018-11-06 具有電磁干擾屏蔽層的半導體封裝 TWI791658B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180048036A KR102624200B1 (ko) 2018-04-25 2018-04-25 전자기 차폐층을 갖는 반도체 패키지
KR10-2018-0048036 2018-04-25

Publications (2)

Publication Number Publication Date
TW201946244A true TW201946244A (zh) 2019-12-01
TWI791658B TWI791658B (zh) 2023-02-11

Family

ID=68291315

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107139327A TWI791658B (zh) 2018-04-25 2018-11-06 具有電磁干擾屏蔽層的半導體封裝

Country Status (4)

Country Link
US (1) US10923434B2 (zh)
KR (1) KR102624200B1 (zh)
CN (1) CN110400790B (zh)
TW (1) TWI791658B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117501442A (zh) * 2021-10-12 2024-02-02 华为技术有限公司 一种封装结构、电路板组件及电子设备

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7576415B2 (en) * 2007-06-15 2009-08-18 Advanced Semiconductor Engineering, Inc. EMI shielded semiconductor package
JP5512566B2 (ja) * 2011-01-31 2014-06-04 株式会社東芝 半導体装置
KR101358637B1 (ko) 2012-04-06 2014-02-06 에스티에스반도체통신 주식회사 두께를 얇게 할 수 있는 반도체 패키지 제조방법
KR20140057982A (ko) * 2012-11-05 2014-05-14 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
US8987881B2 (en) 2013-07-10 2015-03-24 Freescale Semiconductor, Inc. Hybrid lead frame and ball grid array package
KR20150073350A (ko) * 2013-12-23 2015-07-01 에스케이하이닉스 주식회사 전자기간섭 차폐층을 갖는 반도체 패키지 및 그 제조방법
JP2015154032A (ja) * 2014-02-19 2015-08-24 株式会社東芝 配線基板とそれを用いた半導体装置
US9601464B2 (en) * 2014-07-10 2017-03-21 Apple Inc. Thermally enhanced package-on-package structure
US9826630B2 (en) * 2014-09-04 2017-11-21 Nxp Usa, Inc. Fan-out wafer level packages having preformed embedded ground plane connections and methods for the fabrication thereof
US9673150B2 (en) * 2014-12-16 2017-06-06 Nxp Usa, Inc. EMI/RFI shielding for semiconductor device packages
JP6149072B2 (ja) * 2015-07-07 2017-06-14 アオイ電子株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN110400790B (zh) 2023-06-09
KR20190124012A (ko) 2019-11-04
KR102624200B1 (ko) 2024-01-15
TWI791658B (zh) 2023-02-11
CN110400790A (zh) 2019-11-01
US20190333865A1 (en) 2019-10-31
US10923434B2 (en) 2021-02-16

Similar Documents

Publication Publication Date Title
JP4185499B2 (ja) 半導体装置
JP4071914B2 (ja) 半導体素子及びこれを用いた半導体装置
US9955581B2 (en) SGS or GSGSG pattern for signal transmitting channel, and PCB assembly, chip package using such SGS or GSGSG pattern
KR100714917B1 (ko) 차폐판이 개재된 칩 적층 구조 및 그를 갖는 시스템 인패키지
JP5827342B2 (ja) 中央コンタクトを備え、グラウンド又は電源分配が改善された改良版積層型マイクロ電子アセンブリ
KR100535181B1 (ko) 디커플링 커패시터를 갖는 반도체 칩 패키지와 그 제조 방법
US20110318885A1 (en) Thermally and Electrically Enhanced Ball Grid Array Package
JP2002083925A (ja) 集積回路装置
JP4395166B2 (ja) コンデンサを内蔵した半導体装置及びその製造方法
US11037879B2 (en) Semiconductor device
US10426035B2 (en) SGS or GSGSG pattern for signal transmitting channel, and PCB assembly, chip package using such SGS or GSGSG pattern
JP2007005452A (ja) 半導体装置
TWI791658B (zh) 具有電磁干擾屏蔽層的半導體封裝
TWI566352B (zh) 封裝基板及封裝件
US8736079B2 (en) Pad structure, circuit carrier and integrated circuit chip
JPH11204699A (ja) 半導体装置とその製造方法と電子装置
TWI601255B (zh) 薄膜覆晶封裝結構
JP4854148B2 (ja) 半導体装置
KR100671808B1 (ko) 반도체 장치
WO1999013509A1 (en) Semiconductor device
TW202105665A (zh) 半導體封裝結構
TW201438172A (zh) 半導體裝置及其製造方法
KR102345061B1 (ko) 반도체 패키지
JP2630294B2 (ja) 混成集積回路装置およびその製造方法
US10798815B2 (en) Protection circuit module and electronic device