JP2002083925A - 集積回路装置 - Google Patents

集積回路装置

Info

Publication number
JP2002083925A
JP2002083925A JP2000274351A JP2000274351A JP2002083925A JP 2002083925 A JP2002083925 A JP 2002083925A JP 2000274351 A JP2000274351 A JP 2000274351A JP 2000274351 A JP2000274351 A JP 2000274351A JP 2002083925 A JP2002083925 A JP 2002083925A
Authority
JP
Japan
Prior art keywords
chip
substrate
integrated circuit
circuit device
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000274351A
Other languages
English (en)
Other versions
JP4497683B2 (ja
Inventor
Giichi Shimada
義一 島田
Hiroo Mochida
博雄 持田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2000274351A priority Critical patent/JP4497683B2/ja
Priority to US09/938,498 priority patent/US6489669B2/en
Publication of JP2002083925A publication Critical patent/JP2002083925A/ja
Application granted granted Critical
Publication of JP4497683B2 publication Critical patent/JP4497683B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 小型化を促進するとともに、高周波信号を取
り扱う場合にインダクタンス成分に起因して発生する誤
動作を低減したチップ・オン・チップ構造の集積回路装
置を提供する。 【解決手段】 チップ・オン・チップ構造の小さい方の
ＩＣチップ２が収まる程度の貫通穴５を基板４に形成し
ておき、ＩＣチップ２が貫通穴５に納まるようにチップ
・オン・チップ構造の大きい方のＩＣチップ１を基板４
に実装する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、２つのＩＣチップ
をバンプを介して接合するなどして電気的に接続した構
造を有する集積回路装置に関するものである。
【０００２】
【従来の技術】従来から、２つの半導体チップを基板に
実装するにあたって、両方のチップをバンプを介して接
合するなどして電気的に接続した構造（以下、「チップ
・オン・チップ構造」と称する）にする場合がある。こ
のチップ・オン・チップ構造を採用することによって、
各チップを別々に実装する場合に比して、基板の面積を
小さくできるというメリットがある。
【０００３】
【発明が解決しようとする課題】しかしながら、従来
は、図７に示すように、チップ・オン・チップ構造のＩ
Ｃチップ１００及び２００を基板３００上に単に積み重
ねた構成になっており、厚みが大きくなるという問題が
あった。また、ＩＣチップ１００の表面（すなわち、Ｉ
Ｃチップ２００が接合する、電極が設けられている側の
面）が基板３００と反対側になるため、基板３００に形
成された不図示の配線パターンとＩＣチップ１００との
間を金線などのワイヤ４００で接続する必要があった。
特に高周波信号を取り扱う回路の場合には、ワイヤ４０
０のインダクタンス成分に起因して、感度が取れない、
感度がばらつくなどの問題がある。
【０００４】また、高周波信号を取り扱う回路の場合に
は、ノイズ対策としてシールドを行う必要があるが、従
来では、図８に示すように、シールド材５００を設ける
ことになり、シールド材が多く必要であるとともに、厚
みが一層大きくなり、ＩＣカードや携帯電話等の薄いも
のでは使用できないこともあった。
【０００５】そこで、本発明は、小型化を促進するとと
もに、高周波信号を取り扱う場合にインダクタンス成分
に起因して発生する不具合を低減したチップ・オン・チ
ップ構造の集積回路装置を提供することを目的とする。
【０００６】また、本発明は、シールドを行うにあたっ
て、必要となるシールド材の量を低減させた、あるい
は、シールド材を不要とすることにより、低廉化や軽量
化を実現可能としたチップ・オン・チップ構造の集積回
路装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
め、請求項１に記載の発明である集積回路装置では、第
１のＩＣチップ、第２のＩＣチップ、及び、該第２のＩ
Ｃチップが収まる程度の穴が形成された基板を有し、前
記第１のＩＣチップと前記第２のＩＣチップとを接合さ
せることにより電気的に接続しているとともに、前記第
２のＩＣチップが前記基板の前記穴に収まるように前記
第１のＩＣチップが前記基板に実装されている。
【０００８】この構成により、チップ・オン・チップ構
造の一方のＩＣチップが基板に形成された貫通穴に収ま
っているので、厚みが小さくなり、また、ＩＣチップの
表面が基板側になるので、ＩＣチップを基板とバンプ接
続することによりワイヤレスで接続することが可能とな
る。
【０００９】また、請求項２に記載の発明では、上記請
求項１に記載の集積回路装置において、前記基板には前
記第１のＩＣチップとの接続部の周囲にシールドパター
ンが形成されている。これにより、シールド効果が高ま
る。
【００１０】また、請求項３に記載の発明では、上記請
求項１または２に記載の集積回路装置において、前記基
板の穴に、定電位点に接続されたシールド材を設けてい
る。
【００１１】この構成により、チップ・オン・チップ構
造のＩＣチップが搭載される部分は、基準電位に接続さ
れたシールド材と、シールド効果を持つＩＣチップの裏
面（ＩＣチップ同士が接合していない側の面）とによっ
て囲まれることになる。また、上記シールド材としては
大きい方のＩＣチップよりも若干大きめの寸法にすれ
ば、更にシールド効果が期待できる。
【００１２】また、請求項４に記載の発明である集積回
路装置では、第１のＩＣチップ、第２のＩＣチップ、及
び、該第２のＩＣチップが収まる程度の凹部が形成され
た多層基板を有し、前記第１のＩＣチップと前記第２の
ＩＣチップとを接合させることにより電気的に接続して
いるとともに、前記第２のＩＣチップが前記多層基板の
前記凹部に収まるように前記第１のＩＣチップが前記多
層基板に実装されており、さらに、前記多層基板の前記
凹部の周囲には定電位点に接続された配線が形成されて
いる。
【００１３】この構成により、チップ・オン・チップ構
造のＩＣチップが搭載される部分は、基準電位に接続さ
れた、多層基板に形成された配線と、シールド効果を持
つＩＣチップの裏面（ＩＣチップ同士が接合していない
側の面）とによって囲まれるとともに、多層基板のある
層に形成した配線をシールド材として利用しているの
で、シールド材を別途設ける必要はなくなる。
【００１４】
【発明の実施の形態】以下に、本発明の実施形態を図面
を参照しながら説明する。図１の（イ）は本発明の第１
実施形態である集積回路装置の基板部分の上面図、図１
の（ロ）は図１の（イ）に示す基板にＩＣチップを搭載
した場合における図１の（イ）中のＸ−Ｘ’での断面図
である。第１実施形態では、第１のＩＣチップ１と、第
２のＩＣチップ２とが、金などのバンプ３を介して電気
的に接続されることにより、チップ・オン・チップ構造
となっている。基板４のバンプ３からは配線が引き出さ
れている。樹脂やセラミック等から成る基板４には、小
さい方のチップである第２のＩＣチップ２が収まる程度
の貫通穴５が形成されている。第１のＩＣチップ１は、
第２のＩＣチップ２が基板４の貫通穴５に収まるような
位置にて、バンプ３を介することにより基板４に形成さ
れている配線とワイヤレスで電気的に接続されている。
また、基板４の特定のバンプ３の周囲には例えばグラン
ドなどの定電位点に接続された配線パターン１２が形成
されて、シールドを形成している。
【００１５】この第１実施形態の構成によれば、チップ
・オン・チップ構造の一方のＩＣチップが基板に形成さ
れた貫通穴の内側に収まっているので、厚みが小さくな
り薄型化が促進される。また、ＩＣチップと基板の配線
との間の電気的な接続をワイヤレスで行っているので、
高周波信号を取り扱う回路の場合にインダクタンス成分
に起因して発生する不具合が低減する。
【００１６】尚、図２に示すように、基板４に貫通穴５
を形成する代わりに、基板４に凹部６を形成して、この
凹部６に第２のＩＣチップ２が収まるように第１のＩＣ
チップ１を基板４にバンプ接続するようにしても、同様
の効果を得ることができる。
【００１７】次に、本発明の第２実施形態である集積回
路装置の断面図を図３に示す。尚、上記第１実施形態と
同一部分には同一符号を付して説明を省略する。図１と
の違いは、貫通穴５の側面及び底面を覆う形状のシール
ド材７が貫通穴５にはめ込まれて固定されている点であ
る。シールド材７は例えばグランドなどの定電位点に接
続される。シールド材７は外径が貫通穴５の径よりも大
きな部分であるストッパー部７１を有しており、これに
より、シールド材７の位置決め及び固定を容易にしてい
る。シールド材７の材質は、例えば、銅、アルミ、鉄な
どである。
【００１８】また、図４に示すように、貫通穴５の底面
側のみを貫通穴５の径よりも若干大きな寸法のシールド
材７で塞ぐようにしてもよい。この場合、シールド材７
と配線パターン１２とをスルーホール１３で接続するよ
うにしてもよい。また、図５に示すように、第１のＩＣ
チップ１よりも若干大きな寸法のシールド材７で貫通穴
５の底面側のみを塞ぐようにしてもよい。
【００１９】この第２実施形態の構成によれば、第１の
ＩＣチップ１及び第２のＩＣチップ２が搭載される部分
は、基準電位に接続されたシールド材７と、シールド効
果を持つ第１のＩＣチップ１の裏面（第２のＩＣチップ
２が接合されていない側の面）とによって囲まれるの
で、十分なシールド効果を得ることができるとともに、
シールド材７は小さい方のチップである第２のＩＣチッ
プ２よりも若干大きめの寸法〜第１のＩＣチップ１程度
の寸法であればよいので、必要となるシールド材の量を
低減することができ、これにより、低廉化や軽量化を実
現することができる。
【００２０】次に、本発明の第３実施形態である集積回
路装置の断面図を図６に示す。尚、上記第１実施形態と
同一部分には同一符号を付して説明を省略する。８はＭ
個の層８−１、８−２、…、８−Ｍから成る多層基板で
あり、第２のＩＣチップ２が収まる程度の大きさで第１
層８−１〜第Ｎ層８−Ｎまでがくり抜かれることにより
凹部９が形成されている。基板８には凹部９の周囲を取
り囲む形で配線１０及びビアコン（層間コンタクト）１
１が形成されており、この配線１０及びビアコン１１
は、例えばグランドなどの定電位点に接続された配線パ
ターン１２と導通状態にある。第１のＩＣチップ１は、
第２のＩＣチップ２が多層基板８の凹部９に収まるよう
な位置で、バンプ３を介することによりワイヤレスで基
板８に形成されている配線と電気的に接続されている。
【００２１】この第３実施形態の構成によれば、第１の
ＩＣチップ１及び第２のＩＣチップ２が搭載される部分
は、基準電位に接続された、多層基板８に形成された配
線１０及びビアコン１１と、シールド効果を持つ第１の
ＩＣチップ１の裏面（第２のＩＣチップ２が接合されて
いない側の面）とによって囲まれるので、十分なシール
ド効果を得ることができるとともに、多層基板８に形成
した配線をシールド材として利用しているので、シール
ド材を別途設ける必要はなくなり、これにより、一層の
低廉化や軽量化を実現することができる。
【００２２】
【発明の効果】以上説明したように、請求項１に記載の
発明である集積回路装置によれば、チップ・オン・チッ
プ構造の一方のＩＣチップが基板に形成された貫通穴に
収まっているので、厚みが小さくなり小型化が促進さ
れ、また、ＩＣチップと基板の配線との間の電気的な接
続をバンプで行っているので、高周波信号を取り扱う回
路の場合にインダクタンス成分に起因して発生する不具
合が低減する。
【００２３】また、請求項２に記載の発明である集積回
路装置によれば、チップ・オン・チップ構造のＩＣチッ
プと基板の配線との間の電気的な接続を行うバンプ周辺
の配線をシールドとして用いるようにしているので、シ
ールド効果を高めることができる。
【００２４】また、請求項３に記載の発明である集積回
路装置によれば、チップ・オン・チップ構造のＩＣチッ
プが搭載される部分は、基準電位に接続されたシールド
材と、シールド効果を持つＩＣチップの裏面（ＩＣチッ
プ同士が接合していない側の面）とによって囲まれるの
で、十分なシールド効果を得ることができるとともに、
シールド材はチップ・オン・チップ構造の小さい方のＩ
Ｃチップよりも若干大きめの寸法であればよいので、必
要となるシールド材の量を低減することができ、これに
より、低廉化や軽量化を実現することができる。
【００２５】また、請求項４に記載の発明である集積回
路装置によれば、チップ・オン・チップ構造のＩＣチッ
プが搭載される部分は、基準電位に接続された、多層基
板に形成された配線と、シールド効果を持つＩＣチップ
の裏面（ＩＣチップ同士が接合していない側の面）とに
よって囲まれるので、十分なシールド効果を得ることが
できるとともに、多層基板のある層に形成した配線をシ
ールド材として利用しているので、シールド材を別途設
ける必要はなくなり、これにより、一層の低廉化や軽量
化を実現することができる。
【図面の簡単な説明】
【図１】 本発明の実施形態である集積回路装置の基板
上面図及び断面図である。
【図２】 本発明の別の実施形態である集積回路装置の
断面図である。
【図３】 本発明のさらに別の実施形態である集積回路
装置の断面図である。
【図４】 本発明のさらに別の実施形態である集積回路
装置の断面図である。
【図５】 本発明のさらに別の実施形態である集積回路
装置の断面図である。
【図６】 本発明のさらに別の実施形態である集積回路
装置の断面図である。
【図７】 チップ・オン・チップ構造の従来の集積回路
装置の断面図である。
【図８】 シールドを設けたチップ・オン・チップ構造
の従来の集積回路装置の断面図である。
【符号の説明】
１ 第１のＩＣチップ ２ 第２のＩＣチップ ３ バンプ ４ 基板 ５ 貫通穴 ６ 凹部 ７ シールド材 ８ 多層基板 ９ 凹部 １０ 配線 １１ ビアコン １２ 配線パターン １３ スルーホール

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 第１のＩＣチップ、第２のＩＣチップ、
    及び、該第２のＩＣチップが収まる程度の穴が形成され
    た基板を有し、前記第１のＩＣチップと前記第２のＩＣ
    チップとを接合させることにより電気的に接続している
    とともに、前記第２のＩＣチップが前記基板の前記穴に
    収まるように前記第１のＩＣチップが前記基板に実装さ
    れていることを特徴とする集積回路装置。
  2. 【請求項２】 前記基板には前記第１のＩＣチップとの
    接続部の周囲にシールド用のパターンが形成されている
    ことを特徴とする請求項１に記載の集積回路装置。
  3. 【請求項３】 前記基板の穴には、定電位点に接続され
    たシールド材が設けられていることを特徴とする請求項
    １または２に記載の集積回路装置。
  4. 【請求項４】 第１のＩＣチップ、第２のＩＣチップ、
    及び、該第２のＩＣチップが収まる程度の凹部が形成さ
    れた多層基板を有し、前記第１のＩＣチップと前記第２
    のＩＣチップとを接合させることにより電気的に接続し
    ているとともに、前記第２のＩＣチップが前記多層基板
    の前記凹部に収まるように前記第１のＩＣチップが前記
    多層基板に実装されており、さらに、前記多層基板の前
    記凹部の周囲には定電位点に接続された配線が形成され
    ていることを特徴とする集積回路装置。
JP2000274351A 2000-09-11 2000-09-11 集積回路装置 Expired - Fee Related JP4497683B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000274351A JP4497683B2 (ja) 2000-09-11 2000-09-11 集積回路装置
US09/938,498 US6489669B2 (en) 2000-09-11 2001-08-27 Integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000274351A JP4497683B2 (ja) 2000-09-11 2000-09-11 集積回路装置

Publications (2)

Publication Number Publication Date
JP2002083925A true JP2002083925A (ja) 2002-03-22
JP4497683B2 JP4497683B2 (ja) 2010-07-07

Family

ID=18760121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000274351A Expired - Fee Related JP4497683B2 (ja) 2000-09-11 2000-09-11 集積回路装置

Country Status (2)

Country Link
US (1) US6489669B2 (ja)
JP (1) JP4497683B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004274259A (ja) * 2003-03-06 2004-09-30 Tdk Corp アンテナ一体型モジュールおよび通信機
JP2006080350A (ja) * 2004-09-10 2006-03-23 Denso Corp 半導体装置およびその実装構造
WO2007086152A1 (ja) * 2006-01-26 2007-08-02 Matsushita Electric Industrial Co., Ltd. 基板構造
US8138594B2 (en) 2008-09-22 2012-03-20 Nec Corporation Semiconductor device and manufacturing method of a semiconductor device
US8299925B2 (en) 2007-10-26 2012-10-30 Fujitsu Limited RFID tag and manufacturing method thereof
KR101342829B1 (ko) * 2011-12-29 2014-01-13 주식회사 네패스 반도체 패키지 및 그 제조 방법
US8748229B2 (en) 2008-06-11 2014-06-10 Fujitsu Semiconductor Limited Manufacturing method including deformation of supporting board to accommodate semiconductor device
JP2015111425A (ja) * 2009-12-31 2015-06-18 インテル コーポレイション ハイブリッドメモリのためのシステム、方法及び装置

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10142655A1 (de) * 2001-08-31 2003-04-03 Epcos Ag Bauelementanordnung
US6993298B2 (en) * 2001-09-07 2006-01-31 Siemens Energy & Automation, Inc. Programmable controller with RF wireless interface
US20030094677A1 (en) * 2001-11-22 2003-05-22 Cheng Wang Zhong Suspended semiconductor package
US20030183934A1 (en) * 2002-03-29 2003-10-02 Barrett Joseph C. Method and apparatus for stacking multiple die in a flip chip semiconductor package
US6659512B1 (en) * 2002-07-18 2003-12-09 Hewlett-Packard Development Company, L.P. Integrated circuit package employing flip-chip technology and method of assembly
DE10246101B4 (de) * 2002-10-02 2005-12-01 Infineon Technologies Ag Verfahren zum Herstellen eines Gehäuses für einen Chip mit einer mikromechanischen Struktur
US6836022B2 (en) * 2003-02-13 2004-12-28 Medtronic, Inc. High voltage flip-chip component package and method for forming the same
US20040201970A1 (en) * 2003-04-10 2004-10-14 International Business Machines Corporation Chip interconnection method and apparatus
JP3858854B2 (ja) * 2003-06-24 2006-12-20 富士通株式会社 積層型半導体装置
CN1985371B (zh) * 2004-07-13 2011-12-28 Nxp股份有限公司 包含集成电路的电子器件
TWI253701B (en) * 2005-01-21 2006-04-21 Via Tech Inc Bump-less chip package
US20080028136A1 (en) 2006-07-31 2008-01-31 Schakel Keith R Method and apparatus for refresh management of memory modules
US8438328B2 (en) 2008-02-21 2013-05-07 Google Inc. Emulation of abstracted DIMMs using abstracted DRAMs
US8111566B1 (en) 2007-11-16 2012-02-07 Google, Inc. Optimal channel design for memory devices for providing a high-speed memory interface
US8796830B1 (en) 2006-09-01 2014-08-05 Google Inc. Stackable low-profile lead frame package
US9542352B2 (en) 2006-02-09 2017-01-10 Google Inc. System and method for reducing command scheduling constraints of memory circuits
US8359187B2 (en) 2005-06-24 2013-01-22 Google Inc. Simulating a different number of memory circuit devices
US8090897B2 (en) 2006-07-31 2012-01-03 Google Inc. System and method for simulating an aspect of a memory circuit
US8169233B2 (en) 2009-06-09 2012-05-01 Google Inc. Programming of DIMM termination resistance values
US8060774B2 (en) 2005-06-24 2011-11-15 Google Inc. Memory systems and memory modules
US7386656B2 (en) 2006-07-31 2008-06-10 Metaram, Inc. Interface circuit system and method for performing power management operations in conjunction with only a portion of a memory circuit
US20080082763A1 (en) 2006-10-02 2008-04-03 Metaram, Inc. Apparatus and method for power management of memory circuits by a system or component thereof
US9171585B2 (en) 2005-06-24 2015-10-27 Google Inc. Configurable memory circuit system and method
US7609567B2 (en) 2005-06-24 2009-10-27 Metaram, Inc. System and method for simulating an aspect of a memory circuit
US8081474B1 (en) 2007-12-18 2011-12-20 Google Inc. Embossed heat spreader
US8089795B2 (en) 2006-02-09 2012-01-03 Google Inc. Memory module with memory stack and interface with enhanced capabilities
US8041881B2 (en) 2006-07-31 2011-10-18 Google Inc. Memory device with emulated characteristics
US8327104B2 (en) 2006-07-31 2012-12-04 Google Inc. Adjusting the timing of signals associated with a memory system
US10013371B2 (en) 2005-06-24 2018-07-03 Google Llc Configurable memory circuit system and method
US8397013B1 (en) 2006-10-05 2013-03-12 Google Inc. Hybrid memory module
US8244971B2 (en) 2006-07-31 2012-08-14 Google Inc. Memory circuit system and method
US8055833B2 (en) 2006-10-05 2011-11-08 Google Inc. System and method for increasing capacity, performance, and flexibility of flash storage
US8619452B2 (en) 2005-09-02 2013-12-31 Google Inc. Methods and apparatus of stacking DRAMs
US9507739B2 (en) 2005-06-24 2016-11-29 Google Inc. Configurable memory circuit system and method
US8077535B2 (en) 2006-07-31 2011-12-13 Google Inc. Memory refresh apparatus and method
US8386722B1 (en) 2008-06-23 2013-02-26 Google Inc. Stacked DIMM memory interface
US8335894B1 (en) 2008-07-25 2012-12-18 Google Inc. Configurable memory system with interface circuit
US8130560B1 (en) 2006-11-13 2012-03-06 Google Inc. Multi-rank partial width memory modules
US9632929B2 (en) 2006-02-09 2017-04-25 Google Inc. Translating an address associated with a command communicated between a system and memory circuits
US7724589B2 (en) 2006-07-31 2010-05-25 Google Inc. System and method for delaying a signal communicated from a system to at least one of a plurality of memory circuits
US9466545B1 (en) * 2007-02-21 2016-10-11 Amkor Technology, Inc. Semiconductor package in package
US8209479B2 (en) 2007-07-18 2012-06-26 Google Inc. Memory circuit system and method
US8080874B1 (en) 2007-09-14 2011-12-20 Google Inc. Providing additional space between an integrated circuit and a circuit board for positioning a component therebetween
US8144479B2 (en) * 2007-12-24 2012-03-27 Universal Scientific Industrial Co., Ltd. Wireless communication module
US20100244276A1 (en) * 2009-03-25 2010-09-30 Lsi Corporation Three-dimensional electronics package
US20110051352A1 (en) * 2009-09-02 2011-03-03 Kim Gyu Han Stacking-Type USB Memory Device And Method Of Fabricating The Same
US8664756B2 (en) 2012-07-24 2014-03-04 Medtronic, Inc. Reconstituted wafer package with high voltage discrete active dice and integrated field plate for high temperature leakage current stability
JP2013120838A (ja) * 2011-12-07 2013-06-17 Elpida Memory Inc 半導体装置及び半導体チップ
US10840536B2 (en) 2013-02-06 2020-11-17 The Board Of Trustees Of The University Of Illinois Stretchable electronic systems with containment chambers
JP2016520986A (ja) * 2013-02-06 2016-07-14 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ 伸縮性エレクトロニクス用の自己相似フラクタルデザイン
US9613911B2 (en) 2013-02-06 2017-04-04 The Board Of Trustees Of The University Of Illinois Self-similar and fractal design for stretchable electronics
US10497633B2 (en) 2013-02-06 2019-12-03 The Board Of Trustees Of The University Of Illinois Stretchable electronic systems with fluid containment
KR101983142B1 (ko) * 2013-06-28 2019-08-28 삼성전기주식회사 반도체 패키지
US10645797B2 (en) 2017-07-26 2020-05-05 Intel Corporation Electromagnetic interference (EMI) shield for a printed circuit board (PCB)
US10548249B2 (en) * 2017-09-27 2020-01-28 Intel Corporation Shielding in electronic assemblies
US20210375845A1 (en) * 2020-05-27 2021-12-02 Qualcomm Incorporated Package cavity for enhanced device performance with an integrated passive device

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5337383A (en) * 1976-09-20 1978-04-06 Hitachi Ltd Semiconductor integrated circuit
JPS5994441A (ja) * 1982-11-19 1984-05-31 Nippon Denso Co Ltd 半導体装置の製造方法
JPS6080232A (ja) * 1983-10-11 1985-05-08 Nippon Telegr & Teleph Corp <Ntt> Ｌｓｉチツプ実装用カ−ド
JPS615549A (ja) * 1984-06-20 1986-01-11 Hitachi Micro Comput Eng Ltd 半導体装置
JPS61259533A (ja) * 1985-05-13 1986-11-17 Mitsubishi Electric Corp 半導体装置
JPH05129516A (ja) * 1991-11-01 1993-05-25 Hitachi Ltd 半導体装置
JPH08250652A (ja) * 1995-02-24 1996-09-27 At & T Corp マルチチップモジュールパッケージ
JPH08255992A (ja) * 1995-03-16 1996-10-01 Toshiba Corp 回路基板のシールド装置
JP2001308258A (ja) * 2000-04-26 2001-11-02 Sony Corp 半導体パッケージ及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5198963A (en) * 1991-11-21 1993-03-30 Motorola, Inc. Multiple integrated circuit module which simplifies handling and testing
US5608262A (en) * 1995-02-24 1997-03-04 Lucent Technologies Inc. Packaging multi-chip modules without wire-bond interconnection
US6154370A (en) * 1998-07-21 2000-11-28 Lucent Technologies Inc. Recessed flip-chip package
US6297551B1 (en) * 1999-09-22 2001-10-02 Agere Systems Guardian Corp. Integrated circuit packages with improved EMI characteristics

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5337383A (en) * 1976-09-20 1978-04-06 Hitachi Ltd Semiconductor integrated circuit
JPS5994441A (ja) * 1982-11-19 1984-05-31 Nippon Denso Co Ltd 半導体装置の製造方法
JPS6080232A (ja) * 1983-10-11 1985-05-08 Nippon Telegr & Teleph Corp <Ntt> Ｌｓｉチツプ実装用カ−ド
JPS615549A (ja) * 1984-06-20 1986-01-11 Hitachi Micro Comput Eng Ltd 半導体装置
JPS61259533A (ja) * 1985-05-13 1986-11-17 Mitsubishi Electric Corp 半導体装置
JPH05129516A (ja) * 1991-11-01 1993-05-25 Hitachi Ltd 半導体装置
JPH08250652A (ja) * 1995-02-24 1996-09-27 At & T Corp マルチチップモジュールパッケージ
JPH08255992A (ja) * 1995-03-16 1996-10-01 Toshiba Corp 回路基板のシールド装置
JP2001308258A (ja) * 2000-04-26 2001-11-02 Sony Corp 半導体パッケージ及びその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004274259A (ja) * 2003-03-06 2004-09-30 Tdk Corp アンテナ一体型モジュールおよび通信機
JP2006080350A (ja) * 2004-09-10 2006-03-23 Denso Corp 半導体装置およびその実装構造
WO2007086152A1 (ja) * 2006-01-26 2007-08-02 Matsushita Electric Industrial Co., Ltd. 基板構造
US8299925B2 (en) 2007-10-26 2012-10-30 Fujitsu Limited RFID tag and manufacturing method thereof
US8748229B2 (en) 2008-06-11 2014-06-10 Fujitsu Semiconductor Limited Manufacturing method including deformation of supporting board to accommodate semiconductor device
US8138594B2 (en) 2008-09-22 2012-03-20 Nec Corporation Semiconductor device and manufacturing method of a semiconductor device
JP2015111425A (ja) * 2009-12-31 2015-06-18 インテル コーポレイション ハイブリッドメモリのためのシステム、方法及び装置
KR101342829B1 (ko) * 2011-12-29 2014-01-13 주식회사 네패스 반도체 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
JP4497683B2 (ja) 2010-07-07
US20020030264A1 (en) 2002-03-14
US6489669B2 (en) 2002-12-03

Similar Documents

Publication Publication Date Title
JP2002083925A (ja) 集積回路装置
JP4185499B2 (ja) 半導体装置
US20030038331A1 (en) Semiconductor device having a barrier layer
KR960002762A (ko) 노이즈가 적은 적층 멀티칩 패키지
JP2000223653A (ja) チップ・オン・チップ構造の半導体装置およびそれに用いる半導体チップ
JP2008010859A (ja) 半導体装置
JP4876618B2 (ja) 半導体装置および半導体装置の製造方法
US20060202335A1 (en) Tape ball grid array package with electromagnetic interference protection and method for fabricating the package
JPH07307413A (ja) 半導体装置
JP4284744B2 (ja) 高周波集積回路装置
KR19980080823A (ko) 반도체 장치 및 그 제조 방법
JP2004128356A (ja) 半導体装置
US6984882B2 (en) Semiconductor device with reduced wiring paths between an array of semiconductor chip parts
JP2003068974A (ja) 半導体装置
KR20050027384A (ko) 재배선 패드를 갖는 칩 사이즈 패키지 및 그 적층체
KR20190124012A (ko) 전자기 차폐층을 갖는 반도체 패키지
KR102400533B1 (ko) 전자 소자 모듈 및 이의 제조방법
US10798815B2 (en) Protection circuit module and electronic device
US8089164B2 (en) Substrate having optional circuits and structure of flip chip bonding
JP2003101186A (ja) 電子部品及び電子部品カバー
JP2005228901A (ja) 半導体装置
US20030057569A1 (en) Semiconductor device
US20090179326A1 (en) Semiconductor device package
JP2006165333A (ja) 半導体素子搭載装置及び半導体素子搭載方法
JP3645701B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070809

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100126

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100413

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100413

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees