JPH08255992A - 回路基板のシールド装置 - Google Patents
回路基板のシールド装置Info
- Publication number
- JPH08255992A JPH08255992A JP7057029A JP5702995A JPH08255992A JP H08255992 A JPH08255992 A JP H08255992A JP 7057029 A JP7057029 A JP 7057029A JP 5702995 A JP5702995 A JP 5702995A JP H08255992 A JPH08255992 A JP H08255992A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- electronic component
- shield
- shield device
- layer formed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15158—Shape the die mounting substrate being other than a cuboid
- H01L2924/15159—Side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
- H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
- H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Abstract
(57)【要約】
【目的】 金属キャップを用いることなく、シールド効
果に優れた回路基板のシールドが実現できる。 【構成】 開口部１１を有する回路基板１４の片面は、
開口部１１を含めて基準電位層１５を形成する。半導体
チップ等の電子部品１６をバンプ１８を用い回路基板１
４と電気的に接続する。接続ランド２０に、電子部品１
６より小さい形状を有する電子部品２１をバンプ２３を
用い開口部１１に挿入された状態で接続する。バンプ１
８の周辺は樹脂２４を用い、封止する。電子部品２１が
配置された回路基板１４の部分は、回路基板１４に形成
された基準電位層１５とほぼ全体または少なくとも裏面
全面が導電材料から成る半導体チップにより挟まれるた
め、金属ケースなどのシールド部材を用いることなく十
分なシールド効果を得ることができる。
果に優れた回路基板のシールドが実現できる。 【構成】 開口部１１を有する回路基板１４の片面は、
開口部１１を含めて基準電位層１５を形成する。半導体
チップ等の電子部品１６をバンプ１８を用い回路基板１
４と電気的に接続する。接続ランド２０に、電子部品１
６より小さい形状を有する電子部品２１をバンプ２３を
用い開口部１１に挿入された状態で接続する。バンプ１
８の周辺は樹脂２４を用い、封止する。電子部品２１が
配置された回路基板１４の部分は、回路基板１４に形成
された基準電位層１５とほぼ全体または少なくとも裏面
全面が導電材料から成る半導体チップにより挟まれるた
め、金属ケースなどのシールド部材を用いることなく十
分なシールド効果を得ることができる。
Description
【０００１】
【産業上の利用分野】この発明は、特に高周波用に好適
な回路基板のシールド装置に関する。
な回路基板のシールド装置に関する。
【０００２】
【従来の技術】近年、高度情報化社会の進展に伴ない、
通信分野においては、携帯電話等の移動体通信機器が急
速に普及し、またデータ通信や画像通信が発展してき
た。これらは、今後ますます高速・高機能化、高周波化
が進むことが予想され、また機器の小型化も急速に進む
と考えられる。
通信分野においては、携帯電話等の移動体通信機器が急
速に普及し、またデータ通信や画像通信が発展してき
た。これらは、今後ますます高速・高機能化、高周波化
が進むことが予想され、また機器の小型化も急速に進む
と考えられる。
【０００３】ここで、特に通信機器のような高速で高周
波の回路においては、単に部品を回路基板に実装するだ
けではなく、十分なノイズ対策を施さなければならな
い。ノイズは大きく分けると、放射ノイズと伝導ノイズ
に分けられるが、それぞれ対策は異なってくる。伝導ノ
イズについては、伝導経路の把握ができればノイズフィ
ルタ等対策は比較的容易に行うことができる。放射ノイ
ズについては、ノイズ発生源の特定が難しく、一般的に
は回路基板全体を金属から成るシールドケース内に収納
する方法がとられる。この方法では、特に携帯電話等の
小型電子機器においては、小型化や軽量化の妨げとなる
ため、様々な簡略化したシールド装置が考えられてい
る。
波の回路においては、単に部品を回路基板に実装するだ
けではなく、十分なノイズ対策を施さなければならな
い。ノイズは大きく分けると、放射ノイズと伝導ノイズ
に分けられるが、それぞれ対策は異なってくる。伝導ノ
イズについては、伝導経路の把握ができればノイズフィ
ルタ等対策は比較的容易に行うことができる。放射ノイ
ズについては、ノイズ発生源の特定が難しく、一般的に
は回路基板全体を金属から成るシールドケース内に収納
する方法がとられる。この方法では、特に携帯電話等の
小型電子機器においては、小型化や軽量化の妨げとなる
ため、様々な簡略化したシールド装置が考えられてい
る。
【０００４】図５に示した、従来の小型電子機器におけ
る代表的な回路基板のシールド装置について説明する。
アルミナ、ガラスエポキシ等の絶縁基板１上にエッチン
グ法等により形成された銅等の回路パターン２を固着
し、この回路パターン２の部品取り付け部分にリフロー
半田付け法等により、チップ部品、半導体等の電子部品
３を半田付けして回路基板４を構成する。ここで回路基
板４に電子部品３が半田付けされていない面、または回
路基板４の両面に電子部品３が半田付けされている場合
は回路基板４の内層面に、接地や電源等の基準電位を有
する配線パターン５を、ほぼ全面に形成して、回路基板
４の片側のシールドを行う。
る代表的な回路基板のシールド装置について説明する。
アルミナ、ガラスエポキシ等の絶縁基板１上にエッチン
グ法等により形成された銅等の回路パターン２を固着
し、この回路パターン２の部品取り付け部分にリフロー
半田付け法等により、チップ部品、半導体等の電子部品
３を半田付けして回路基板４を構成する。ここで回路基
板４に電子部品３が半田付けされていない面、または回
路基板４の両面に電子部品３が半田付けされている場合
は回路基板４の内層面に、接地や電源等の基準電位を有
する配線パターン５を、ほぼ全面に形成して、回路基板
４の片側のシールドを行う。
【０００５】更に、半田付けされた電子部品３を含む一
つの回路ブロックを完全に覆うように、アルミニウム、
ケイ素鋼板等の金属キャップ６を、回路基板４の表面の
接地や電源等の基準電位を有する、金属キャップ６の接
続用ランド７に半田付けして、回路基板４全体のシール
ドを行うものである。１枚の回路基板４内に複数の回路
ブロックが混在している場合等においては、それぞれの
回路ブロック毎に金属キャップ６で覆い、各回路ブロッ
ク間での干渉を防止する構造をとる。
つの回路ブロックを完全に覆うように、アルミニウム、
ケイ素鋼板等の金属キャップ６を、回路基板４の表面の
接地や電源等の基準電位を有する、金属キャップ６の接
続用ランド７に半田付けして、回路基板４全体のシール
ドを行うものである。１枚の回路基板４内に複数の回路
ブロックが混在している場合等においては、それぞれの
回路ブロック毎に金属キャップ６で覆い、各回路ブロッ
ク間での干渉を防止する構造をとる。
【０００６】このように、十分なシールド効果を得るこ
とが可能となる。しかし、冒頭で述べた回路基板４全体
を金属製シールドケース内に収納する方法と比較すると
小型化や軽量化が成されているものの、金属キャップ６
の使用がこれの妨げとなっている。
とが可能となる。しかし、冒頭で述べた回路基板４全体
を金属製シールドケース内に収納する方法と比較すると
小型化や軽量化が成されているものの、金属キャップ６
の使用がこれの妨げとなっている。
【０００７】また、図６に示すように、金属キャップ６
を全く用いずにシールドを行う方法も行われている。こ
こでは片面実装構造を例にとって説明する。まず、図５
と同じように、片面に基準電位を有する配線パターン５
がほぼ全面に形成され、他方の面には電子部品３の接続
用ランド３ａおよび配線パターン２が形成された絶縁基
板１を用いる。さらに、回路基板４の電子部品３を接続
する面の、電子部品３が半田付けされる部分を除いたほ
ぼ全面に、エポキシ、ポリイミド等の絶縁層８をスクリ
ーン印刷法または接着法等により形成する。次に絶縁層
８上のほぼ全面に、基準電位を有する図示しない配線パ
ターンへ電気的に接続されるように、銅等の導電ペース
トを、印刷、硬化して基準電位層９を形成する。最後に
電子部品３を半田付けして、シールド構造の回路基板を
得るものである。
を全く用いずにシールドを行う方法も行われている。こ
こでは片面実装構造を例にとって説明する。まず、図５
と同じように、片面に基準電位を有する配線パターン５
がほぼ全面に形成され、他方の面には電子部品３の接続
用ランド３ａおよび配線パターン２が形成された絶縁基
板１を用いる。さらに、回路基板４の電子部品３を接続
する面の、電子部品３が半田付けされる部分を除いたほ
ぼ全面に、エポキシ、ポリイミド等の絶縁層８をスクリ
ーン印刷法または接着法等により形成する。次に絶縁層
８上のほぼ全面に、基準電位を有する図示しない配線パ
ターンへ電気的に接続されるように、銅等の導電ペース
トを、印刷、硬化して基準電位層９を形成する。最後に
電子部品３を半田付けして、シールド構造の回路基板を
得るものである。
【０００８】この構造では、金属ケース、金属キャップ
等を用いないため、小型化や軽量化を図ることができる
が、電子部品および電子部品接続部が露出しているた
め、十分なシールド効果が得られない。
等を用いないため、小型化や軽量化を図ることができる
が、電子部品および電子部品接続部が露出しているた
め、十分なシールド効果が得られない。
【０００９】
【発明が解決しようとする課題】上記した従来の回路基
板のシールド装置では、十分なシールド効果を得るため
には金属ケースまたは金属キャップが必要であり、装置
の小型化・軽量化の妨げになる、という問題があった。
板のシールド装置では、十分なシールド効果を得るため
には金属ケースまたは金属キャップが必要であり、装置
の小型化・軽量化の妨げになる、という問題があった。
【００１０】この発明は、金属キャップを用いることな
く、シールド効果に優れた回路基板のシールド装置を提
供する。
く、シールド効果に優れた回路基板のシールド装置を提
供する。
【００１１】
【課題を解決するための手段】この発明による回路基板
のシールド装置は、回路基板と、前記回路基板に電気的
に接続された、電波吸収または電波反射を行うためのシ
ールド部材を有する第１の電子部品と、前記回路基板ま
たは該回路基板の近傍に形成された電波吸収または電波
反射を行うためのシールド層と、前記第１の電子部品と
前記回路基板または該回路基板の近傍に形成されたシー
ルド層の間に配置された第２の電子部品とからなること
を特徴とする。
のシールド装置は、回路基板と、前記回路基板に電気的
に接続された、電波吸収または電波反射を行うためのシ
ールド部材を有する第１の電子部品と、前記回路基板ま
たは該回路基板の近傍に形成された電波吸収または電波
反射を行うためのシールド層と、前記第１の電子部品と
前記回路基板または該回路基板の近傍に形成されたシー
ルド層の間に配置された第２の電子部品とからなること
を特徴とする。
【００１２】
【作用】上記した手段により、第１の電子部品を例えば
半導体チップとした場合、第１及び第２の電子部品は、
回路基板に形成された基準電位層と第１の電子部品の導
電材料から成る半導体チップにより挟まれるため、金属
ケースまたは金属キャップを用いることなく、第１及び
第２の電子部品をシールドすることができる。
半導体チップとした場合、第１及び第２の電子部品は、
回路基板に形成された基準電位層と第１の電子部品の導
電材料から成る半導体チップにより挟まれるため、金属
ケースまたは金属キャップを用いることなく、第１及び
第２の電子部品をシールドすることができる。
【００１３】
【実施例】以下、この発明の実施例について図面を参照
して詳細に説明する。図１は、この発明の一実施例を説
明するための構成図である。図１において、開口部１１
を有するアルミナ、ガラスエポキシ等の絶縁基板１２上
に、エッチング法等により銅等の配線パターン１３を形
成して回路基板１４を構成する。ここで、回路基板１４
の片面は、開口部１１を含めてほぼ全面をベタパターン
とし、接地、電源等回路の基準電位パターンへ電気的に
接続することにより、基準電位層１５を形成する。
して詳細に説明する。図１は、この発明の一実施例を説
明するための構成図である。図１において、開口部１１
を有するアルミナ、ガラスエポキシ等の絶縁基板１２上
に、エッチング法等により銅等の配線パターン１３を形
成して回路基板１４を構成する。ここで、回路基板１４
の片面は、開口部１１を含めてほぼ全面をベタパターン
とし、接地、電源等回路の基準電位パターンへ電気的に
接続することにより、基準電位層１５を形成する。
【００１４】次に、半導体チップ等の電子部品１６の接
続パッド１７を、バンプ１８を介して回路基板１４の配
線パターン１３と電気的に接続された接続ランド１９に
接続する。電子部品１６には予め接続パッド１７の内側
の面に、接続パッド１７と接続された接続ランド２０を
形成し、この接続ランド２０に、電子部品１６より小さ
い形状を有する電子部品２１の接続パッド２２をバンプ
２３を介して接続してある。電子部品１６を接続ランド
１９に接続するとき電子部品２１は、開口部１１に挿入
された状態に位置する。電子部品２１は、配線パターン
１３に電子部品１６を介して電気的に接続されることに
なる。
続パッド１７を、バンプ１８を介して回路基板１４の配
線パターン１３と電気的に接続された接続ランド１９に
接続する。電子部品１６には予め接続パッド１７の内側
の面に、接続パッド１７と接続された接続ランド２０を
形成し、この接続ランド２０に、電子部品１６より小さ
い形状を有する電子部品２１の接続パッド２２をバンプ
２３を介して接続してある。電子部品１６を接続ランド
１９に接続するとき電子部品２１は、開口部１１に挿入
された状態に位置する。電子部品２１は、配線パターン
１３に電子部品１６を介して電気的に接続されることに
なる。
【００１５】ここで、電子部品１６としては半導体チッ
プを例に上げたが、素子を形成する半導体基板として
は、シリコン等の導電性を有する基板を用いるか、また
はガリひ素等の非導電性基板を用いる場合は、裏面に金
等の金属をバックコーティングしたものを用いる。
プを例に上げたが、素子を形成する半導体基板として
は、シリコン等の導電性を有する基板を用いるか、また
はガリひ素等の非導電性基板を用いる場合は、裏面に金
等の金属をバックコーティングしたものを用いる。
【００１６】最後にエポキシ等の樹脂２４を用いて、電
子部品１６の接続部およびその周辺を封止するものであ
る。
子部品１６の接続部およびその周辺を封止するものであ
る。
【００１７】このように、電子部品１６を例えば半導体
チップとした場合、電子部品２１および少なくとも半導
体チップが配置される回路基板１４の部分は、回路基板
１４に形成された基準電位層１５と、ほぼ全体または少
なくとも裏面全面が導電材料から成る半導体チップによ
り挟まれるため、金属ケースまたは金属キャップを用い
ることなく、十分なシールド効果を得ることができる。
チップとした場合、電子部品２１および少なくとも半導
体チップが配置される回路基板１４の部分は、回路基板
１４に形成された基準電位層１５と、ほぼ全体または少
なくとも裏面全面が導電材料から成る半導体チップによ
り挟まれるため、金属ケースまたは金属キャップを用い
ることなく、十分なシールド効果を得ることができる。
【００１８】さらに、シールド効果を高めるためには、
回路基板１４の電子部品１６の接続用ランド１９の周囲
に複数個の基準電位を有するスルーホールを形成した構
造、回路基板１４の電子部品１６が接続される面の、電
子部品１６が配置される以外の箇所に、基準電位層１５
を形成した構造をとるとより効果が高まる。また１枚の
回路基板内で、回路ブロック毎に上記構造をとることに
より、回路ブロック間での干渉を防止することができ
る。
回路基板１４の電子部品１６の接続用ランド１９の周囲
に複数個の基準電位を有するスルーホールを形成した構
造、回路基板１４の電子部品１６が接続される面の、電
子部品１６が配置される以外の箇所に、基準電位層１５
を形成した構造をとるとより効果が高まる。また１枚の
回路基板内で、回路ブロック毎に上記構造をとることに
より、回路ブロック間での干渉を防止することができ
る。
【００１９】ここで、図１の実施例で用いた半導体チッ
プ用の回路基板として一般的に用いられるシリコン基板
の、シールド特性について実験した結果を説明する。５
０ＭＨｚ〜１８００ＭＨｚの高周波信号の入出力端子を
それぞれ特性インピーダンス５０Ωで終端し、入力端子
から出力端子までの距離を約２０ｍｍ離して配置した。
その一端の周囲を一面のみ解放して金属板で囲み、解放
部に被測定物である厚さ０．４５ｍｍのシリコン基板を
配置してノイズ除去の効果について調べた。その結果、
解放状態に比べて約１０ｄＢ〜２０ｄＢノイズレベルを
低減することができた。この値は、金属板によりシール
ドした場合の約２０ｄＢ〜２５ｄＢ低減と比べても、周
波数帯域によってはほぼ同等であり、実用上全く問題な
い結果と言える。
プ用の回路基板として一般的に用いられるシリコン基板
の、シールド特性について実験した結果を説明する。５
０ＭＨｚ〜１８００ＭＨｚの高周波信号の入出力端子を
それぞれ特性インピーダンス５０Ωで終端し、入力端子
から出力端子までの距離を約２０ｍｍ離して配置した。
その一端の周囲を一面のみ解放して金属板で囲み、解放
部に被測定物である厚さ０．４５ｍｍのシリコン基板を
配置してノイズ除去の効果について調べた。その結果、
解放状態に比べて約１０ｄＢ〜２０ｄＢノイズレベルを
低減することができた。この値は、金属板によりシール
ドした場合の約２０ｄＢ〜２５ｄＢ低減と比べても、周
波数帯域によってはほぼ同等であり、実用上全く問題な
い結果と言える。
【００２０】なお、回路基板１４に形成した電子部品２
１を収納するための開口部１１は、凹部でも良く、凹部
にした場合は、回路基板１４に形成された基準電位層１
５と電子部品２１間に配線することが可能となり、より
実装密度を向上することができる。
１を収納するための開口部１１は、凹部でも良く、凹部
にした場合は、回路基板１４に形成された基準電位層１
５と電子部品２１間に配線することが可能となり、より
実装密度を向上することができる。
【００２１】また回路基板に形成した基準電位層１５
は、最外面に形成されているが、回路基板の内層面であ
ってもかまわない。ただしシールド性を考えると、内層
面に形成する場合は、更にその外側での配線は行わない
のが望ましい。
は、最外面に形成されているが、回路基板の内層面であ
ってもかまわない。ただしシールド性を考えると、内層
面に形成する場合は、更にその外側での配線は行わない
のが望ましい。
【００２２】また回路基板に形成した基準電位層１５
は、回路基板上のみならず、その近傍、例えば回路基板
を収納するための筐体表面に形成、または筐体そのもの
を基準電位を有する金属としてもかまわない。
は、回路基板上のみならず、その近傍、例えば回路基板
を収納するための筐体表面に形成、または筐体そのもの
を基準電位を有する金属としてもかまわない。
【００２３】また回路基板に形成した基準電位層１５
は、放射ノイズを反射させるための電波反射層の役割を
担うものだが、例えばフェライト等の絶縁性を有する磁
性体を電波吸収層として形成しても良好なシールド効果
が得られる。この場合透磁率の関係から、回路周波数が
数百ＭＨｚ帯域までの場合は焼結体、それ以上、特にＧ
Ｈｚ帯域の場合は粉末状、または樹脂と粉末を混合した
ペースト状の磁性体を用いるとより効果的である。これ
はノイズ吸収効果が、 μ（透磁率）×ｆ（周波数）＝一定 の関係からである。
は、放射ノイズを反射させるための電波反射層の役割を
担うものだが、例えばフェライト等の絶縁性を有する磁
性体を電波吸収層として形成しても良好なシールド効果
が得られる。この場合透磁率の関係から、回路周波数が
数百ＭＨｚ帯域までの場合は焼結体、それ以上、特にＧ
Ｈｚ帯域の場合は粉末状、または樹脂と粉末を混合した
ペースト状の磁性体を用いるとより効果的である。これ
はノイズ吸収効果が、 μ（透磁率）×ｆ（周波数）＝一定 の関係からである。
【００２４】また、この実施例においては、電子部品１
６として半導体チップを例に上げて説明したが、電子部
品１６は例えば抵抗、コンデンサ等の受動素子、半導体
素子の周辺に受動素子を形成した複合部品等、どのよう
な素子または素子の組み合わせであっても何ら問題はな
い。ただしこれらの素子を形成する部材は、例えばシリ
コン、アルミニウム等の導電性を有する基板、またはフ
ェライト等の絶縁性を有する磁性体基板、または少なく
とも一方の面または内層面ほぼ全面に、金属層または絶
縁性を有する磁性体層が形成されたアルミナ等の絶縁基
板等、一面または内層面または材料自体に、電波反射ま
たは電波吸収を行うためのシールド部材を有する。電子
部品２１については、これ自体の一方の面にシールド性
を有する必要がないためいかなる部品であっても何ら問
題はない。
６として半導体チップを例に上げて説明したが、電子部
品１６は例えば抵抗、コンデンサ等の受動素子、半導体
素子の周辺に受動素子を形成した複合部品等、どのよう
な素子または素子の組み合わせであっても何ら問題はな
い。ただしこれらの素子を形成する部材は、例えばシリ
コン、アルミニウム等の導電性を有する基板、またはフ
ェライト等の絶縁性を有する磁性体基板、または少なく
とも一方の面または内層面ほぼ全面に、金属層または絶
縁性を有する磁性体層が形成されたアルミナ等の絶縁基
板等、一面または内層面または材料自体に、電波反射ま
たは電波吸収を行うためのシールド部材を有する。電子
部品２１については、これ自体の一方の面にシールド性
を有する必要がないためいかなる部品であっても何ら問
題はない。
【００２５】また、この実施例においては、電子部品１
６および電子部品２１の接続方法について詳細な説明を
行っていないが、例えば電子部品１６を回路基板１４に
接続する方法としては、電子部品１６に形成された回路
基板１４との接続パッド１７上に、金等のバンプ１８を
メッキ法、ボールバンプ法等により形成し、例えば導電
性接着剤等の接続部材を用いて、回路基板１４の接続ラ
ンド１９にフェースダウンで接続する等の方法がある。
しかし、接続方法はこの限りではなく、例えば半田バン
プを用いた半田接続、封止樹脂の収縮力を利用した圧接
による接続等の接続法であってもかまわない。また若干
シールド効果は弱まるが、電子部品１６の端面に接続用
パッドを設け、回路基板１４に半田付けする方法等も可
能である。同様に電子部品２１を電子部品１６に接続す
る方法も、接続方法について制約されるものではない。
６および電子部品２１の接続方法について詳細な説明を
行っていないが、例えば電子部品１６を回路基板１４に
接続する方法としては、電子部品１６に形成された回路
基板１４との接続パッド１７上に、金等のバンプ１８を
メッキ法、ボールバンプ法等により形成し、例えば導電
性接着剤等の接続部材を用いて、回路基板１４の接続ラ
ンド１９にフェースダウンで接続する等の方法がある。
しかし、接続方法はこの限りではなく、例えば半田バン
プを用いた半田接続、封止樹脂の収縮力を利用した圧接
による接続等の接続法であってもかまわない。また若干
シールド効果は弱まるが、電子部品１６の端面に接続用
パッドを設け、回路基板１４に半田付けする方法等も可
能である。同様に電子部品２１を電子部品１６に接続す
る方法も、接続方法について制約されるものではない。
【００２６】図２はこの発明の他の実施例を説明するた
めの断面図である。この実施例は、図１の実施例の電子
部品２１を回路基板上へ接続したものである。すなわ
ち、回路基板１４１に凹部２５を形成し、凹部２５の底
２６の部分に配線パターン１３に電気的に接続された接
続ランド２７を固着する。この接続ランド２７にチップ
部品等の電子部品２８を半田２９を用いて接続する。
めの断面図である。この実施例は、図１の実施例の電子
部品２１を回路基板上へ接続したものである。すなわ
ち、回路基板１４１に凹部２５を形成し、凹部２５の底
２６の部分に配線パターン１３に電気的に接続された接
続ランド２７を固着する。この接続ランド２７にチップ
部品等の電子部品２８を半田２９を用いて接続する。
【００２７】この実施例でも図１の実施例と同様に、電
子部品１６の接続パッド１７が形成された反対側のシー
ルド性と基準電位層１５とにより金属キャップに代えて
実用に供する電子部品１６と２８に対しシールド効果を
得ることができる。
子部品１６の接続パッド１７が形成された反対側のシー
ルド性と基準電位層１５とにより金属キャップに代えて
実用に供する電子部品１６と２８に対しシールド効果を
得ることができる。
【００２８】図３，図４は、それぞれこの発明の第２お
よび第３の他の実施例を説明するための断面図である。
よび第３の他の実施例を説明するための断面図である。
【００２９】まず、図３の実施例はポリイミド等のフレ
キシブル基板を用いて凹部２５１を一体的に形成した回
路基板１４２に、電子部品１６の接続ランド２０に接続
された電子部品２１を配置するとした構成部分が図１の
実施例と異なる。この実施例でも上記実施例と同様の効
果を奏する。
キシブル基板を用いて凹部２５１を一体的に形成した回
路基板１４２に、電子部品１６の接続ランド２０に接続
された電子部品２１を配置するとした構成部分が図１の
実施例と異なる。この実施例でも上記実施例と同様の効
果を奏する。
【００３０】また、図４の実施例はポリイミド等のフレ
キシブル基板を用いて電子部品１６と対向する位置に一
体形成された凹部２５１を有する回路基板１４２の凹部
２５１の底部３０に配線パターン１３に電気的に接続さ
れた接続ランド２７１を形成し、この接続ランド２７１
に半田２９を用いて電子部品２８を接続したものであ
る。この実施例も上記した実施例と同様の効果を奏す
る。
キシブル基板を用いて電子部品１６と対向する位置に一
体形成された凹部２５１を有する回路基板１４２の凹部
２５１の底部３０に配線パターン１３に電気的に接続さ
れた接続ランド２７１を形成し、この接続ランド２７１
に半田２９を用いて電子部品２８を接続したものであ
る。この実施例も上記した実施例と同様の効果を奏す
る。
【００３１】このように、シールドを必要とする回路基
板の回路部分の周囲に、電波反射または電波吸収を行う
ためのシールド部材を配置したため、金属キャップ等の
特別なシールド部材を用いることなく、シールドが実現
できるため、小型で軽量なシールド構造を得ることがで
きる。
板の回路部分の周囲に、電波反射または電波吸収を行う
ためのシールド部材を配置したため、金属キャップ等の
特別なシールド部材を用いることなく、シールドが実現
できるため、小型で軽量なシールド構造を得ることがで
きる。
【００３２】
【発明の効果】以上説明したように、この発明の回路基
板のシールド装置によれば、金属キャップを用いること
なくシールド効果を得ることから、小型で軽量なシール
ド構造を実現することができる。
板のシールド装置によれば、金属キャップを用いること
なくシールド効果を得ることから、小型で軽量なシール
ド構造を実現することができる。
【図１】この発明の一実施例を説明するための断面図で
ある。
ある。
【図２】この発明の他の実施例を説明するための断面図
である。
である。
【図３】この発明の第２の他の実施例を説明するための
断面図である。
断面図である。
【図４】この発明の第３の他の実施例を説明するための
断面図である。
断面図である。
【図５】従来の回路基板のシールド装置を説明するため
めの断面図である。
めの断面図である。
【図６】従来の他の回路基板のシールド装置を説明する
ためめの断面図である。
ためめの断面図である。
１１…開口部、１２…絶縁基板、１３…配線パターン、
１４…回路基板、１５…基準電位層、１６，２１，２８
…電子部品、１７，２２…接続パッド、１８，２３…バ
ンプ、１９，２０，２７，２７１…接続ランド、２４…
樹脂、２５，２５１…凹部、２６，３０…底部、２９…
半田。
１４…回路基板、１５…基準電位層、１６，２１，２８
…電子部品、１７，２２…接続パッド、１８，２３…バ
ンプ、１９，２０，２７，２７１…接続ランド、２４…
樹脂、２５，２５１…凹部、２６，３０…底部、２９…
半田。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉岡 心平 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝マルチメディア技術研究所内
Claims (23)
- 【請求項１】 絶縁基板に回路パターンを固着して形成
した回路基板と、 前記回路基板に電気的に接続された、電波吸収または電
波反射を行うためのシールド部材を有する第１の電子部
品と、 前記回路基板または該回路基板の近傍に形成された電波
吸収または電波反射を行うためのシールド層と、 前記第１の電子部品と前記回路基板または該回路基板の
近傍に形成されたシールド層の間に配置された第２の電
子部品とからなることを特徴とする回路基板のシールド
装置。 - 【請求項２】 前記第１の電子部品と前記回路基板また
は前記回路基板の近傍に形成されたシールド層の間に配
置される第２の電子部品は、前記第１の電子部品に電気
的に接続してなることを特徴とする請求項１記載の回路
基板のシールド装置。 - 【請求項３】 前記回路基板の前記第２の電子部品が配
置される位置に対応する箇所に、凹部或いは開口部が形
成されていることを特徴とする請求項２記載の回路基板
のシールド装置。 - 【請求項４】 前記第１の電子部品と前記回路基板また
は前記回路基板の近傍に形成されたシールド層の間に配
置される第２の電子部品は、前記回路基板に電気的に接
続されていることを特徴とする請求項１記載の回路基板
のシールド装置。 - 【請求項５】 前記回路基板に凹部を形成し、前記第２
の電子部品は、前記回路基板に形成された凹部内に配置
され、電気的に接続されていることを特徴とする請求項
４記載の回路基板のシールド装置。 - 【請求項６】 前記回路基板の、前記第２の電子部品が
配置される位置に対応する部分が、屈曲していることを
特徴とする請求項２または４記載の回路基板のシールド
装置。 - 【請求項７】 前記回路基板に形成されたシールド層
は、絶縁性を有する磁性体層であることを特徴とする請
求項１記載の回路基板のシールド装置。 - 【請求項８】 前記回路基板に形成されたシールド層
は、基準電位を有する金属層であることを特徴とする請
求項１記載の回路基板のシールド装置。 - 【請求項９】 前記回路基板に形成されるシールド層
は、少なくとも前記第１の電子部品が接続される面の他
方の面または内層面に形成されていることを特徴とする
請求項１記載の回路基板のシールド装置。 - 【請求項１０】 前記回路基板の近傍に形成されるシー
ルド層は、前記回路基板を収納する筐体面または内部に
形成されていることを特徴とする請求項１記載の回路基
板のシールド装置。 - 【請求項１１】 前記第１の電子部品は、能動素子また
は能動素子により構成される複合部品であることを特徴
とする請求項１記載の回路基板のシールド装置。 - 【請求項１２】 前記第１の電子部品は、受動素子また
は受動素子により構成される複合部品であることを特徴
とする請求項１記載の回路基板のシールド装置。 - 【請求項１３】 前記第１の電子部品は、能動素子およ
び受動素子により構成される複合部品であることを特徴
とする請求項１記載の回路基板のシールド装置。 - 【請求項１４】 前記第１の電子部品は、導電性を有す
る半導体材料により構成されていることを特徴とする請
求項１記載の回路基板のシールド装置。 - 【請求項１５】 前記導電性を有する半導体材料はシリ
コンであることを特徴とする請求項１４記載の回路基板
のシールド装置。 - 【請求項１６】 前記第１の電子部品は、絶縁性を有す
る半導体材料により構成されており、裏面に基準電位を
有する金属層が形成されていることを特徴とする請求項
１記載の回路基板のシールド装置。 - 【請求項１７】 前記絶縁性を有する半導体材料はガリ
ウムひ素であることを特徴とする請求項１６記載の回路
基板のシールド装置。 - 【請求項１８】 前記第１の電子部品は、絶縁性を有す
る磁性体材料により構成されていることを特徴とする請
求項１記載の回路基板のシールド装置。 - 【請求項１９】 前記絶縁性を有する磁性体材料はフェ
ライトであることを特徴とする請求項１８記載の回路基
板のシールド装置。 - 【請求項２０】 前記第１の電子部品は、少なくとも一
方の面または内層面が、電波吸収または電波反射を行う
ためのシールド層により覆われている絶縁部材により構
成されていることを特徴とする請求項１記載の回路基板
のシールド装置。 - 【請求項２１】 前記絶縁回路基板に形成されたシール
ド層は、絶縁性を有する磁性体層であることを特徴とす
る請求項２０記載の回路基板のシールド装置。 - 【請求項２２】 前記絶縁回路基板に形成されたシール
ド層は、基準電位を有する金属層であることを特徴とす
る請求項２０記載の回路基板のシールド装置。 - 【請求項２３】 前記第１の電子部品は、金属材料によ
り構成されていることを特徴とする請求項１記載の回路
基板のシールド装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05702995A JP3617684B2 (ja) | 1995-03-16 | 1995-03-16 | 回路基板装置 |
| EP96300122A EP0732107A3 (en) | 1995-03-16 | 1996-01-08 | Screen device for circuit substrate |
| US08/607,875 US5808878A (en) | 1995-03-16 | 1996-02-29 | Circuit substrate shielding device |
| KR1019960006960A KR960036881A (ko) | 1995-03-16 | 1996-03-15 | 회로기판의 실드 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05702995A JP3617684B2 (ja) | 1995-03-16 | 1995-03-16 | 回路基板装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08255992A true JPH08255992A (ja) | 1996-10-01 |
| JP3617684B2 JP3617684B2 (ja) | 2005-02-09 |
Family
ID=13044020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05702995A Expired - Lifetime JP3617684B2 (ja) | 1995-03-16 | 1995-03-16 | 回路基板装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3617684B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002076314A (ja) * | 2000-08-30 | 2002-03-15 | Texas Instr Japan Ltd | 超小型撮像装置 |
| JP2002083925A (ja) * | 2000-09-11 | 2002-03-22 | Rohm Co Ltd | 集積回路装置 |
-
1995
- 1995-03-16 JP JP05702995A patent/JP3617684B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002076314A (ja) * | 2000-08-30 | 2002-03-15 | Texas Instr Japan Ltd | 超小型撮像装置 |
| JP2002083925A (ja) * | 2000-09-11 | 2002-03-22 | Rohm Co Ltd | 集積回路装置 |
| JP4497683B2 (ja) * | 2000-09-11 | 2010-07-07 | ローム株式会社 | 集積回路装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3617684B2 (ja) | 2005-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5808878A (en) | Circuit substrate shielding device | |
| US6849936B1 (en) | System and method for using film deposition techniques to provide an antenna within an integrated circuit package | |
| JP2005019568A (ja) | 積層型半導体装置 | |
| US20030197250A1 (en) | Semiconductor device and method of fabricating the same | |
| JP2005136272A (ja) | 高周波部品搭載用半導体装置 | |
| JPH09116289A (ja) | ノイズ抑制型電子装置およびその製造方法 | |
| JP3617684B2 (ja) | 回路基板装置 | |
| JPH1117063A (ja) | 半導体チップ実装用回路基板、半導体チップ収納用パッケージ、及び半導体デバイス | |
| KR101053296B1 (ko) | 전자파 차폐 기능을 갖는 전자 장치 | |
| JPH09252191A (ja) | 回路基板装置 | |
| JPH08255811A (ja) | 電子部品の接続装置 | |
| JP2005050868A (ja) | 電子装置 | |
| JPH08255993A (ja) | 回路基板のシールド装置 | |
| JP2005235944A (ja) | 電子デバイスおよびその製造方法 | |
| JP2002164479A (ja) | 半導体装置およびその製造方法 | |
| JP2940478B2 (ja) | シールド付き表面実装部品 | |
| JP2004071772A (ja) | 高周波パッケージ | |
| JP2005079139A (ja) | 電子部品モジュール及びその製造方法 | |
| JPH08274512A (ja) | マイクロ波半導体集積回路装置 | |
| JP3278054B2 (ja) | シールドケース | |
| KR102444299B1 (ko) | 전자 소자 모듈 및 이의 제조 방법 | |
| JP2000133765A (ja) | 高周波集積回路装置 | |
| JP3127645B2 (ja) | パッケージ構造 | |
| JP2661570B2 (ja) | 高周波装置 | |
| JPH1174669A (ja) | 無線周波シールド電子回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040601 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040716 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041102 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041104 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071119 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |