JP2005235944A - 電子デバイスおよびその製造方法 - Google Patents

Abstract

【課題】チップが実装基板に搭載された電子デバイスにおいて電磁波による特性変動を防止する。
【解決手段】素子基板の主面上に所定の導体パターンが形成されたチップ１１と、信号線路１４ｂを含む配線パターンが形成され、チップ１１が導体突起１２を介して配線パターンと電気的に接続されて実装された実装基板１３と、チップ１１を覆ってこれを封止する封止手段１５と、信号線路１４ｂを含む箇所との間隔をこれ以外の箇所との間隔よりも広げて、または信号線路１４ｂ上には存在しないようにして選択的に封止手段１５上に設けられた電磁波吸収体１６とを有する構成にする。
【選択図】 図１

Description

本発明は電子デバイスおよびその製造方法に関し、特に電磁波の不要輻射による特性劣化防止に適用して有効な技術に関するものである。

近年、携帯電話機などの移動体通信機器やコンピュータ装置には、小型、軽量で省電力、そして高速大容量通信の要求を満たす電子デバイスが用いられている。電子デバイスでは、回路素子が形成された素子形成面が実装基板の実装面と対向するようにして、導体突起を介してチップが実装基板に電気的および機械的に接続されたフェースダウンボンディングが用いられているものがあり、実装面積を狭小化して小型化の要請に応えている。

ここで、特に、例えば５ＧＨｚといった数ＧＨｚ程度の高い周波数帯域で動作するＭＭＩＣ（Ｍｉｃｒｏｗａｖｅ Ｍｏｎｏｌｉｔｈｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）などの高周波の電子デバイスでは、使用クロック周波数近傍またはその逓倍の電磁波の不要輻射（ノイズ）が不可避的に発生し易くなる。すると、このような電磁波の不要輻射により回路間が電磁的に結合することがあり、デバイスの動作が不安定化するおそれがある。

電磁波の外部への漏洩を防止してこのような問題をなくすには、電子デバイスを金属材料を用いてシールド（電磁シールド）すればよい。しかしながら、電磁シールドすると放射された電磁波はシールド材で反射されてしまうことから、今度はシールドされたケース内で共振伝搬モードが発生するおそれがある。

このため、たとえば特開２００１−６０６４２号公報や特開２００２−１３４６７９号公報には、回路素子の形成されたチップを電磁波吸収体の分散された封止材で封止して放射される電磁波を吸収する技術が開示されている。
特開２００１−６０６４２号公報 特開２００２−１３４６７９号公報

しかしながら、特開２００１−６０６４２号公報や特開２００２−１３４６７９号公報に記載の技術では、高周波の信号が流れて電磁的に敏感な部位である信号線路に電磁波吸収体が近接あるいは接触するため、増幅率や反射率の損失が増大してデバイスの特性が変動してしまう。

そこで、本発明は、チップが実装基板に搭載された電子デバイスにおいて電磁波による特性変動を防止することのできる技術を提供することを目的とする。

上記課題を解決するため、本発明に係る電子デバイスは、素子基板の主面上に所定の導体パターンが形成されたチップと、信号線路を含む配線パターンが形成され、チップが導通手段を介して配線パターンと電気的に接続されて実装された実装基板と、チップを覆ってこれを封止する封止手段と、信号線路を含む箇所との間隔をこれ以外の箇所との間隔よりも広げて、または信号線路上には存在しないようにして選択的に、封止手段上に設けられた電磁波吸収体とを有することを特徴とする。

本発明の好ましい形態において、電磁波吸収体と信号線路を含む箇所の間隔は０．１ｍｍ以上であることを特徴とする。

本発明のさらに好ましい形態において、導通手段は導体突起であり、チップは当該導体突起を介してフェースダウンボンディングにより実装基板に実装されていることを特徴とする。

本発明のさらに好ましい形態において、封止手段はＵＶ硬化樹脂または熱硬化樹脂であることを特徴とする。

また、上記課題を解決するため、本発明に係る電子デバイスの製造方法は、素子基板の主面上に所定の導体パターンが形成されたチップを用意し、信号線路を含む配線パターンが形成された実装基板を用意し、導通手段を介してチップを配線パターンと電気的に接続して当該チップを実装基板に実装し、封止手段によりチップを覆ってこれを封止し、信号線路を含む箇所との間隔をこれ以外の箇所との間隔よりも広げて、または信号線路上には存在しないようにして選択的に、電磁波吸収体を封止手段上に設けることを特徴とする。

さらに、上記課題を解決するため、本発明に係る電子デバイスの製造方法は、素子基板の主面上に所定の導体パターンが形成されたチップを用意し、信号線路を含む配線パターンが形成された実装基板を用意し、封止手段上に電磁波吸収体を設け、導通手段を介してチップを配線パターンと電気的に接続して当該チップを実装基板に実装し、電磁波吸収体と信号線路を含む箇所との間隔がこれ以外の箇所との間隔よりも広がるようにして封止手段によりチップを封止することを特徴とする。

そして、上記課題を解決するため、本発明に係る電子デバイスの製造方法は、素子基板の主面上に所定の導体パターンが形成されたチップを用意し、信号線路を含む配線パターンが形成された実装基板を用意し、封止手段上に電磁波吸収体を選択的に設け、導通手段を介してチップを配線パターンと電気的に接続して当該チップを実装基板に実装し、電磁波吸収体の存在しない領域が信号線路上に位置するようにして封止手段によりチップを封止することを特徴とする。

本発明の好ましい形態において、電磁波吸収体と信号線路を含む箇所の間隔を０．１ｍｍ以上とすることを特徴とする。

本発明のさらに好ましい形態において、導通手段として導体突起を用い、チップを当該導体突起を介してフェースダウンボンディングにより実装基板に実装することを特徴とする。

本発明のさらに好ましい形態において、封止手段にはＵＶ硬化樹脂または熱硬化樹脂を用い、チップの封止においては、チップを封止手段で覆った後に当該封止手段を硬化させることを特徴とする。

本発明によれば、以下の効果を奏することができる。

すなわち、電磁波吸収体を、これと信号線路との間隔がこれ以外の箇所との間隔よりも広がるようにして、あるいは信号線路上には存在しないようにして選択的に、封止手段上に設けているので、封止されたチップなどから放射された不要な電磁波が電磁波吸収体で吸収されつつ増幅率や反射率の損失が抑制されるようになり、電磁波による特性変動を有効に防止することが可能になる。

以下、本発明を実施するための最良の形態を、図面を参照しつつさらに具体的に説明する。ここで、添付図面において同一の部材には同一の符号を付しており、また、重複した説明は省略されている。なお、ここでの説明は本発明が実施される最良の形態であることから、本発明は当該形態に限定されるものではない。

図１は本発明の一実施の形態である電子デバイスを示す平面図、図２は図１の電子デバイスにおけるII−II線に沿った断面図、図３は図１の電子デバイスにおけるIII−III線に沿った断面図、図４は図１の電子デバイスにおける電磁波吸収体と信号線路との間隔と損失との関係を示すグラフ、図５は図１の電子デバイスの周波数特性を比較例との関係で示すグラフ、図６は本発明の一実施の形態である電子デバイスの変形例を示す平面図、図７は図１の電子デバイスにおける製造方法の一例を連続的に示す説明図、図８は図１の電子デバイスにおける製造方法の他の一例を連続的に示す説明図である。

図１、図２および図３において、本実施の形態の電子デバイス１０は、ＧａＡｓ（ガリウム砒素）単結晶などの素子基板の主面１１ａ上に所定の導体パターンにより回路素子（たとえば、共振器、フィルタ、キャパシタ、インダクタなど）が形成された高周波デバイスであるＭＭＩＣなどのチップ１１が、チップ１１の同じく主面１１ａに設けられたはんだバンプやスタッドバンプなどの導通手段であるバンプ（導体突起）１２を介してフェースダウンボンディングにより実装基板１３に実装されたものである。

たとえばセラミック基板や有機基板などの実装基板１３には、電源線路１４ａ、信号線路１４ｂ、接地線路１４ｃなどの配線パターンが形成されており、これらの配線パターン１４ａ〜１４ｃがバンプ１２を介してチップの電源電極、入出力電極、接地電極（何れも図示せず）などと電気的に接続されている。なお、配線パターンは、たとえばＡｕ（金）、Ａｇ（銀）、Ｃｕ（銅）、Ｎｉ（ニッケル）、Ｆｅ（鉄）あるいはこれらの合金等を塗布・焼成することにより、あるいはメッキや蒸着をすることにより形成される。

そして、バンプ１２や主面１１ａと非接触でチップ１１を覆って実装基板１３に接着した樹脂フィルムなどの封止手段１５が設けられている。このような封止手段１５によりチップ１１が気密封止されるとともに実装基板１３に固定され、チップ１１が外的環境から遮断されて水分や塵埃などの影響から保護されるとともに、実装基板１３に対するチップ１１の機械的保持がバンプ１２と封止手段１５とで行われることにより耐振動衝撃性の向上が図られている。

なお、封止手段１５として樹脂フィルムが用いられた本実施の形態では、当該樹脂フィルムをチップ１１にかぶせて熱融着または接着している。このような樹脂製の封止手段１５としては、たとえばエポキシ樹脂やベークライト（フェノール樹脂、メラミン樹脂、ユリア樹脂など）などを用いることができる。但し、このような熱硬化性樹脂ではなく、ＵＶ光を照射する光により硬化するＵＶ硬化性樹脂など他種の樹脂を用いてもよく、さらには封止手段として樹脂以外のものを用いることもできる。

封止手段１５上には、チップ１１などから放射された電磁波を吸収する電磁波吸収体１６が設けられている。この電磁波吸収体１６は、たとえばフェライトなどの透磁率の高い軟磁性体が微粉化されて樹脂（エポキシ樹脂、フェノール樹脂など）、ゴム（シリコンゴム、クロロプレンゴムなど）、セラミックス（アルミナ、ムライトなど）といった絶縁性を有する結合媒体中に分散されたものである。

具体的には、たとえばフェライト粒子（Ｎｉ−Ｚｎフェライト、Ｎｉ−Ｚｎ−Ｃｕフェライト、Ｍｎ−Ｚｎフェライト、Ｂａフェライトなど）を２〜８体積％混合してペースト状にしたウレタン系樹脂またはエポキシ系樹脂、カーボンを３〜１０体積％混合してペースト状にしたウレタン系樹脂またはエポキシ系樹脂、カーボンおよびフェライトを３〜１０体積％混合してペースト状にしたウレタン系樹脂またはエポキシ系樹脂等を用いることができる。さらに、微粉化された軟磁性体としては、上記以外にも、たとえば窒化鉄、カーボニル鉄、パーマロイ、パーメンジュール、珪素鋼、センダスト、あるいはＦｅ（鉄）、Ｃｏ（コバルト）、Ｎｉ（ニッケル）を１つ以上含む軟磁性金属材料などがある。

但し、電磁波吸収体１６はこれら例示列挙した材料に限定されるものではなく、電磁波を吸収することのできる物質である限り、種々のものを適用することができる。

図２に示すように、チップ１１を覆って実装基板１３に接着した封止手段１５上に設けられた電磁波吸収体１６は、接地線路１４ｃや電源線路１４ａなどが形成された領域ではチップ１１上のみならず実装基板１３上にまでかかるように設けられてこれらの線路１４ｃ，１４ａとの間隔が接近している。これに対して、図３に示すように、高周波信号が流れる信号線路１４ｂが形成された領域では、電磁波吸収体１６はチップ１１上のみにかかるように設けられており、接地線路１４ｃや電源線路１４ａとの間隔に比べて信号線路１４ｂとの間隔が広げられている。

なお、電磁波吸収体１６は、この電磁波吸収体１６と信号線路１４ｂとの間隔がこれ以外の箇所との間隔よりも広くなっていればよく、したがって、部分的には電磁波吸収体１６と接地線路１４ｃや電源線路１４ａとの間隔が電磁波吸収体１６と信号線路１４ｂとの間隔と同じになっていてもよい。また、電磁波吸収体１６は接地線路１４ｃや電源線路１４ａに接触していてもよい。

ここで、電子デバイス１０における電磁波吸収体１６と信号線路１４ｂとの間隔と損失との関係を図４に示す。ここでは、実装基板１３としてセラミック基板を用い、このセラミック基板上にライン長４．４８ｍｍのマイクロストリップ型の信号線路１４ｂを形成した。また、封止手段１５として誘電率＝３．８、ｔａｎδ＝０．００５のエポキシ系樹脂を用い、電磁波吸収体１６としてウレタン系樹脂にカーボンを３体積％混合した誘電率＝５、ｔａｎδ＝０．５のものを用いた。図４において、横軸が電磁波吸収体１６と信号線路１４ｂとの間隔、縦軸が線路１ｍｍ当たりの伝送損失である。

図示するように、電磁波吸収体１６と信号線路１４ｂとの間隔が広がるにつれて伝送損失が小さくなり、０．１ｍｍ以下では伝送損失が急激に大きくなっているのが分かる。したがって、電磁波吸収体１６と信号線路１４ｂとの間隔は０．１ｍｍ以上になっていることが望ましい。

次に、このようにな電子デバイス１０の周波数特性を図５に示す。図５においては、電磁波吸収体１６と信号線路１４ｂとの間隔を０．３ｍｍにし、電磁波吸収体１６と電源線路１４ａおよび接地線路１４ｃとが接触した電子デバイスの周波数特性を示している。また、比較例として、電磁波吸収体と信号線路が接触した電子デバイスの周波数特性を併せて示している。

また、図５中、Ａ１は本発明の電子デバイスにおける増幅率、Ａ２は本発明の電子デバイスにおける入力側信号線路の反射率、Ａ３は本発明の電子デバイスにおける出力側信号線路の反射率、Ｂ１は比較例の電子デバイスにおける増幅率、Ｂ２は比較例の電子デバイスにおける入力側信号線路の反射率、Ｂ３は比較例の電子デバイスにおける出力側信号線路の反射率である。増幅率については高いほど特性が良好で、反射率については低いほど特性が良好となる。

図５に示すように、本発明の電子デバイス１０では、比較例の電子デバイスに比べて増幅率、信号線路の反射率ともに良好な特性を示しているのが分かる。

このように、本発明の電子デバイス１０によれば、電磁波吸収体１６を、これと信号線路１４ｂとの間隔がこれ以外の箇所との間隔よりも広がるように封止手段１５上に設けているので、封止されたチップ１１などから放射された不要な電磁波が電磁波吸収体１６で吸収されつつ増幅率や反射率の損失が抑制されるようになり、電磁波による特性変動を有効に防止することが可能になる。

なお、以上の説明においては、電磁波吸収体１６を、信号線路１４ｂとの間隔を他の箇所の間隔よりも広げて封止手段１５上に設けたが、図６に示すように、信号線路１４ｂ上には存在しないようにして選択的に封止手段１５上に設けてもよい。

次に、このような構成を有する電子デバイスの製造方法について説明する。

図７において、先ず、前述したチップ１１および実装基板１３を用意し、チップ１１をフェースダウンボンディングによりバンプ１２を介して固相拡散接合技術を用いて実装基板１３の所定位置に実装する（図７（ａ））。

次に、チップ１１を覆って実装基板１３まで至るように封止手段１５である樹脂フィルムを被せて熱融着または接着し、チップ１１を封止する（図７（ｂ））。このとき、たとえば樹脂フィルムがＵＶ硬化型であればＵＶ光を照射することにより、熱硬化型であれば加熱することにより、当該樹脂フィルムを硬化させる。

そして、信号線路１４ｂとの間隔がこれ以外の箇所との間隔よりも広がるようにして、つまりチップ１１と重なり合っていない信号線路１４ｂの部分にはかからないようにして、電磁波吸収体１６を封止手段１５上に設ける（図７（ｃ））。具体的には、たとえばスクリーン印刷技術により電磁波吸収体１６を封止手段１５上に印刷する。あるいは、所定形状に形成されたシート状の電磁波吸収体１６を封止手段１５上に転写する。なお、図６に示す電子デバイスを製造する場合には、信号線路１４ｂ上を避けるようにして電磁波吸収体１６を封止手段１５上に設ける。その後、ペースト状の電磁波吸収体１６を硬化して電子デバイスが完成する。

なお、さらに電磁波吸収体１６をマスクにして樹脂フィルムである封止手段１５を除去（フォトエッチング）し、電磁波吸収体１６と封止手段１５との面積を同一にしてもよい。このようにすれば、封止手段１５と接地線路１４ｃや電源線路１４ａとの接触面積も少なくなるので、周波数特性が一層良好になることが期待できる。

ここで、図７においては、チップ１１を封止した封止手段１５上に電磁波吸収体１６を設ける製造方法であるが、図８に示すように、封止に先立って封止手段１５上に電磁波吸収体１６を設けるようにしてもよい。

すなわち、図８において、前述したチップ１１および実装基板１３を用意し、さらに封止手段１５上に電磁波吸収体１６を設ける（図８（ａ））。

そして、実装基板１３にチップ１１を実装したならば（図８（ｂ））、電磁波吸収体１６と信号線路１４ｂとの間隔がこれ以外の箇所との間隔よりも広がるようにして位置合わせして封止手段１５によりチップ１１を封止する（図８（ｃ））。

なお、図６に示す電子デバイスを製造する場合には、封止手段１５上に電磁波吸収体１６を設ける段階で、信号線路１４ｂ上を避けるような形状で、電磁波吸収体１６を封止手段１５上に選択的に形成する。そして、封止手段１５でチップ１１を封止する際には、電磁波吸収体１６の存在しない領域が信号線路１４ｂ上に位置するようにする。

以上の説明においては、実装基板１３に実装されるチップ１１として高周波デバイスであるＭＭＩＣが適用されているが、本発明におけるチップの種類はＭＭＩＣに限定されるものではなく、素子基板上に導体パターンが形成された様々なチップを適用することが可能である。

また、導通手段として導体突起１２を用い、チップ１１はこの導体突起１２を介してフェースダウンボンディングにより実装基板１３に実装されているが、導通手段としてボンディングワイヤを用い、チップ１１をワイヤボンディングにより実装基板１３に実装するようにすることもできる。

本発明の一実施の形態である電子デバイスを示す平面図である。 図１の電子デバイスにおけるII−II線に沿った断面図である。 図１の電子デバイスにおけるIII−III線に沿った断面図である。 図１の電子デバイスにおける電磁波吸収体と信号線路との間隔と損失との関係を示すグラフである。 図１の電子デバイスの周波数特性を比較例との関係で示すグラフである。 本発明の一実施の形態である電子デバイスの変形例を示す平面図である。 図１の電子デバイスにおける製造方法の一例を連続的に示す説明図である。 図１の電子デバイスにおける製造方法の他の一例を連続的に示す説明図である。

符号の説明

１０ 電子デバイス
１１ チップ
１１ａ 主面
１２ バンプ（導体突起）
１３ 実装基板
１４ａ 電源線路
１４ｂ 信号線路
１４ｃ 接地線路
１５ 封止手段
１６ 電磁波吸収体

Claims (10)

1. 素子基板の主面上に所定の導体パターンが形成されたチップと、
   信号線路を含む配線パターンが形成され、前記チップが導通手段を介して前記配線パターンと電気的に接続されて実装された実装基板と、
   前記チップを覆ってこれを封止する封止手段と、
   前記信号線路を含む箇所との間隔をこれ以外の箇所との間隔よりも広げて、または前記信号線路上には存在しないようにして選択的に、前記封止手段上に設けられた前記電磁波吸収体と、
   を有することを特徴とする電子デバイス。
2. 前記電磁波吸収体と前記信号線路を含む箇所の間隔は０．１ｍｍ以上であることを特徴とする請求項１記載の電子デバイス。
3. 前記導通手段は導体突起であり、前記チップは当該導体突起を介してフェースダウンボンディングにより前記実装基板に実装されていることを特徴とする請求項１または２記載の電子デバイス。
4. 前記封止手段はＵＶ硬化樹脂または熱硬化樹脂であることを特徴とする請求項１〜３の何れか一項に記載の電子デバイス。
5. 素子基板の主面上に所定の導体パターンが形成されたチップを用意し、
   信号線路を含む配線パターンが形成された実装基板を用意し、
   導通手段を介して前記チップを前記配線パターンと電気的に接続して当該チップを前記実装基板に実装し、
   封止手段により前記チップを覆ってこれを封止し、
   前記信号線路を含む箇所との間隔をこれ以外の箇所との間隔よりも広げて、または前記信号線路上には存在しないようにして選択的に、前記電磁波吸収体を前記封止手段上に設ける、
   ことを特徴とする電子デバイスの製造方法。
6. 素子基板の主面上に所定の導体パターンが形成されたチップを用意し、
   信号線路を含む配線パターンが形成された実装基板を用意し、
   封止手段上に電磁波吸収体を設け、
   導通手段を介して前記チップを前記配線パターンと電気的に接続して当該チップを前記実装基板に実装し、
   前記電磁波吸収体と前記信号線路を含む箇所との間隔がこれ以外の箇所との間隔よりも広がるようにして前記封止手段により前記チップを封止する、
   ことを特徴とする電子デバイスの製造方法。
7. 素子基板の主面上に所定の導体パターンが形成されたチップを用意し、
   信号線路を含む配線パターンが形成された実装基板を用意し、
   封止手段上に電磁波吸収体を選択的に設け、
   導通手段を介して前記チップを前記配線パターンと電気的に接続して当該チップを前記実装基板に実装し、
   前記電磁波吸収体の存在しない領域が前記信号線路上に位置するようにして前記封止手段により前記チップを封止する、
   ことを特徴とする電子デバイスの製造方法。
8. 前記電磁波吸収体と前記信号線路を含む箇所の間隔を０．１ｍｍ以上とすることを特徴とする請求項５〜７の何れか一項に記載の電子デバイスの製造方法。
9. 前記導通手段として導体突起を用い、
   前記チップを当該導体突起を介してフェースダウンボンディングにより前記実装基板に実装することを特徴とする請求項５〜８の何れか一項に記載の電子デバイスの製造方法。
10. 前記封止手段にはＵＶ硬化樹脂または熱硬化樹脂を用い、
    前記チップの封止においては、前記チップを前記封止手段で覆った後に当該封止手段を硬化させることを特徴とする請求項５〜９の何れか一項に記載の電子デバイスの製造方法。
    

Images