WO2018051858A1 - 電子部品 - Google Patents

電子部品 Download PDF

Info

Publication number
WO2018051858A1
WO2018051858A1 PCT/JP2017/032057 JP2017032057W WO2018051858A1 WO 2018051858 A1 WO2018051858 A1 WO 2018051858A1 JP 2017032057 W JP2017032057 W JP 2017032057W WO 2018051858 A1 WO2018051858 A1 WO 2018051858A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
electronic component
component
magnetic layer
layer
Prior art date
Application number
PCT/JP2017/032057
Other languages
English (en)
French (fr)
Inventor
浩和 矢▲崎▼
純一 南條
大悟 松原
登志郎 足立
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2018051858A1 publication Critical patent/WO2018051858A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H01F27/36—Electric or magnetic shields or screens
    • H01F27/363—Electric or magnetic shields or screens made of electrically conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields

Definitions

  • the present invention relates to an electronic component having a substrate and a surface mount component.
  • Patent Document 1 describes a circuit module as an electronic component.
  • the circuit module described in Patent Document 1 includes a substrate, a plurality of surface mount components, and a conductive layer.
  • the plurality of surface mount components are mounted on the surface of the substrate.
  • the conductive layer is disposed on the surface side of the substrate and covers a plurality of surface mount components.
  • the electronic component described in Patent Document 2 includes a wiring board and a functional element (surface mount component).
  • the functional element is mounted on the surface of the wiring board.
  • the surface of the wiring board and the functional element are covered with a resin having a magnetic material.
  • the configuration described in Patent Document 1 can suppress high-frequency noise from the outside, but it is difficult to suppress low-frequency noise.
  • the low frequency noise is noise having a frequency of about 100 MHz or less.
  • the magnetic element is in contact with the functional element (surface-mounted component), and the characteristics of the functional element (surface-mounted component) fluctuate, so that desired characteristics cannot be obtained. There is a case.
  • an object of the present invention is to provide an electronic component that suppresses the influence of low-frequency noise and fluctuations in the characteristics of surface-mounted components.
  • the electronic component of the present invention includes a substrate having a component mounting surface, a mounted component, a nonmagnetic layer, and a magnetic layer.
  • the mounting type component is mounted on the component mounting surface of the substrate.
  • the nonmagnetic layer is disposed on the component mounting surface of the substrate and has a resin that covers the mounted component.
  • the magnetic layer is disposed on the main surface of the nonmagnetic layer opposite to the surface on the substrate side. The magnetic layer is disposed at a position that overlaps at least the mount-type component in plan view of the component mounting surface.
  • the magnetic layer is preferably disposed on the entire main surface of the nonmagnetic layer.
  • the magnetic layer is disposed on a side surface that connects the surface of the nonmagnetic layer that is in contact with the substrate and the opposite surface.
  • the magnetic layer is three-dimensionally arranged, and the effect of suppressing low frequency noise is further enhanced.
  • the portion disposed on the side surface of the magnetic layer does not contact the substrate.
  • the magnetic layer may be formed of a resin containing magnetic powder.
  • the magnetic layer may be a magnetic ceramic plate.
  • the relative permeability of the magnetic layer can be increased, and the magnetic layer can be thinned.
  • the substrate may be mainly made of resin.
  • the electronic component of the present invention it is preferable that the electronic component includes a conductive layer that is disposed on the component mounting surface side of the substrate and covers the mounted component.
  • This configuration suppresses high frequency noise as well as low frequency noise.
  • the mounted component is at least one of an inductor and a power supply control IC.
  • (A) is a top view of the electronic component which concerns on the 1st Embodiment of this invention
  • (B) is side sectional drawing which shows the structure of the electronic component which concerns on the 1st Embodiment of this invention.
  • (A)-(E) are side surface sectional views for demonstrating the manufacturing process of the electronic component which concerns on 1st Embodiment of this embodiment. It is a schematic sectional side view which shows the structure of the electronic component which concerns on the 2nd Embodiment of this invention. It is a schematic sectional side view which shows the structure of the electronic component which concerns on the 3rd Embodiment of this invention.
  • (A)-(D) are side surface sectional views for demonstrating the manufacturing process of the electronic component which concerns on 3rd Embodiment of this embodiment. It is a circuit block diagram of the electronic component which concerns on the 4th Embodiment of this invention. It is a schematic sectional side view which shows the structure of the electronic component which concerns on the 4th Embodiment of this invention. It is a schematic side sectional view showing a configuration of an electronic component according to a fifth embodiment of the present invention. It is a schematic sectional side view which shows the structure of the electronic component which concerns on the 6th Embodiment of this invention. It is a schematic sectional side view which shows the structure of the electronic component which concerns on other embodiment of this invention.
  • FIG. 1A is a plan view of an electronic component according to the first embodiment of the present invention
  • FIG. 1B is a schematic diagram illustrating a configuration of the electronic component according to the first embodiment of the present invention.
  • FIG. FIG. 1B shows an AA cross section in FIG.
  • the electronic component 10 includes a mountable component 20, a substrate 30, a nonmagnetic layer 40, a magnetic layer 50, and a conductive layer 60.
  • the mounting-type component 20 includes a rectangular parallelepiped housing and external terminal electrodes arranged at both ends of the housing.
  • the mounted component 20 is, for example, an inductor.
  • the mounted component 20 is not limited to an inductor, and can be applied as the mounted component 20 of the present invention as long as it is an electronic component that is affected by low-frequency noise.
  • the mounting component 20 may have a shape in which the external connection electrode is disposed on the back side of the housing, a plate-like shape of the housing, or the like.
  • the substrate 30 has a shape (for example, a plate shape) having a front surface and a back surface.
  • the substrate 30 is mainly composed of a resin, and for example, the resin is an epoxy resin.
  • a predetermined electrode pattern is formed on the substrate 30.
  • a land electrode 31 is formed on the surface of the substrate 30, and a terminal electrode 32 for external connection is formed on the back surface of the substrate 30.
  • the land electrode 31 and the terminal electrode 32 are connected via an electrode pattern (not shown) formed in the substrate 30.
  • a ground electrode 300 is formed on the substrate 30.
  • the ground electrode 300 is connected to a ground terminal electrode (not shown) formed on the back surface of the substrate 30.
  • the mounting component 20 is mounted on the surface of the substrate 30. That is, the surface of the substrate 30 is a component mounting surface. More specifically, the external terminal electrode of the mounting component 20 is joined to the land electrode 31 by a conductive joining material such as solder.
  • the nonmagnetic layer 40 has a nonmagnetic material such as resin.
  • the resin is an epoxy resin.
  • the nonmagnetic material layer 40 is in contact with the surface of the substrate 30 and covers the surface of the substrate 30. More specifically, the nonmagnetic layer 40 covers the entire surface of the surface of the substrate 30 except for the mounting region of the mounting type component 20.
  • the nonmagnetic material layer 40 covers the entire surface except for the surface of the mountable component 20 on the substrate 30 side.
  • the nonmagnetic material layer 40 may also cover the surface of the mountable component 20 on the substrate 30 side.
  • the nonmagnetic layer 40 has a main surface substantially parallel to the contact surface on the side opposite to the contact surface to the substrate 30.
  • the nonmagnetic layer 40 has four side surfaces that connect the contact surface to the substrate 30 and the main surface.
  • the four side surfaces of the non-magnetic layer 40 have protrusions 41 that protrude at a predetermined height in a direction parallel to the surface of the substrate 30 at the end on the side in contact with the substrate 30.
  • the tip of the protrusion 41 is substantially flush with the four side surfaces of the substrate 30.
  • the four side surfaces of the non-magnetic layer 40 are recessed inward, except for a predetermined thickness portion at the end on the side in contact with the surface of the substrate 30.
  • the thickness of the nonmagnetic material layer 40 is such that the magnetic material layer 50 described later does not cause fluctuations in the characteristics of the mounting component 20; Alternatively, it is set to such an extent that the characteristic variation is within an allowable range for the electronic component 10.
  • the magnetic layer 50 has a resin containing magnetic powder.
  • the magnetic substance powder is a metal powder such as iron powder
  • the resin is an epoxy resin.
  • the content of the magnetic powder in the resin is preferably 30% by weight or more.
  • the magnetic layer 50 has a shape that covers the entire main surface of the nonmagnetic layer 40 (the surface opposite to the contact surface with the substrate 30) and the entire surface excluding the protrusions 41 on the four side surfaces.
  • the surface of the magnetic layer 50 that covers the side surface of the nonmagnetic layer 40 is preferably flush with the tip surface of the protrusion 41.
  • the thickness of the magnetic layer 50 is set so as to block a predetermined amount or more of low frequency noise. At this time, the thickness can be adjusted by the relative magnetic permeability of the magnetic layer 50, and the thickness is preferably about 50 ⁇ m or more, for example. Moreover, although the maximum value of thickness is based also on the restriction
  • the mountable component 20 can be shielded from low frequency noise, and adverse effects due to the low frequency noise on the operation and characteristics of the mountable component 20 can be suppressed.
  • the magnetic layer 50 does not need to be grounded, the structure of the electronic component 10 can be simplified, and the electronic component 10 can be easily manufactured.
  • the magnetic layer 50 is not in direct contact with the mount-type component 20, and the magnetic layer 50 and the mount-type component 20 are arranged with a predetermined gap through the nonmagnetic layer 40. . Thereby, the characteristic fluctuation
  • the magnetic layer 50 is not in direct contact with the substrate 30. Therefore, it is possible to suppress a decrease in adhesion to the substrate 30 due to the magnetic powder contained in the magnetic layer 50. Thereby, delamination on the surface of the substrate 30 can be suppressed, and high reliability can be realized.
  • the bonding strength at the interface between the nonmagnetic material layer 40 and the substrate 30 can be increased, and higher reliability can be realized.
  • the resin of the nonmagnetic layer 40 and the magnetic layer 50 are the same material, the bonding strength at the interface between the nonmagnetic layer 40 and the magnetic layer 50 can be increased, and higher reliability is realized. it can.
  • the conductive layer 60 covers the outer surface of the member having the substrate 30, the nonmagnetic material layer 40, and the magnetic material layer 50. At this time, the conductive layer 60 covers the entire outer surface of the member except for the back surface of the substrate 30. The conductive layer 60 is connected to the ground electrode 300 of the substrate 30.
  • the electrode pattern on the surface of the mountable component 20 and the substrate 30 can be shielded from high frequency noise, and adverse effects due to the high frequency noise on the electrode pattern of the mountable component 20 and the substrate 30 can be suppressed.
  • FIG. 2 is a side sectional view for explaining the manufacturing process of the electronic component according to the first embodiment of the present embodiment.
  • 2A, FIG. 2B, FIG. 2C, FIG. 2D, and FIG. 2E show shapes in the respective steps.
  • the mounting component 20 is mounted on the surface of the substrate 30.
  • a nonmagnetic layer 40 is formed on the surface side of the substrate 30.
  • the nonmagnetic layer 40 is formed by applying and curing a resin.
  • a dent is formed in accordance with the end surface of the electronic component 10.
  • the recess is formed with a depth that does not reach the surface of the substrate 30.
  • the protrusion 41 of the nonmagnetic layer 40 is formed.
  • the main surface of the nonmagnetic layer 40 is polished. Thereby, the main surface of the nonmagnetic layer 40 is flattened and the thickness of the nonmagnetic layer 40 is adjusted.
  • the magnetic layer 50 is formed on the main surface and the four side surfaces of the nonmagnetic layer 40.
  • the magnetic layer 50 is formed by applying and curing a resin containing magnetic powder.
  • the process up to this step is performed in the state of a mother board on which a plurality of electronic components 10 can be taken. Then, after this process, the electronic component 10 is cut into individual pieces.
  • a conductive layer 60 is formed so as to cover the outer surface of the magnetic layer 50, the tip end surface of the protrusion 41 of the nonmagnetic layer 40, and the four side surfaces of the substrate 30.
  • the conductive layer 60 is formed by metal plating or the like.
  • the electronic component 10 can be easily manufactured by using this manufacturing method. Further, by adjusting the thickness of the non-magnetic layer 40 before the formation of the magnetic layer 50, the thickness of the magnetic layer 50 can be reliably set to a desired value. Therefore, the small electronic component 10 having excellent characteristics can be reliably manufactured.
  • FIG. 3 is a schematic side cross-sectional view showing the configuration of an electronic component according to the second embodiment of the present invention.
  • the electronic component 10A differs from the electronic component 10 according to the first embodiment in that the conductive layer 60 is omitted.
  • Other configurations of the electronic component 10 ⁇ / b> A are the same as those of the electronic component 10.
  • the mounted component 20 can be shielded from low-frequency noise, and adverse effects of the low-frequency noise on the operation and characteristics of the mounted component 20 can be suppressed.
  • FIG. 4 is a schematic cross-sectional side view showing the configuration of the electronic component according to the third embodiment of the present invention.
  • the electronic component 10B differs from the electronic component 10 according to the first embodiment in the shapes of the nonmagnetic layer 40 and the magnetic layer 50B.
  • the other structure of the electronic component 10B is the same as that of the electronic component 10, and the description of the same part is omitted.
  • the nonmagnetic layer 40 has no protrusions, that is, four side surfaces.
  • the four side surfaces of the nonmagnetic layer 40 are substantially flush with the four side surfaces of the substrate 30.
  • the magnetic layer 50B covers substantially the entire main surface of the nonmagnetic layer 40 (the surface opposite to the contact surface with the substrate 30).
  • the magnetic layer 50B is, for example, a ferrite sintered body.
  • the magnetic layer 50 ⁇ / b> B is bonded to the main surface of the nonmagnetic layer 40 with an adhesive 500.
  • the magnetic layer 50B has a predetermined effect as long as the electronic component 10B has a shape overlapping the mounting component 20 in plan view, but is disposed over substantially the entire main surface of the nonmagnetic layer 40. It is preferable that
  • the mounted component 20 can be shielded from low-frequency noise, and adverse effects of the low-frequency noise on the operation and characteristics of the mounted component 20 can be suppressed.
  • the thickness of the magnetic layer 50B can be reduced.
  • the height of the electronic component 10B can be reduced.
  • the thickness of the magnetic layer 50B can be reduced to about 20 ⁇ m at the minimum, and can be suppressed to about 100 ⁇ m at the maximum.
  • This configuration is particularly effective when the mountable component 20 is an inductor composed of a coil electrode and the winding axis of the coil electrode formed on the mountable component 20 is substantially orthogonal to the surface of the substrate 30. .
  • FIG. 5 is a side cross-sectional view for explaining a manufacturing process of an electronic component according to the third embodiment of the present embodiment.
  • FIG. 5A, FIG. 5B, FIG. 5C, and FIG. 5D show the shapes in the respective steps.
  • the mounting component 20 is mounted on the surface of the substrate 30.
  • the nonmagnetic layer 40 is formed on the surface side of the substrate 30.
  • the nonmagnetic layer 40 is formed by applying and curing a resin. Thereafter, the main surface of the nonmagnetic layer 40 is polished, the thickness of the nonmagnetic layer 40 is adjusted, and the main surface of the nonmagnetic layer 40 is flattened.
  • the magnetic layer 50 ⁇ / b> B is disposed on the main surface of the nonmagnetic layer 40.
  • the magnetic layer 50 ⁇ / b> B is a plate-like ferrite sintered body and is bonded to the main surface of the nonmagnetic layer 40 by the adhesive 500.
  • the process up to this step is performed in a mother substrate state where a plurality of electronic components 10B can be taken. Then, after this step, the electronic component 10B is cut into individual pieces.
  • a conductive layer 60 is formed so as to cover the four side surfaces of the magnetic layer 50B, the nonmagnetic layer 40, and the four side surfaces of the substrate 30.
  • the conductive layer 60 is formed by metal plating or the like.
  • the electronic component 10B can be easily manufactured by using this manufacturing method. Further, by adjusting the thickness of the nonmagnetic layer 40 before the formation of the magnetic layer 50B, the thickness of the magnetic layer 50B can be reliably set to a desired value. Therefore, the small electronic component 10B having excellent characteristics can be reliably manufactured. Further, since the main surface of the nonmagnetic layer 40 is flattened, the adhesion area between the magnetic layer 50B and the nonmagnetic layer 40 can be increased. Thereby, highly reliable electronic component 10B is realizable.
  • the aspect of the electronic component in which one mounting-type component is mounted on the substrate is shown.
  • the configuration of the present application can also be applied to an electronic component of a circuit module that implements a predetermined function by mounting a plurality of mounting-type components on a substrate.
  • the aspect of the electronic component of a circuit module is shown.
  • a mode of a power supply module, particularly a DC-DC converter module is shown as a circuit module, but the configuration of the present invention can be applied to any circuit module that is affected by low-frequency noise.
  • FIG. 6 is a circuit configuration diagram of an electronic component according to the fourth embodiment of the present invention.
  • FIG. 7 is a schematic side sectional view showing the configuration of an electronic component according to the fourth embodiment of the present invention.
  • the electronic component 70 includes an input terminal Vin, an output terminal Vout, a control IC 91, an input capacitor 92, an output capacitor 94, and an inductor 93.
  • An input terminal of the control IC 91 is connected to the input terminal Vin.
  • An input capacitor 92 is connected between the input terminal Vin and the ground.
  • An inductor 93 is connected to the output terminal of the control IC 91, and the inductor 93 is connected to the output terminal Vout.
  • An output capacitor 94 is connected between the output terminal Vout and the ground.
  • the electronic component 70 having such a circuit configuration is realized by the structure shown in FIG.
  • the basic structure of the electronic component 70 is the same as that of the electronic component 10B shown in the third embodiment. Therefore, below, the part from which the electronic component 70 differs from the electronic component 10B is demonstrated.
  • the electronic component 70 includes a ceramic substrate 80, a nonmagnetic layer 40, a magnetic layer 50B, and a conductive layer 60.
  • the electronic component 70 includes a control IC 91 and an output capacitor 94, each of which is a mounted component.
  • the input capacitor 92 shown in FIG. 6 is also included in the electronic component 70 as a mounted component.
  • the ceramic substrate 80 is formed by laminating and sintering a plurality of magnetic ceramic layers.
  • a coil electrode pattern 810 is formed in a plurality of layers inside the ceramic substrate 80.
  • the coil electrode patterns 810 having a plurality of layers are connected by interlayer connection electrodes (not shown), thereby forming a wound coil electrode. With this configuration, the inductor 93 is formed inside the ceramic substrate 80.
  • Land electrodes 811 and 812 are formed on the surface of the ceramic substrate 80.
  • terminal electrodes 821 and 822 for external connection are formed on the back surface of the ceramic substrate 80.
  • the terminal electrode 821 corresponds to the input terminal Vin in FIG. 6, and the terminal electrode 822 corresponds to the output terminal Vout in FIG.
  • the control IC 91 and the output capacitor 94 are mounted on the surface of the ceramic substrate 80. Specifically, the control IC 91 is mounted on the land electrode 811 close to the terminal electrode 821 in plan view of the ceramic substrate 80, and the output capacitor 94 is connected to the terminal electrode 822 in plan view of the ceramic substrate 80. It is mounted on the near land electrode 812. Although not shown, the input capacitor 92 is also mounted on the surface of the ceramic substrate 80.
  • the nonmagnetic layer 40 covers the surface of the ceramic substrate 80 and also covers the control IC 91 and the output capacitor 94. Although not shown, the nonmagnetic layer 40 also covers the input capacitor 92.
  • the magnetic layer 50B is disposed on the main surface of the nonmagnetic layer 40 (the surface opposite to the contact surface with the ceramic substrate 80).
  • the magnetic layer 50B is a plate-like ferrite sintered body and is bonded to the main surface of the nonmagnetic layer 40 with an adhesive.
  • the conductive layer 60 covers the four side surfaces of the magnetic layer 50 ⁇ / b> B, the nonmagnetic layer 40, and the four side surfaces of the ceramic substrate 80.
  • the conductive layer 60 is formed by applying a conductive paste to each of the above surfaces and baking it or sputtering. Specifically, a conductive paste mainly composed of silver or copper is applied and baked, or SUS or copper is sputtered.
  • the control IC 91 can be shielded from low-frequency noise, and adverse effects due to the low-frequency noise on the operation of the control IC 91 can be suppressed.
  • the inductor 93 formed inside the ceramic substrate 80 can be shielded from low-frequency noise, and adverse effects due to the low-frequency noise on the operation and characteristics of the inductor 93 can be suppressed.
  • the coil axis formed by the wound coil electrode is substantially orthogonal to the surface of the ceramic substrate 80. Therefore, even if it is the structure which has arrange
  • FIG. 8 is a schematic side cross-sectional view showing the configuration of an electronic component according to the fifth embodiment of the present invention.
  • the electronic component 70B according to the present embodiment has the same circuit configuration as the electronic component 70 according to the fourth embodiment.
  • the basic structure of the electronic component 70A is the same as that of the electronic component 10 shown in the first embodiment. Therefore, hereinafter, a description will be given of a place where the electronic component 70 ⁇ / b> A is different from the electronic component 10.
  • the electronic component 70A includes a substrate 30A, a nonmagnetic layer 40, a magnetic layer 50, and a conductive layer 60. Further, the electronic component 70A includes a control IC 91, an inductor 93A, and an output capacitor 94, each of which is a mounted component. Although not shown in FIG. 8, the input capacitor 92 shown in FIG. 6 is also included in the electronic component 70A as a mounting component.
  • the substrate 30 ⁇ / b> A is mainly made of resin in the same manner as the substrate 30.
  • the control IC 91 is built in the substrate 30A.
  • Land electrodes 312 and 313 are formed on the surface of the substrate 30A.
  • Terminal electrodes 321 and 322 for external connection are formed on the back surface of the substrate 30A.
  • the terminal electrode 321 corresponds to the input terminal Vin in FIG. 6, and the terminal electrode 322 corresponds to the output terminal Vout in FIG.
  • the inductor 93A and the output capacitor 94 are mounted on the surface of the substrate 30A. Specifically, the inductor 93A is mounted on the land electrode 313 near the terminal electrode 321 when the substrate 30A is viewed in plan, and the output capacitor 94 is a land near the terminal electrode 322 when the substrate 30A is viewed in plan. It is mounted on the electrode 312. Although not shown, the input capacitor 92 is also mounted on the surface of the substrate 30A.
  • the non-magnetic layer 40 covers the surface of the substrate 30A and covers the inductor 93A and the output capacitor 94. Although not shown, the nonmagnetic layer 40 also covers the input capacitor 92.
  • the magnetic layer 50 is disposed on the main surface (surface opposite to the contact surface with the ceramic substrate 80) and the four side surfaces of the nonmagnetic layer 40.
  • the magnetic layer 50 is a resin containing magnetic powder.
  • the conductive layer 60 covers at least part of the four side surfaces of the protrusion 41 of the nonmagnetic layer 40, the magnetic layer 50, and the substrate 30A.
  • the control IC 91 built in the substrate 30A can be shielded from low-frequency noise, and adverse effects due to the low-frequency noise on the operation of the control IC 91 can be suppressed.
  • the material of the substrate 30A, the material of the nonmagnetic layer 40, and the material of the magnetic layer 50 are the same, it is possible to suppress warping and distortion of the electronic component 70A due to the difference in thermal expansion coefficient. Delamination at each interface can be suppressed.
  • the magnetic layer 50 is in contact with the surface of the substrate 30A.
  • the magnetic layer 50 may be in contact with the surface of the substrate 30A as long as it is not in contact with the conductor pattern of the substrate 30A.
  • the magnetic layer 50 is preferably not in contact with the surface of the substrate 30A.
  • FIG. 9 is a schematic side sectional view showing the configuration of an electronic component according to the sixth embodiment of the present invention.
  • the electronic component 70B according to the present embodiment has the same circuit configuration as the electronic component 70 according to the fourth embodiment.
  • the basic structure of the electronic component 70B is the same as that of the electronic component 10 shown in the first embodiment, and the number of mounted components mounted on the surface of the substrate 30 is different. Therefore, hereinafter, a description will be given of a place where the electronic component 70B is different from the electronic component 10.
  • the electronic component 70B includes a substrate 30, a nonmagnetic layer 40, a magnetic layer 50, and a conductive layer 60.
  • the electronic component 70B includes a control IC 91, an inductor 93A, and an output capacitor 94, each of which is a mounted component.
  • the input capacitor 92 shown in FIG. 6 is also included in the electronic component 70B as a mounted component.
  • the substrate 30 is mainly made of resin. Land electrodes 311, 312, and 313 are formed on the surface of the substrate 30. Terminal electrodes 321 and 322 for external connection are formed on the back surface of the substrate 30.
  • the terminal electrode 321 corresponds to the input terminal Vin in FIG. 6, and the terminal electrode 322 corresponds to the output terminal Vout in FIG.
  • the control IC 91, the inductor 93A, and the output capacitor 94 are mounted on the surface of the substrate 30. Specifically, the control IC 91 is mounted on the land electrode 311 close to the terminal electrode 321 in plan view of the substrate 30. The output capacitor 94 is mounted on the land electrode 312 close to the terminal electrode 322 when the substrate 30 is viewed in plan. The inductor 93 ⁇ / b> A is mounted on the land electrode 313 and is disposed between the control IC 91 and the output capacitor 94. Although not shown, the input capacitor 92 is also mounted on the surface of the substrate 30.
  • the nonmagnetic layer 40 covers the surface of the substrate 30 and covers the control IC 91, the inductor 93A, and the output capacitor 94. Although not shown, the nonmagnetic layer 40 also covers the input capacitor 92.
  • the magnetic layer 50 is disposed on the main surface (surface opposite to the contact surface with the ceramic substrate 80) and the four side surfaces of the nonmagnetic layer 40.
  • the magnetic layer 50 is a resin containing magnetic powder.
  • the conductive layer 60 covers the protrusion 41 of the nonmagnetic layer 40, the magnetic layer 50, and the four side surfaces of the substrate 30.
  • the magnetic layer is arranged on the entire main surface opposite to the contact surface with the substrate in the nonmagnetic layer.
  • the magnetic layer may be disposed on a part of the main surface.
  • FIG. 10 is a schematic cross-sectional side view showing the configuration of an electronic component according to another embodiment of the present invention.
  • An electronic component 10B 'shown in FIG. 10 is obtained by applying a mode in which a magnetic layer is partially disposed to the electronic component 10B according to the third embodiment.
  • the magnetic layer 50 ⁇ / b> B ′ of the electronic component 10 ⁇ / b> B ′ is disposed on a part of the main surface of the nonmagnetic layer 40 opposite to the contact surface with the substrate 30.
  • the magnetic layer 50 ⁇ / b> B ′ is disposed so as to include a portion that overlaps the mount-type component 20 in a plan view of the electronic component 10 ⁇ / b> B ′.
  • the mounted component 20 can be shielded from low-frequency noise, and adverse effects of the low-frequency noise on the operation and characteristics of the mounted component 20 can be suppressed.
  • FIG. 10 shows application to the configuration of the third embodiment
  • the same partial arrangement of the magnetic layer can be applied to the configurations of the other embodiments.

Abstract

低周波ノイズの影響と表面実装部品の特性変動とを抑制する。電子部品（１０）は、部品実装面を有する基板（３０）、実装型部品（２０）、非磁性体層（４０）、および、磁性体層（５０）を備える。実装型部品（２０）は、基板（３０）の部品実装面に実装されている。非磁性体層（４０）は、基板（３０）の部品実装面に配置され、実装型部品（２０）を覆っている。磁性体層（５０）は、非磁性体層（４０）における基板（３０）への当接面と異なる面に配置されている。

Description

電子部品
　本発明は、基板と表面実装部品を有する電子部品に関する。
　従来、電子機器には、基板に各種の表面実装部品が実装された電子部品が多く用いられている。例えば、特許文献１には、電子部品として回路モジュールが記載されている。特許文献１に記載の回路モジュールは、基板、複数の表面実装部品、および、導電層を備える。複数の表面実装部品は、基板の表面に実装されている。導電層は、基板の表面側に配置されており、複数の表面実装部品を覆っている。
　また、特許文献２に記載の電子部品は、配線基板、および、機能素子（表面実装部品）を備える。機能素子は、配線基板の表面に実装されている。配線基板の表面および機能素子は、磁性体材料を有する樹脂によって覆われている。
特開２０１２－６４６３９号公報 特開２００７－２３５３０３号公報
　しかしながら、特許文献１に記載の構成では、外部からの高周波ノイズを抑制できるが、低周波ノイズを抑制することが難しい。ここで、低周波ノイズとは、周波数が約１００ＭＨｚ以下のノイズである。
　また、特許文献２に記載の構成では、機能素子（表面実装部品）に磁性体が接触しており、機能素子（表面実装部品）の特性が変動してしまい、所望の特性を得ることができない場合がある。
　したがって、本発明は、低周波ノイズの影響と表面実装部品の特性変動とを抑制した電子部品を提供することにある。
　この発明の電子部品は、部品実装面を有する基板、実装型部品、非磁性体層、および、磁性体層を備える。実装型部品は、基板の部品実装面に実装されている。非磁性体層は、基板の部品実装面に配置され、実装型部品を覆う樹脂を有する。磁性体層は、非磁性体層における基板側の面に対して反対側の主面に配置されている。磁性体層は、部品実装面を平面視して、少なくとも実装型部品に重なる位置に配置されている。
　この構成では、磁性体層によって低周波ノイズが抑制され、且つ磁性体層が実装型部品に当接していないことによって、実装型部品の特性変動が抑制される。
　また、この発明の電子部品では、磁性体層は、非磁性体層の主面の全面に配置されていることが好ましい。
　この構成では、低周波ノイズの抑制効果が高くなる。
　また、この発明の電子部品では、磁性体層は、非磁性体層における基板への当接面と反対側の面とを接続する側面に配置されていることが好ましい。
　この構成では、磁性体層が立体的に配置され、低周波ノイズの抑制効果がさらに高くなる。
　また、この発明の電子部品では、磁性体層における側面に配置される部分は、基板に当接していないことが好ましい。
　この構成では、基板と磁性体層との接合界面が存在せず、当該接合界面の接合強度の低下が生じない。
　また、この発明の電子部品では、磁性体層は、磁性体粉を含有した樹脂によって形成されていてもよい。
　この構成では、非磁性体層との接合強度が向上する。
　また、この発明の電子部品では、磁性体層は、磁性体セラミックの板であってもよい。
　この構成では、磁性体層の比透磁率を高くでき、磁性体層を薄くできる。
　また、この発明の電子部品では、基板は、樹脂を主体としていてもよい。
　この構成では、基板と非磁性体層との接合強度が高くなる。
　また、この発明の電子部品では、基板の部品実装面の側に配置され、実装型部品を覆う導電層を備えることが好ましい。
　この構成では、低周波ノイズとともに高周波ノイズも抑制される。
　また、この発明の電子部品では、実装型部品は、インダクタまたは電源制御ＩＣの少なくとも一方であると好適である。
　この構成では、電子部品によって、優れた特性の電源モジュールが実現される。
　この発明によれば、低周波ノイズの影響と表面実装部品の特性変動とを抑制できる。
（Ａ）は、本発明の第１の実施形態に係る電子部品の平面図であり、（Ｂ）は、本発明の第１の実施形態に係る電子部品の構成を示す側面断面図である。 （Ａ）－（Ｅ）は、本実施形態の第１の実施形態に係る電子部品の製造工程を説明するための側面断面図である。 本発明の第２の実施形態に係る電子部品の構成を示す概略的な側面断面図である。 本発明の第３の実施形態に係る電子部品の構成を示す概略的な側面断面図である。 （Ａ）－（Ｄ）は、本実施形態の第３の実施形態に係る電子部品の製造工程を説明するための側面断面図である。 本発明の第４の実施形態に係る電子部品の回路構成図である。 本発明の第４の実施形態に係る電子部品の構成を示す概略的な側面断面図である。 本発明の第５の実施形態に係る電子部品の構成を示す概略的な側面断面図である。 本発明の第６の実施形態に係る電子部品の構成を示す概略的な側面断面図である。 本発明のその他の実施形態に係る電子部品の構成を示す概略的な側面断面図である。
　本発明の第１の実施形態に係る電子部品について、図を参照して説明する。図１（Ａ）は、本発明の第１の実施形態に係る電子部品の平面図であり、図１（Ｂ）は、本発明の第１の実施形態に係る電子部品の構成を示す概略的な側面断面図である。図１（Ｂ）は、図１（Ａ）におけるＡ－Ａ断面を示している。
　図１（Ａ）、図１（Ｂ）に示すように、電子部品１０は、実装型部品２０、基板３０、非磁性体層４０、磁性体層５０、および、導電層６０を備える。
　実装型部品２０は、直方体の筐体と、筐体の両端に配置された外部端子電極と、を備える。実装型部品２０は、例えば、インダクタである。なお、実装型部品２０は、インダクタに限ることなく、低周波ノイズの影響を受ける電子部品であれば、本願発明の実装型部品２０として適用できる。また、実装型部品２０は、外部接続電極が筐体の裏面側に配置されている形状、筐体が板状の形状等であってもよい。
　基板３０は、表面と裏面とを有する形状（例えば板状）である。基板３０は、樹脂を主体としてなり、例えば、樹脂はエポキシ系樹脂である。基板３０には、所定の電極パターンが形成されている。具体的には、図１（Ｂ）の場合、基板３０の表面には、ランド電極３１が形成されており、基板３０の裏面には、外部接続用の端子電極３２が形成されている。ランド電極３１と端子電極３２とは、基板３０内に形成された電極パターン（図示を省略）を介して接続されている。また、基板３０には、グランド電極３００が形成されている。グランド電極３００は、基板３０の裏面に形成されたグランド用の端子電極（図示を省略）に接続されている。
　実装型部品２０は、基板３０の表面に実装されている。すなわち、基板３０の表面は、部品実装面である。より具体的には、実装型部品２０の外部端子電極は、ランド電極３１に、はんだ等の導電接合材によって接合されている。
　非磁性体層４０は、樹脂等の非磁性材料を有する。例えば、樹脂は、エポキシ系樹脂である。非磁性体層４０は、基板３０の表面に当接し、基板３０の表面を覆っている。より具体的には、非磁性体層４０は、基板３０の表面における実装型部品２０の実装領域を除く全面を覆っている。
　さらに、非磁性体層４０は、実装型部品２０の基板３０側の面を除き全面を覆っている。なお、非磁性体層４０は、実装型部品２０の基板３０側の面も覆っていてもよい。
　非磁性体層４０は、基板３０への当接面と反対側に、当該当接面に略平行な主面を有する。また、非磁性体層４０は、基板３０への当接面と主面とを繋ぐ四側面を有する。非磁性体層４０の四側面は、基板３０に当接する側の端部において、基板３０の表面に平行な方向に所定高さで突出する突起部４１を有する。突起部４１の先端は、基板３０の四側面と略面一である。言い換えれば、非磁性体層４０の四側面は、基板３０の表面に当接する側の端部の所定厚み部分を除いて、内側に凹んでいる。
　非磁性体層４０の厚み、特に、平面視して非磁性体層４０における実装型部品２０に重なる部分の厚みは、後述の磁性体層５０が実装型部品２０の特性変動を引き起こさない程度、もしくは、特性変動が電子部品１０として許容範囲内となる程度に設定されている。
　磁性体層５０は、磁性体粉を含む樹脂を有する。例えば、磁性体粉は、鉄粉等の金属粉であり、樹脂はエポキシ系樹脂である。磁性体粉の樹脂への含有量は、３０ｗ％以上であることが好ましい。
　磁性体層５０は、非磁性体層４０の主面（基板３０への当接面と反対側の面）の全面と、四側面における突起部４１を除く全面を覆う形状である。なお、非磁性体層４０の側面を覆う磁性体層５０の表面は、突起部４１の先端の面に面一であるとよい。
　磁性体層５０の厚みは、低周波ノイズを所定量以上遮断する程度に設定されている。この際、磁性体層５０の比透磁率等によって、厚みを調整可能であるが、例えば、厚みは約５０μｍ以上であることが好ましい。また、厚みの最大値は、電子部品１０の外形寸法の制限にもよるが、小型化の観点から、約２００μｍ以下であることが好ましい。
　この構成によって、低周波ノイズ、具体的には、周波数が約１００ＭＨｚ以下のノイズは、磁性体層５０によって抑制される。したがって、実装型部品２０を低周波ノイズからシールドでき、実装型部品２０の動作や特性への低周波ノイズによる悪影響を抑制できる。この際、磁性体層５０は、接地の必要が無く、電子部品１０の構造を簡素化でき、電子部品１０の製造は容易になる。
　また、この構成によって、磁性体層５０は実装型部品２０に直接接触せず、磁性体層５０と実装型部品２０とは、非磁性体層４０を介して所定の間隔を空けて配置される。これにより、磁性体層５０による実装型部品２０の特性変動を抑制できる。
　また、この構成では、磁性体層５０が基板３０に直接接触していない。したがって、磁性体層５０に含まれる磁性体粉による基板３０への密着性の低下を抑制できる。これにより、基板３０の表面でのデラミネーションを抑制でき、高い信頼性を実現できる。
　また、非磁性体層４０と基板３０との樹脂が同じ材料であることによって、非磁性体層４０と基板３０との界面の接合強度を高くでき、さらに高い信頼性を実現できる。同様に、非磁性体層４０と磁性体層５０との樹脂が同じ材料であることによって、非磁性体層４０と磁性体層５０との界面の接合強度を高くでき、さらに高い信頼性を実現できる。
　さらに、電子部品１０では、導電層６０は、基板３０、非磁性体層４０、および磁性体層５０を有する部材の外面を覆っている。この際、導電層６０は、基板３０の裏面を除いて、当該部材の外面の全面を覆っている。導電層６０は、基板３０のグランド電極３００に接続されている。
　この構成によって、高周波ノイズ、具体的には、低周波ノイズよりも周波数の高いノイズは、導電層６０によって抑制される。したがって、実装型部品２０および基板３０の表面の電極パターンを高周波ノイズからシールドでき、実装型部品２０および基板３０の電極パターンへの高周波ノイズによる悪影響を抑制できる。
　このような構成からなる電子部品１０は、次に示す工程によって製造できる。図２は、本実施形態の第１の実施形態に係る電子部品の製造工程を説明するための側面断面図である。図２（Ａ）、図２（Ｂ）、図２（Ｃ）、図２（Ｄ）、図２（Ｅ）はそれぞれの工程での形状を示している。
　まず、図２（Ａ）に示すように、基板３０の表面に実装型部品２０を実装する。次に、図２（Ｂ）に示すように、基板３０の表面側に非磁性体層４０を形成する。非磁性体層４０は、樹脂を塗布して硬化させることによって形成される。
　次に、図２（Ｃ）に示すように、電子部品１０としての端面に合わせて、凹みを形成する。凹みは、基板３０の表面に達しない深さで形成されている。これにより、非磁性体層４０の突起部４１が形成される。また、非磁性体層４０の主面を研磨する。これにより、非磁性体層４０の主面を平坦化するとともに、非磁性体層４０の厚みを調整する。
　次に、図２（Ｄ）に示すように、非磁性体層４０の主面および四側面に磁性体層５０を形成する。磁性体層５０は、磁性体粉を含む樹脂を塗布して硬化させることによって形成される。
　この工程までは、電子部品１０を複数個取りできるマザー基板の状態で行われる。そして、この工程後に、電子部品１０の個片に切り分けられる。
　次に、図２（Ｅ）に示すように、磁性体層５０の外面、非磁性体層４０の突起部４１の先端面、基板３０の四側面を覆うように導電層６０を形成する。導電層６０は、金属メッキ等によって形成される。
　この製造方法を用いることによって、電子部品１０を容易に製造できる。また、磁性体層５０の形成前に非磁性体層４０の厚み調整を行うことによって、磁性体層５０の厚みを確実に所望値にできる。したがって、優れた特性を有した小型の電子部品１０を確実に製造できる。
　次に、第２の実施形態に係る電子部品について、図を参照して説明する。図３は、本発明の第２の実施形態に係る電子部品の構成を示す概略的な側面断面図である。
　図３に示すように、電子部品１０Ａは、第１の実施形態に係る電子部品１０に対して、導電層６０を省略した点で異なる。電子部品１０Ａの他の構成は、電子部品１０と同様である。
　このような構成であっても、実装型部品２０を低周波ノイズからシールドでき、実装型部品２０の動作や特性への低周波ノイズによる悪影響を抑制できる。
　次に、第３の実施形態に係る電子部品について、図を参照して説明する。図４は、本発明の第３の実施形態に係る電子部品の構成を示す概略的な側面断面図である。
　図４に示すように、電子部品１０Ｂは、第１の実施形態に係る電子部品１０に対して、非磁性体層４０および磁性体層５０Ｂの形状において異なる。電子部品１０Ｂの他の構成は、電子部品１０と同様であり、同様の箇所の説明は省略する。
　非磁性体層４０は、突起部、すなわち、四側面に凹みを有さない。非磁性体層４０の四側面は、基板３０の四側面と略面一である。
　磁性体層５０Ｂは、非磁性体層４０の主面（基板３０への当接面と反対側の面）の略全面を覆っている。磁性体層５０Ｂは、例えばフェライト焼結体である。磁性体層５０Ｂは、接着材５００によって、非磁性体層４０の主面に接合されている。なお、磁性体層５０Ｂは、電子部品１０Ｂを平面視して、実装型部品２０に重なる形状であれば所定の効果が得られるが、非磁性体層４０の主面の略全面に亘って配置されていることが好ましい。
　このような構成であっても、実装型部品２０を低周波ノイズからシールドでき、実装型部品２０の動作や特性への低周波ノイズによる悪影響を抑制できる。
　また、この構成では、磁性体層５０Ｂの比透磁率を高くできるので、磁性体層５０Ｂの厚みを小さくできる。これにより、電子部品１０Ｂの低背化が可能になる。例えば、磁性体層５０Ｂの厚みを最小で約２０μｍにでき、最大でも約１００μｍに抑えることができる。
　なお、この構成は、実装型部品２０がコイル電極からなるインダクタであって、実装型部品２０に形成されているコイル電極の巻回軸が基板３０の表面に略直交する場合に特に有効である。
　このような構成からなる電子部品１０Ｂは、次に示す工程によって製造できる。図５は、本実施形態の第３の実施形態に係る電子部品の製造工程を説明するための側面断面図である。図５（Ａ）、図５（Ｂ）、図５（Ｃ）、図５（Ｄ）はそれぞれの工程での形状を示している。
　まず、図５（Ａ）に示すように、基板３０の表面に実装型部品２０を実装する。次に、図５（Ｂ）に示すように、基板３０の表面側に非磁性体層４０を形成する。非磁性体層４０は、樹脂を塗布して硬化させることによって形成される。この後、非磁性体層４０の主面を研磨し、非磁性体層４０の厚みを調整するとともに、非磁性体層４０の主面を平坦化する。
　次に、図５（Ｃ）に示すように、非磁性体層４０の主面に磁性体層５０Ｂを配置する。磁性体層５０Ｂは、板状のフェライト焼結体であり、接着材５００によって、非磁性体層４０の主面に接合される。
　この工程までは、電子部品１０Ｂを複数個取りできるマザー基板の状態で行われる。そして、この工程後に、電子部品１０Ｂの個片に切り分けられる。
　次に、図５（Ｄ）に示すように、磁性体層５０Ｂ、非磁性体層４０の四側面、基板３０の四側面を覆うように導電層６０を形成する。導電層６０は、金属メッキ等によって形成される。
　この製造方法を用いることによって、電子部品１０Ｂを容易に製造できる。また、磁性体層５０Ｂの形成前に非磁性体層４０の厚み調整を行うことによって、磁性体層５０Ｂの厚みを確実に所望値にできる。したがって、優れた特性を有した小型の電子部品１０Ｂを確実に製造できる。また、非磁性体層４０の主面が平坦化されるので、磁性体層５０Ｂと非磁性体層４０との接着面積を大きくできる。これにより、信頼性の高い電子部品１０Ｂを実現できる。
　上述の各実施形態では、基板に１個の実装型部品を実装する電子部品の態様を示した。しかしながら、本願の構成は、基板に複数の実装型部品を実装して、所定の機能を実現する回路モジュールの電子部品にも適用できる。以下、回路モジュールの電子部品の態様を示す。なお、以下では、回路モジュールとして、電源モジュール、特にＤＣ－ＤＣコンバータモジュールの態様を示すが、低周波ノイズの影響を受ける回路モジュールであれば、本願発明の構成を適用できる。
　第４の実施形態に係る電子部品について、図を参照して説明する。図６は、本発明の第４の実施形態に係る電子部品の回路構成図である。図７は、本発明の第４の実施形態に係る電子部品の構成を示す概略的な側面断面図である。
　図６に示すように、電子部品７０は、入力端子Ｖｉｎ、出力端子Ｖｏｕｔ、制御ＩＣ９１、入力コンデンサ９２、出力コンデンサ９４、および、インダクタ９３を備える。入力端子Ｖｉｎには、制御ＩＣ９１の入力端が接続されている。入力端子Ｖｉｎとグランドとの間には、入力コンデンサ９２が接続されている。制御ＩＣ９１の出力端にはインダクタ９３が接続されており、当該インダクタ９３は、出力端子Ｖｏｕｔに接続されている。出力端子Ｖｏｕｔとグランドとの間には、出力コンデンサ９４が接続されている。この構成によって、電子部品７０は、制御ＩＣ９１によるスイッチング制御を用いた降圧型のＤＣ－ＤＣコンバータを実現している。なお、電子部品７０は、降圧型を例に示したが、昇圧型、昇降圧型にも適用可能である。
　このような回路構成からなる電子部品７０は、図７に示す構造によって実現される。電子部品７０の基本的な構造は、第３の実施形態に示した電子部品１０Ｂと同様である。したがって、以下では、電子部品７０が電子部品１０Ｂと異なる箇所について説明する。
　図７に示すように、電子部品７０は、セラミック基板８０、非磁性体層４０、磁性体層５０Ｂ、および、導電層６０を備える。また、電子部品７０は、それぞれが実装型部品である制御ＩＣ９１、出力コンデンサ９４を備える。なお、図７には図示されていないが、図６に示した入力コンデンサ９２も、実装型部品として電子部品７０に含まれている。
　セラミック基板８０は、磁性体セラミックを複数層積層して焼結することで形成されている。セラミック基板８０の内部には、コイル電極パターン８１０が複数層に形成されている。複数層のコイル電極パターン８１０は、層間接続電極（図示を省略）によって、接続されており、これらによって巻回形のコイル電極が形成されている。この構成によって、インダクタ９３は、セラミック基板８０の内部に形成される。
　セラミック基板８０の表面には、ランド電極８１１、８１２が形成されている。セラミック基板８０の裏面には、外部接続用の端子電極８２１、８２２が形成されている。端子電極８２１は、図６の入力端子Ｖｉｎに対応し、端子電極８２２は、図６の出力端子Ｖｏｕｔに対応する。
　制御ＩＣ９１、出力コンデンサ９４は、セラミック基板８０の表面に実装されている。具体的には、制御ＩＣ９１は、セラミック基板８０を平面視して、端子電極８２１に近いランド電極８１１に実装されており、出力コンデンサ９４は、セラミック基板８０を平面視して、端子電極８２２に近いランド電極８１２に実装されている。なお、図示を省略しているが、入力コンデンサ９２もセラミック基板８０の表面に実装されている。
　非磁性体層４０は、セラミック基板８０の表面を覆い、且つ、制御ＩＣ９１、出力コンデンサ９４を覆っている。図示を省略しているが、非磁性体層４０は、入力コンデンサ９２も覆っている。
　磁性体層５０Ｂは、非磁性体層４０の主面（セラミック基板８０への当接面と反対側の面）に配置されている。磁性体層５０Ｂは、板状のフェライト焼結体であり、接着材によって、非磁性体層４０の主面に接合される。
　導電層６０は、磁性体層５０Ｂ、非磁性体層４０の四側面、およびセラミック基板８０の四側面を覆っている。導電層６０は、前記の各面に導電性ペーストを塗布し、これを焼き付けることや、スパッタリングによって形成されている。具体的には、銀や銅を主成分とする導電性ペーストを塗布し、これを焼き付けることや、ＳＵＳや銅のスパッタリングによって形成されている。
　このような構成によって、制御ＩＣ９１を低周波ノイズからシールドでき、制御ＩＣ９１の動作への低周波ノイズによる悪影響を抑制できる。また、セラミック基板８０の内部に形成されたインダクタ９３を低周波ノイズからシールドでき、インダクタ９３の動作および特性への低周波ノイズによる悪影響を抑制できる。
　また、この構成では、セラミック基板８０の材料と磁性体層５０Ｂの材料とが同じであるので、熱膨張率の違いによる電子部品７０の反りおよび歪みを抑制できる。
　また、この構成のインダクタ９３では、巻回形のコイル電極によるコイル軸はセラミック基板８０の表面に略直交している。したがって、非磁性体層４０の主面に磁性体層５０Ｂを配置しただけの構成であっても、上記の悪影響を効果的に抑制できる。
　次に、本発明の第５の実施形態に係る電子部品について、図を参照して説明する。図８は、本発明の第５の実施形態に係る電子部品の構成を示す概略的な側面断面図である。本実施形態に係る電子部品７０Ｂは、第４の実施形態に係る電子部品７０と同様の回路構成である。
　図８に示すように、電子部品７０Ａの基本的な構造は、第１の実施形態に示した電子部品１０と同様である。したがって、以下では、電子部品７０Ａが電子部品１０と異なる箇所について説明する。
　電子部品７０Ａは、基板３０Ａ、非磁性体層４０、磁性体層５０、導電層６０を備える。また、電子部品７０Ａは、それぞれが実装型部品である制御ＩＣ９１、インダクタ９３Ａ、および、出力コンデンサ９４を備える。なお、図８には図示されていないが、図６に示した入力コンデンサ９２も、実装型部品として電子部品７０Ａに含まれている。
　基板３０Ａは、基板３０と同様に樹脂を主体としてなる。制御ＩＣ９１は、基板３０Ａに内蔵されている。基板３０Ａの表面には、ランド電極３１２、３１３が形成されている。基板３０Ａの裏面には、外部接続用の端子電極３２１、３２２が形成されている。端子電極３２１は、図６の入力端子Ｖｉｎに対応し、端子電極３２２は、図６の出力端子Ｖｏｕｔに対応する。
　インダクタ９３Ａ、出力コンデンサ９４は、基板３０Ａの表面に実装されている。具体的には、インダクタ９３Ａは、基板３０Ａを平面視して、端子電極３２１に近いランド電極３１３に実装されており、出力コンデンサ９４は、基板３０Ａを平面視して、端子電極３２２に近いランド電極３１２に実装されている。なお、図示を省略しているが、入力コンデンサ９２も基板３０Ａの表面に実装されている。
　非磁性体層４０は、基板３０Ａの表面を覆い、且つ、インダクタ９３Ａ、出力コンデンサ９４を覆っている。図示を省略しているが、非磁性体層４０は、入力コンデンサ９２も覆っている。
　磁性体層５０は、非磁性体層４０の主面（セラミック基板８０への当接面と反対側の面）および四側面に配置されている。磁性体層５０は、磁性体粉を含む樹脂である。
　導電層６０は、非磁性体層４０の突起部４１、磁性体層５０、および、基板３０Ａの四側面の少なくとも一部を覆っている。
　このような構成によって、実装部品であるインダクタ９３Ａを低周波ノイズからシールドでき、インダクタ９３Ａの特性への低周波ノイズによる悪影響を抑制できる。また、基板３０Ａに内蔵された制御ＩＣ９１を低周波ノイズからシールドでき、制御ＩＣ９１の動作への低周波ノイズによる悪影響を抑制できる。
　また、この構成では、基板３０Ａの材料と、非磁性体層４０の材料と、磁性体層５０の材料とが同じであるので、熱膨張率の違いによる電子部品７０Ａの反りおよび歪みを抑制でき、各界面でのデラミネーションを抑制できる。
　なお、図８では、磁性体層５０は、基板３０Ａの表面に当接している。しかしながら、基板３０Ａの導体パターンに接触していなければ、磁性体層５０は、基板３０Ａの表面に当接していてもよい。ただし、第１の実施形態の電子部品１０に示すように、磁性体層５０は、基板３０Ａの表面に当接していないことが好ましい。
　次に、本発明の第６の実施形態に係る電子部品について、図を参照して説明する。図９は、本発明の第６の実施形態に係る電子部品の構成を示す概略的な側面断面図である。本実施形態に係る電子部品７０Ｂは、第４の実施形態に係る電子部品７０と同様の回路構成である。
　図９に示すように、電子部品７０Ｂの基本的な構造は、第１の実施形態に示した電子部品１０と同様であり、基板３０の表面に実装される実装型部品の点数が異なる。したがって、以下では、電子部品７０Ｂが電子部品１０と異なる箇所について説明する。
　電子部品７０Ｂは、基板３０、非磁性体層４０、磁性体層５０、導電層６０を備える。また、電子部品７０Ｂは、それぞれが実装型部品である制御ＩＣ９１、インダクタ９３Ａ、および、出力コンデンサ９４を備える。なお、図９には図示されていないが、図６に示した入力コンデンサ９２も、実装型部品として電子部品７０Ｂに含まれている。
　基板３０は、樹脂を主体としてなる。基板３０の表面には、ランド電極３１１、３１２、３１３が形成されている。基板３０の裏面には、外部接続用の端子電極３２１、３２２が形成されている。端子電極３２１は、図６の入力端子Ｖｉｎに対応し、端子電極３２２は、図６の出力端子Ｖｏｕｔに対応する。
　制御ＩＣ９１、インダクタ９３Ａ、出力コンデンサ９４は、基板３０の表面に実装されている。具体的には、制御ＩＣ９１は、基板３０を平面視して、端子電極３２１に近いランド電極３１１に実装されている。出力コンデンサ９４は、基板３０を平面視して、端子電極３２２に近いランド電極３１２に実装されている。インダクタ９３Ａは、ランド電極３１３に実装されており、制御ＩＣ９１と出力コンデンサ９４との間に配置されている。なお、図示を省略しているが、入力コンデンサ９２も基板３０の表面に実装されている。
　非磁性体層４０は、基板３０の表面を覆い、且つ、制御ＩＣ９１、インダクタ９３Ａ、および、出力コンデンサ９４を覆っている。図示を省略しているが、非磁性体層４０は、入力コンデンサ９２も覆っている。
　磁性体層５０は、非磁性体層４０の主面（セラミック基板８０への当接面と反対側の面）および四側面に配置されている。磁性体層５０は、磁性体粉を含む樹脂である。
　導電層６０は、非磁性体層４０の突起部４１、磁性体層５０、および、基板３０の四側面を覆っている。
　このような構成によって、低周波ノイズの悪影響を受ける実装型部品が複数ある場合であっても、第１の実施形態に係る電子部品１０と同様の作用効果を実現できる。
　なお、上述の各実施形態では、非磁性体層における基板への当接面と反対側の主面の全面に磁性体層を配置する態様を示した。しかしながら、図１０に示すように、磁性体層は、主面の一部に配置されていてもよい。
　図１０は、本発明のその他の実施形態に係る電子部品の構成を示す概略的な側面断面図である。図１０に示す電子部品１０Ｂ’は、第３の実施形態に係る電子部品１０Ｂに対して、磁性体層を部分的に配置する態様を適用したものである。図１０に示すように、電子部品１０Ｂ’の磁性体層５０Ｂ’は、非磁性体層４０における基板３０への当接面と反対側の主面の一部に配置されている。この際、磁性体層５０Ｂ’は、電子部品１０Ｂ’を平面視して実装型部品２０に重なる部分を含むように配置されている。
　このような構成であっても、実装型部品２０を低周波ノイズからシールドでき、実装型部品２０の動作や特性への低周波ノイズによる悪影響を抑制できる。
　なお、図１０は、第３の実施形態の構成への適用を示しているが、その他の実施形態の構成に対しても、同様の磁性体層の部分的な配置を適用することができる。
１０、１０Ａ、１０Ｂ、１０Ｂ’、７０、７０Ａ、７０Ｂ：電子部品
２０：実装型部品
３０、３０Ａ：基板
３１、８１１、８１２：ランド電極
３２、８２１、８２２：端子電極
４０：非磁性体層
４１：突起部
５０、５０Ｂ、５０Ｂ’：磁性体層
６０：導電層
８０：セラミック基板
９１：制御ＩＣ
９２：入力コンデンサ
９３、９３Ａ：インダクタ
９４：出力コンデンサ
３００：グランド電極
３１１、３１２、３１３：ランド電極
３２１、３２２：端子電極
５００：接着材
８１０：コイル電極パターン
Ｖｉｎ：入力端子
Ｖｏｕｔ：出力端子

Claims (9)

  1. 　部品実装面を有する基板と、
    　前記基板の前記部品実装面に実装された実装型部品と、
    　前記基板の前記部品実装面に配置され、前記実装型部品を覆う樹脂を有する非磁性体層と、
    　前記非磁性体層における前記基板側の面に対して反対側の主面に配置され、前記部品実装面を平面視して少なくとも前記実装型部品に重なる位置に配置された磁性体層と、
    　を備える、
    　電子部品。
  2. 　前記磁性体層は、前記非磁性体層の前記主面の全面に配置されている、
    　請求項１に記載の電子部品。
  3. 　前記磁性体層は、前記非磁性体層における前記基板への当接面と前記反対側の面とを接続する側面に配置されている、
    　請求項２に記載の電子部品。
  4. 　前記磁性体層における前記側面に配置される部分は、前記基板に当接していない、
    　請求項３に記載の電子部品。
  5. 　前記磁性体層は、磁性体粉を含有した樹脂によって形成されている、
    　請求項１乃至請求項４のいずれかに記載の電子部品。
  6. 　前記磁性体層は、磁性体セラミックの板である、
    　請求項１乃至請求項３のいずれかに記載の電子部品。
  7. 　前記基板は、樹脂を主体としている、
    　請求項１乃至請求項６のいずれかに記載の電子部品。
  8. 　前記基板の前記部品実装面の側に配置され、前記実装型部品を覆う導電層を備える、
    　請求項１乃至請求項７のいずれかに記載の電子部品。
  9. 　前記実装型部品は、インダクタまたは電源制御ＩＣの少なくとも一方である、
    　請求項１乃至請求項７のいずれかに記載の電子部品。
PCT/JP2017/032057 2016-09-16 2017-09-06 電子部品 WO2018051858A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-182034 2016-09-16
JP2016182034 2016-09-16

Publications (1)

Publication Number Publication Date
WO2018051858A1 true WO2018051858A1 (ja) 2018-03-22

Family

ID=61619497

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/032057 WO2018051858A1 (ja) 2016-09-16 2017-09-06 電子部品

Country Status (1)

Country Link
WO (1) WO2018051858A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023095488A1 (ja) * 2021-11-25 2023-06-01 株式会社村田製作所 モジュール

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001358493A (ja) * 2000-04-10 2001-12-26 Hitachi Ltd 電磁波吸収材とその製造法及びそれを用いた各種用途
JP2005235944A (ja) * 2004-02-18 2005-09-02 Tdk Corp 電子デバイスおよびその製造方法
US20110304015A1 (en) * 2010-06-10 2011-12-15 Samsung Electronics Co., Ltd. Semiconductor package
JP5988004B1 (ja) * 2016-04-12 2016-09-07 Tdk株式会社 電子回路パッケージ
JP5988003B1 (ja) * 2016-03-23 2016-09-07 Tdk株式会社 電子回路パッケージ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001358493A (ja) * 2000-04-10 2001-12-26 Hitachi Ltd 電磁波吸収材とその製造法及びそれを用いた各種用途
JP2005235944A (ja) * 2004-02-18 2005-09-02 Tdk Corp 電子デバイスおよびその製造方法
US20110304015A1 (en) * 2010-06-10 2011-12-15 Samsung Electronics Co., Ltd. Semiconductor package
JP5988003B1 (ja) * 2016-03-23 2016-09-07 Tdk株式会社 電子回路パッケージ
JP5988004B1 (ja) * 2016-04-12 2016-09-07 Tdk株式会社 電子回路パッケージ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023095488A1 (ja) * 2021-11-25 2023-06-01 株式会社村田製作所 モジュール

Similar Documents

Publication Publication Date Title
US9490062B2 (en) Chip electronic component
JP5837515B2 (ja) 回路モジュール
JP6683289B2 (ja) 薄膜シールド層付き電子部品
JP2015088753A (ja) コイル部品とその製造方法、コイル部品内蔵基板、及びこれを含む電圧調節モジュール
JP6478001B2 (ja) 電子部品
JP6458904B2 (ja) 受動素子アレイおよびプリント配線板
KR20140082355A (ko) 인덕터 및 그 제조방법
JP6029814B2 (ja) チップインダクタ
CN104578753A (zh) 复合电子组件和其上安装有复合电子组件的板
WO2018088219A1 (ja) フェライト基板モジュール
JP6406474B2 (ja) 表面実装型シールド部材及び回路モジュール
WO2018051858A1 (ja) 電子部品
JP5716391B2 (ja) コイル内蔵基板
CN104821713A (zh) 复合电子组件和安装有复合电子组件的板
JP6642734B2 (ja) アクチュエータ
CN216957629U (zh) 高频电感器部件
JP4472453B2 (ja) 超小型電力変換装置及び磁気デバイス
JP6572791B2 (ja) コイル複合部品及び多層基板、ならびに、コイル複合部品の製造方法
JP5617614B2 (ja) コイル内蔵基板
CN104821232A (zh) 复合电子组件和安装有复合电子组件的板
JP5178351B2 (ja) 電子部品の実装構造
JP6344540B2 (ja) 電力変換モジュール
JP4985852B2 (ja) 実装型電子回路モジュール
JP6083143B2 (ja) チップインダクタ内蔵配線基板
JP5821466B2 (ja) 送信モジュール

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17850761

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17850761

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP