JP6683289B2 - 薄膜シールド層付き電子部品 - Google Patents

薄膜シールド層付き電子部品 Download PDF

Info

Publication number
JP6683289B2
JP6683289B2 JP2019502859A JP2019502859A JP6683289B2 JP 6683289 B2 JP6683289 B2 JP 6683289B2 JP 2019502859 A JP2019502859 A JP 2019502859A JP 2019502859 A JP2019502859 A JP 2019502859A JP 6683289 B2 JP6683289 B2 JP 6683289B2
Authority
JP
Japan
Prior art keywords
thin film
shield layer
film shield
metal thin
magnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019502859A
Other languages
English (en)
Other versions
JPWO2018159290A1 (ja
Inventor
浩和 矢▲崎▼
浩和 矢▲崎▼
啓人 米森
啓人 米森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2018159290A1 publication Critical patent/JPWO2018159290A1/ja
Application granted granted Critical
Publication of JP6683289B2 publication Critical patent/JP6683289B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • B32B3/02—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by features of form at particular places, e.g. in edge regions
    • B32B3/08—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by features of form at particular places, e.g. in edge regions characterised by added members at particular parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B17/00—Layered products essentially comprising sheet glass, or glass, slag, or like fibres
    • B32B17/02—Layered products essentially comprising sheet glass, or glass, slag, or like fibres in the form of fibres or filaments
    • B32B17/04—Layered products essentially comprising sheet glass, or glass, slag, or like fibres in the form of fibres or filaments bonded with or embedded in a plastic substance
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/06—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/18—Layered products comprising a layer of synthetic resin characterised by the use of special additives
    • B32B27/20—Layered products comprising a layer of synthetic resin characterised by the use of special additives using fillers, pigments, thixotroping agents
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/38—Layered products comprising a layer of synthetic resin comprising epoxy resins
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • B32B9/005—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising one layer of ceramic material, e.g. porcelain, ceramic tile
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • B32B9/04—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising such particular substance as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B9/045—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising such particular substance as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/06—Hermetically-sealed casings
    • H05K5/065—Hermetically-sealed casings sealed by encapsulation, e.g. waterproof resin forming an integral casing, injection moulding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2255/00—Coating on the layer surface
    • B32B2255/10—Coating on the layer surface on synthetic resin layer or on natural or synthetic rubber layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2255/00—Coating on the layer surface
    • B32B2255/20—Inorganic coating
    • B32B2255/205—Metallic coating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2260/00—Layered product comprising an impregnated, embedded, or bonded layer wherein the layer comprises an impregnation, embedding, or binder material
    • B32B2260/04—Impregnation, embedding, or binder material
    • B32B2260/046—Synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2264/00—Composition or properties of particles which form a particulate layer or are present as additives
    • B32B2264/10—Inorganic particles
    • B32B2264/102—Oxide or hydroxide
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/208—Magnetic, paramagnetic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2363/00—Epoxy resins
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、回路基板、該回路基板に実装された表面実装部品、および、回路基板の表面を覆うシールド部材を備える電子部品に関する。
従来、電子機器には、各種の表面実装部品が基板に実装された電子部品が多く用いられている。例えば、特許文献１、２、３には、電子部品として電子回路パッケージが記載されている。
特許文献１に記載の電子部品（モジュール）は、基板、表面実装部品、封止部、および、金属膜を備える。
表面実装部品は、基板の表面に実装されている。封止部は、基板の表面を覆っている。金属膜は、封止部、基板の最表層を覆っている。
特許文献２に記載の電子部品（電子回路パッケージ）は、基板、複数の表面実装部品、モールド樹脂、磁性膜、および、金属膜を備える。
複数の表面実装部品は、基板の表面に実装されている。モールド樹脂は、基板の表面を覆っており、磁性膜は、モールド樹脂の少なくとも上面を覆っている。金属膜は、磁性膜およびモールド樹脂を覆っている。
特許文献３に記載の電子部品（電子回路パッケージ）は、特許文献１に記載の電子部品と同様に、基板、複数の表面実装部品、モールド樹脂、および、モールド樹脂を覆う金属膜を備え、基本的な構造は、特許文献１に記載の電子部品と同様である。特許文献３に記載の電子部品では、さらに、金属膜におけるノイズの影響を受け易いＩＣチップに近接する部分の表面に磁性膜が配置されている。
特開２０１１−７７４３０号公報 特許第５９８８００３号明細書 特許第５９８８００４号明細書
しかしながら、特許文献１、２、３に記載の構成では、表面実装部品が発生するノイズを効果的に抑制できないことがある。
具体的には、表面実装部品が発生するノイズは、高周波成分（高周波ノイズ）と低周波成分（低周波ノイズ）とを有する。このうち、低周波ノイズは、金属シールド層である金属膜で伝搬されやすい。
特許文献１に記載の構成では、金属シールド層である金属膜が最表層に備えらえているため、該金属膜に到達した低周波ノイズは輻射される。特に、最表層の金属膜における電流が集中しやすいエッジ部から低周波ノイズが輻射される。
特許文献２、３に記載の構成では、表面実装部品のグランド端子は、ベース回路基板のグランド導体に接続されている。したがって、表面実装部品のグランド端子と金属膜とは、ベース回路基板のグランド導体を介して接続されることがある。このため、表面実装部品で発生した低周波ノイズは、ベース回路基板のグランド導体を介して、金属膜に伝搬され、金属膜のエッジ部から外部に輻射されてしまう。特に、ベース回路基板のグランド導体に流れる低周波ノイズの振幅は大きい傾向にあり、このような振幅の大きな低周波ノイズが外部に輻射されてしまう。
したがって、本発明の目的は、電子部品からの低周波ノイズの輻射を効果的に抑制する構成を提供することにある。
この発明の薄膜シールド層付き電子部品は、配線基板と、配線基板の第１主面に搭載された表面実装部品と、金属薄膜シールド層と、磁性金属薄膜シールド層を備える。金属薄膜シールド層は、非磁性金属材料の薄膜プロセスによって、表面実装部品の天面側と側面側との全体を覆っている。また、金属薄膜シールド層は、天面部と側面部を有する。磁性金属薄膜シールド層は、金属薄膜シールド層の天面部と側面部が連接するエッジ部の全体を含み、天面部と側面部を、磁性金属材料の薄膜プロセスによって覆っている。
この構成では、金属薄膜シールド層のエッジ部の全体が、磁性金属薄膜シールドによって覆われることによって、低周波ノイズが輻射しやすい箇所からの低周波ノイズの外部への輻射が抑制される。高周波ノイズの外部への輻射は、金属薄膜シールド層によって抑制される。
また、この発明の薄膜シールド層付き電子部品は、表面実装部品を封止樹脂層が覆っており、金属薄膜シールド層は、封止樹脂層の外側に設けられていることが好ましい。
この構成では、表面実装部品が封止樹脂層によって保護される。また、金属薄膜シールド層を容易に形成できる。
また、この発明の薄膜シールド層付き電子部品は、次の構成であることが好ましい。金属薄膜シールド層の天面部と側面部と、磁性金属薄膜シールド層と、が当接している。
この構成では、金属薄膜シールド層と磁性金属薄膜シールド層との密着性が向上し、信頼性が向上する。
また、この発明の薄膜シールド層付き電子部品は、次の構成であることが好ましい。配線基板がグランド電極を備えており、金属薄膜シールド層が該グランド電極に接続されている。
この構成では、高周波ノイズが金属薄膜シールド層からグランドへ効率的に導かれる。
また、この発明の薄膜シールド層付き電子部品では、配線基板が磁性体層を含む磁性体基板であることが好ましい。
この構成では、磁性金属薄膜シールド層と、磁性体基板とによって、閉磁路が形成され、低周波ノイズの輻射の抑制効果が向上する。
また、この発明の薄膜シールド層付き電子部品では、次の構成であることが好ましい。表面実装部品の天面側と側面側の全体を覆うように、さらに磁性材料を含んだ樹脂層が設けられている。
この構成では、低周波ノイズの輻射の抑制効果がさらに向上する。
また、この発明の薄膜シールド層付き電子部品では、次の構成であることが好ましい。金属薄膜シールド層の天面部を平面視して、金属薄膜シールド層は、少なくとも一つの表面実装部品と重なる部分に開口を有する。
この構成では、低周波ノイズと高周波ノイズのそれぞれの周波数特性に合わせた構造となり、低周波ノイズ、高周波ノイズの輻射の抑制効果がさらに向上する。
また、この発明の薄膜シールド層付き電子部品では、次の構成であることが好ましい。磁性金属薄膜シールド層は、複数の表面実装部品のうち、一部の表面実装部品の天面側と側面側との全体を覆う。
この構成では、表面実装部品におけるモジュールの構成や電子部品の種類によって、最適なシールド効果を得ることができ、低周波ノイズ、高周波ノイズの輻射の抑制効果がさらに向上する。
また、この発明の薄膜シールド層付き電子部品では、次の構成であることが好ましい。金属薄膜シールド層のエッジ部は、その一部に曲率を有する。
この構成では、エッジ部に電流が集中することが緩和され、この部分からの輻射を抑制する構造となり、ノイズの輻射の抑制効果がさらに向上する。
この発明によれば、電子部品からの低周波ノイズの輻射を効果的に抑制できる。
本発明の第１の実施形態に係る薄膜シールド層付き電子部品の側面断面図である。 本発明の第２の実施形態に係る薄膜シールド層付き電子部品の側面断面図である。 磁性金属とフェライトと磁性体粉含有樹脂との透磁率の周波数特性を示すグラフである。 本発明の第３の実施形態に係る薄膜シールド層付き電子部品の側面断面図である。 本発明の第４の実施形態に係る薄膜シールド層付き電子部品の側面断面図である。 （Ａ）、（Ｂ）は、本発明の第５の実施形態に係る薄膜シールド層付き電子部品の側面断面図である。（Ｃ）は、本発明の第５の実施形態に係る薄膜シールド層付き電子部品を平面視した概要図である。 （Ａ）は、本発明の第６の実施形態に係る薄膜シールド層付き電子部品の側面断面図である。（Ｂ）は、本発明の第６の実施形態に係る薄膜シールド層付き電子部品を平面視した概要図である。（Ｃ）は、本発明の第６の実施形態に係る薄膜シールド層付き電子部品の回路図である。 （Ａ）は、本発明の第７の実施形態に係る薄膜シールド層付き電子部品の側面断面図である。（Ｂ）は、本発明の第７の実施形態に係る薄膜シールド層付き電子部品を平面視した概要図である。（Ｃ）は、本発明の第７の実施形態に係る薄膜シールド層付き電子部品の回路図である。
（第１の実施形態）
本発明の第１の実施形態に係る薄膜シールド層付き電子部品について、図を参照して説明する。図１は、本発明の第１の実施形態に係る薄膜シールド層付き電子部品の側面断面図である。なお、図１では、電子部品の構成を識別し易くするために、構成要素を識別するための記号の付記を適宜省略している。
図１に示すように、薄膜シールド層付き電子部品１０は、配線基板２０、表面実装部品５１、５２、封止樹脂層６０、金属薄膜シールド層７０、および、磁性金属薄膜シールド層８０を備える。
配線基板２０は、互いに対向する第１主面２０１と第２主面２０２とを有する形状（例えば平板状）である。配線基板２０は、第１主面２０１と、第２主面２０２とを連接させる側面を有している。配線基板２０は例えばガラスエポキシ基板である。
配線基板２０には、導体パターン２１１および層間接続導体２１２が形成されている。導体パターン２１１は、厚み方向に直交する方向に延びる形状であり、層間接続導体２１２は、厚み方向に平行な方向に延びる形状である。なお、一部の導体パターン２１１は、配線基板２０の側面に露出している。
配線基板２０の第１主面２０１には、部品用ランド導体４１１、４１２が形成されている。また、配線基板２０の第２主面２０２には、グランド用端子導体３０１、外部接続用端子導体３１１が形成されている。
部品用ランド導体４１１、４１２は、導体パターン２１１、層間接続導体２１２を介して、グランド用端子導体３０１、外部接続用端子導体３１１に所定の回路パターンで接続されている。これにより、配線基板２０で構成する回路は実現される。
表面実装部品５１は、部品用ランド導体４１１に実装されており、表面実装部品５２は、部品用ランド導体４１２に実装されている。すなわち、表面実装部品５１、５２は、配線基板２０の第１主面２０１に実装されている。表面実装部品５１は例えばＩＣチップであり、表面実装部品５２は例えばチップコンデンサである。
封止樹脂層６０は、表面実装部品５１、５２と第１主面２０１とを覆っている。封止樹脂層６０の側面は、配線基板２０の側面と面一である。封止樹脂層６０は、エポキシ樹脂等で構成されている。アルミナ、シリカ等の非金属フィラーを含むことが好ましいが、磁性金属、非磁性金属のフィラーは含まない。
金属薄膜シールド層７０は、封止樹脂層６０の天面、および、側面の全面を覆っている。言い換えれば、金属薄膜シールド層７０は、封止樹脂層６０の外側を覆っており、表面実装部品５１、５２の天面側と側面側の全体を覆っている。さらに、金属薄膜シールド層７０は、厚み方向に沿って配線基板２０の側面の途中位置までを覆っている。すなわち、金属薄膜シールド層７０は、封止樹脂層６０の側面の全面と配線基板２０の側面の第１主面２０１側の領域までを覆っている。
金属薄膜シールド層７０は、スパッタリング等の薄膜プロセスによって形成されるため、密着性がよい。金属薄膜シールド層７０は、ＳＵＳ、Ｃｕ、ＳＵＳの順に、三層で形成されている。金属薄膜シールド層７０の厚さは、３〜５μｍ以上であることが好ましい。
金属薄膜シールド層７０は、配線基板２０の側面に露出した導体パターン２１１に接続している。これにより、金属薄膜シールド層７０は、グランド用端子導体３０１に接続される。
封止樹脂層６０の天面と側面が連接したエッジ部には、角を丸めたアール面取りが形成されていることが好ましい。これによりエッジ部は、その一部に曲率を有する。封止樹脂層６０のエッジ部がアール面取りされていることにより、スパッタリング等の薄膜プロセスによって形成される金属薄膜シールド層７０の天面と側面が連接するエッジ部７００にもアール面取りが形成される。よって、金属薄膜シールド層７０のエッジ部７００に電流が集中することが緩和され、この部分からの輻射を抑制できる。
磁性金属薄膜シールド層８０は、金属薄膜シールド層７０のエッジ部７００を含み、天面の全面と側面と、を覆っている。さらに、磁性金属薄膜シールド層８０は配線基板２０の側面を、厚み方向に途中位置までを覆っている。磁性金属薄膜シールド層８０は、パーマロイ等のニッケル系の合金を材料としている。磁性金属薄膜シールド層８０は、所望する低周波ノイズの遮蔽効果が得られる範囲で、できる限り薄い方が良い。
このような構成とすることによって、薄膜シールド層付き電子部品１０は、表面実装部品から生じる高周波ノイズが外部に輻射されることを金属薄膜シールド層７０で抑制し、低周波ノイズが外部に輻射されることを磁性金属薄膜シールド層８０で抑制する。さらに、金属薄膜シールド層７０のエッジ部７００が磁性金属薄膜シールド層で覆われているので、低周波ノイズが金属薄膜シールド層７０に伝搬され、輻射されやすいエッジ部７００から輻射しても磁性金属薄膜シールド層８０で抑制できる。
また、金属薄膜シールド層７０と、磁性金属薄膜シールド層８０は薄膜であることから、薄膜シールド層付き電子部品１０の厚みを小さくできる。また、金属薄膜シールド層７０と、磁性金属薄膜シールド層８０は薄膜であるため、密着性が高い。したがって、信頼性が向上する。さらに、金属フィラー入り樹脂層や磁性金属フィラー入り樹脂層のようなコンポジットタイプに比べて緻密な薄膜であるため、低周波ノイズの除去能を高めることができる。
（第２の実施形態）
本発明の第２の実施形態に係る薄膜シールド層付き電子部品について、図を参照して説明する。図２は、本発明の第２の実施形態に係る薄膜シールド層付き電子部品の側面断面図である。なお、図２では、電子部品の構成を識別し易くするために、構成要素を識別するための記号の付記を適宜省略している。
図２に示すように、第２の実施形態に係る薄膜シールド層付き電子部品は、第１の実施形態に係る薄膜シールド層付き電子部品１０に対して、配線基板２１、封止樹脂層６１、金属薄膜シールド層７１、磁性金属薄膜シールド層８０Ａ、磁性シールド層９０Ａ、および、金属シールド用ランド導体４５０の形状において異なる。薄膜シールド層付き電子部品１０Ａの他の構成は、薄膜シールド層付き電子部品１０と同様であり、同様の箇所の説明は省略する。なお、配線基板２１は例えば磁性体多層基板であり、例えばフェライトセラミック等のＬＴＣＣ多層基板である。封止樹脂層６１は、封止樹脂層６０に対応し、金属薄膜シールド層７１は金属薄膜シールド層７０に対応する。
配線基板２１は、互いに対向する第１主面２０３と第２主面２０４とを有する形状（例えば平板状）である。配線基板２１は、第１主面２０３と、第２主面２０４とを連接させる側面を有している。
配線基板２１には、導体パターン２１３および層間接続導体２１４が形成されている。導体パターン２１３は、厚み方向に直交する方向に延びる形状であり、層間接続導体２１４は、厚み方向に平行な方向に延びる形状である。
配線基板２１の第１主面２０３には、部品用ランド導体４１１、４１２、および、複数の金属シールド用ランド導体４５０が形成されている。また、配線基板２１の第２主面２０４には、グランド用端子導体３０１、外部接続用端子導体３１１が形成されている。
部品用ランド導体４１１、４１２は、導体パターン２１３、層間接続導体２１４を介して、グランド用端子導体３０１、外部接続用端子導体３１１に所定の回路パターンで接続されている。これにより、配線基板２１で構成する回路は実現される。
金属シールド用ランド導体４５０は、第１主面２０３に形成されている。部品用ランド導体４１１、４１２は、第１主面２０３を平面視して、複数の金属シールド用ランド導体４５０によって囲まれる領域内に形成されている。
金属薄膜シールド層７１は、封止樹脂層６１の全面を覆っており、金属シールド用ランド導体４５０に接続されている。なお、金属シールド用ランド導体４５０は、図示しない薄膜シールド層付き電子部品１０Ａのグランドに接続している。このことにより、金属薄膜シールド層７１に伝搬された高周波ノイズを薄膜シールド層付き電子部品１０Ａのグランドに効率的に導くことができる。
封止樹脂層６１の天面と側面が連接したエッジ部には、アール面取りが形成されていることが好ましい。これによりエッジ部は、その一部に曲率を有する。封止樹脂層６１のエッジ部がアール面取りされていることにより、スパッタリング等の薄膜プロセスによって形成される金属薄膜シールド層７１の天面と側面が連接するエッジ部７１０にもアール面取りが形成される。よって、金属薄膜シールド層７１のエッジ部７１０に電流が集中することが緩和される。
磁性シールド層９０Ａは、金属薄膜シールド層７１、封止樹脂層６１、および、配線基板２１の第１主面２０３の全てを覆っている。磁性シールド層９０Ａは、配線基板２１を平面視して、金属シールド用ランド導体４５０における金属薄膜シールド層７１よりも外側に突出する部分も覆っている。磁性シールド層９０Ａは、磁性粉を含有した樹脂（磁性粉含有樹脂）を材料としている。
磁性金属薄膜シールド層８０Ａは、磁性シールド層９０Ａ、金属薄膜シールド層７１、封止樹脂層６１、および、配線基板２１の第１主面２０３を覆っている。磁性金属薄膜シールド層８０Ａは、パーマロイ等のニッケル系の合金を材料としている。所望する低周波ノイズの遮蔽効果が得られる範囲で、できる限り薄い方が良い。
このような構成とすることによって、薄膜シールド層付き電子部品１０Ａは、表面実装部品から生じる高周波ノイズが外部に輻射されることを金属薄膜シールド層７１で抑制し、低周波ノイズが外部に輻射されることを磁性シールド層９０Ａ、磁性金属薄膜シールド層８０Ａで抑制する。さらに、金属薄膜シールド層７１のエッジ部７１０が磁性シールド層９０Ａ、磁性金属薄膜シールド層８０Ａで覆われているので、低周波ノイズが金属薄膜シールド層７１に伝搬され、輻射されやすいエッジ部７１０から輻射しても磁性シールド層９０Ａ、磁性金属薄膜シールド層８０Ａで抑制できる。
また、金属薄膜シールド層７１と、磁性金属薄膜シールド層８０Ａは薄膜であることから、電子部品としての薄膜シールド層付き電子部品１０Ａの厚みを小さくできる。なお、金属薄膜シールド層７１と、磁性金属薄膜シールド層８０Ａは薄膜であるため、密着性が高い。これにより、信頼性が向上する。
なお、上述したとおり、本発明の第２の実施形態において磁性シールド層９０Ａを、磁性粉を含有した樹脂（磁性粉含有樹脂）を用いた場合は、薄膜シールド層付き電子部品１０Ａを表面実装部品５１、５２に対して、閉磁にすることができる。
図３は、磁性金属（パーマロイ）と磁性体粉含有樹脂との透磁率の周波数特性を示すグラフである。図３において、１００ＭＨｚよりも低い周波数帯域が低周波領域であり、１００ＭＨｚよりも高い周波数帯域が高周波領域である。この高周波領域と低周波領域との閾値は、１００ＭＨｚに限るものではなく、数百ＭＨｚ程度に設定され、例えば電源回路であれば、当該電源回路のスイッチングＩＣのスイッチング周波数に基づいて設定されている。
図３に示すように、磁性金属（パーマロイ）の透磁率は、極低周波、例えば１０〜１００Ｈｚぐらいで、非常に高く、周波数が高くなるのにしたがって、比較的に低い周波数から低下する。一方、磁性体粉含有樹脂の透磁率は、周波数による変動が少ないが、極低周波領域と高周波領域の両方で略一定であり、低周波領域では、磁性金属の透磁率よりも低いが、１００ＭＨｚ近傍では磁性金属よりも高くなる。
すなわち、磁性金属（パーマロイ）のみでは、低周波領域１００ＭＨｚまでの全ての帯域で高い遮蔽率を実現することが容易ではないが、磁性粉含有樹脂で構成される磁性シールド層９０Ａを組み合わせることによって、広い周波数帯域で、低周波ノイズの遮蔽性能が高くなり、低周波ノイズの輻射を抑制することができる。
また、薄膜シールド層付き電子部品１０Ａでは、磁性金属薄膜シールド層８０Ａが、磁性金属（パーマロイ）で形成されている。したがって、表面実装部品５１、５２から輻射された極低周波の低周波ノイズは、磁性金属薄膜シールド層８０Ａで効果的に遮蔽される。
したがって、薄膜シールド層付き電子部品１０Ａは、ノイズの周波数に依存することなく、ノイズの外部への輻射を効果的に抑制できる。
なお、磁性シールド層９０Ａは、非磁性体で構成されていても良い。このことにより、金属薄膜シールド層７１が磁性体と接しないため、寄生インダクタンス成分を小さくすることができる。
（第３の実施形態）
本発明の第３の実施形態に係る薄膜シールド層付き電子部品について、図を参照して説明する。図４は、本発明の第３の実施形態に係る薄膜シールド層付き電子部品の側面断面図である。なお、図４では、電子部品の構成を識別し易くするために、構成要素を識別するための記号の付記を適宜省略している。
図４に示すように、第３の実施形態に係る薄膜シールド層付き電子部品１０Ｂは、第１の実施形態に係る薄膜シールド層付き電子部品１０に対して、磁性金属薄膜シールド層８０Ｂの形状において異なる。薄膜シールド層付き電子部品１０Ｂの他の構成は、薄膜シールド層付き電子部品１０と同様であり、同様の箇所の説明は省略する。
磁性金属薄膜シールド層８０Ｂは、金属薄膜シールド層７０の天面と側面が連接するエッジ部７００を含み、金属薄膜シールド層７０の天面と側面との全面、金属薄膜シールド層７０の側面の端部である端面と、を覆っている。言い換えれば、磁性金属薄膜シールド層８０Ｂは、金属薄膜シールド層７０を完全に覆う形状である。
このような構成とすることによって、薄膜シールド層付き電子部品１０Ｂは、表面実装部品から生じる高周波ノイズが外部に輻射されることを金属薄膜シールド層７０で抑制し、低周波ノイズが外部に輻射されることを磁性金属薄膜シールド層８０Ｂで抑制する。さらに、低周波ノイズが金属薄膜シールド層７０に伝搬された場合でも、金属薄膜シールド層７０が磁性金属薄膜シールド層８０Ｂで完全に覆われているため、低周波ノイズの抑制効果をより高めることができる。
（第４の実施形態）
本発明の第４の実施形態に係る薄膜シールド層付き電子部品について、図を参照して説明する。図５は、本発明の第４の実施形態に係る薄膜シールド層付き電子部品の側面断面図である。なお、図５では、電子部品の構成を識別し易くするために、構成要素を識別するための記号の付記を適宜省略している。
図５に示すように、第４の実施形態に係る薄膜シールド層付き電子部品は、第２の実施形態に係る薄膜シールド層付き電子部品１０Ａに対して、磁性金属薄膜シールド層８０Ｃ、磁性シールド層９０Ｃの形状において異なる。すなわち、薄膜シールド層付き電子部品１０Ｃは第２の実施形態に係る薄膜シールド層付き電子部品１０Ａにおける磁性金属薄膜シールド層８０Ａと磁性シールド層９０Ａの積層順を入れ替えた構造である。薄膜シールド層付き電子部品１０Ｃの他の構成は、薄膜シールド層付き電子部品１０Ａと同様であり、同様の箇所の説明は省略する。
磁性金属薄膜シールド層８０Ｃは、金属薄膜シールド層７１、封止樹脂層６１、金属シールド用ランド導体４５０、および、配線基板２１の第１主面２０３と、を覆っている。すなわち磁性金属薄膜シールド層８０Ｃは、配線基板２１を平面視して、金属シールド用ランド導体４５０における金属薄膜シールド層７１よりも外側に突出する部分も覆っている。磁性金属薄膜シールド層８０Ｃは、パーマロイ等のニッケル系の合金を材料としている。磁性金属薄膜シールド層８０Ｃは、所望する低周波ノイズの遮蔽効果が得られる範囲で、できる限り薄い方が良い。
磁性シールド層９０Ｃは、磁性金属薄膜シールド層８０Ｃ、金属薄膜シールド層７１、封止樹脂層６１、金属シールド用ランド導体４５０、および、配線基板２１の第１主面２０３の全てを覆っている。磁性シールド層９０Ｃは、磁性粉を含有した樹脂（磁性粉含有樹脂）を材料としている。
このような構成とすることによって、薄膜シールド層付き電子部品１０Ｃは、表面実装部品から生じる高周波ノイズが外部に輻射されることを金属薄膜シールド層７１で抑制し、低周波ノイズが外部に輻射されることを磁性金属薄膜シールド層８０Ｃ、磁性シールド層９０Ｃで抑制する。さらに、金属薄膜シールド層７１のエッジ部７１０が磁性金属薄膜シールド層８０Ｃ、磁性シールド層９０Ｃで覆われているので、低周波ノイズが金属薄膜シールド層７１に伝搬し、輻射しやすいエッジ部７１０から輻射しても磁性金属薄膜シールド層８０Ｃ、磁性シールド層９０Ｃで抑制できる。
このような構成とすることによって、第２の実施形態と同様の作用効果を得ることができる。また、金属薄膜シールド層７１、磁性金属薄膜シールド層８０Ｃは、ともに薄膜プロセスであるため、形成しやすく、密着性が高い。
（第５の実施形態）
本発明の第５の実施形態に係る薄膜シールド層付き電子部品について、図を参照して説明する。図６（Ａ）は、本発明の第５の実施形態に係る薄膜シールド層付き電子部品の側面断面図である。図６（Ｂ）は、図６（Ａ）の側面断面図の一部を拡大した図である。図６（Ｃ）は、薄膜シールド層付き電子部品１０Ｄを第１主面２０１側から、すなわち、厚み方向から平面視した図である。
なお、図６（Ａ）、図６（Ｂ）、図６（Ｃ）では、電子部品の構成を識別し易くするために、構成要素を識別するための記号の付記を適宜省略している。また、図６（Ｃ）においては、構造を分かり易くするため、一部のハッチングを省略している。
なお、本実施形態においては、表面実装部品５１は、ＩＣチップ等の低周波ノイズ、高周波ノイズを発生する電子部品であるとし、表面実装部品５２は、閉磁路型コイル等の低周波ノイズを発生する電子部品であるとする。
図６（Ａ）、図６（Ｂ）に示すように、第５の実施形態に係る薄膜シールド層付き電子部品は、第１の実施形態に係る薄膜シールド層付き電子部品１０に対して、金属薄膜シールド層７０Ｄ、磁性金属薄膜シールド層８０Ｄの形状において異なる。薄膜シールド層付き電子部品１０Ｄの他の構成は、薄膜シールド層付き電子部品１０と同様であり、同様の箇所の説明は省略する。
図６（Ａ）に示すように、金属薄膜シールド層７０Ｄは、開口７５を有する形状である。磁性金属薄膜シールド層８０Ｄは、開口７５を覆う形状である。
図６（Ａ）の側面断面図の一部を拡大した図６（Ｂ）に示すように、開口７５は、金属薄膜シールド層７０Ｄの表面実装部品５２に対向する位置に形成されている。磁性金属薄膜シールド層８０Ｄは、金属薄膜シールド層７０Ｄの開口７５を覆う、すなわち、開口７５を埋めるように形成されており、配線基板２０の第１主面２０１側（天面）には、磁性金属薄膜シールド層８０Ｄのみが形成されている。
また、図６（Ｃ）に示すように、開口７５は、表面実装部品５２の全面を覆う形状である。
このような構成とすることによって、表面実装部品５１から発生する低周波ノイズ、および、高周波ノイズは、金属薄膜シールド層７０Ｄ、磁性金属薄膜シールド層８０Ｄによって抑制される。また、表面実装部品５２から発生する低周波ノイズは、磁性金属薄膜シールド層８０Ｄで抑制される。
すなわち、表面実装部品５１、５２から発生する、低周波ノイズ、および、高周波ノイズをそれぞれ効率的に抑制することができる。
さらに、コイルである表面実装部品５２の開口面と金属薄膜シールド層７０Ｄが対向しない構造となり、コイルのＱ値を劣化させないという効果が得られる。また、表面実装部品５２であるコイルの巻回方向は、第１主面２０１に平行であっても、垂直であっても同様の効果が得られる。
なお、開口７５の形状は、平面視して、少なくとも、表面実装部品５２と同一の大きさであればよい。好ましくは、平面視して、表面実装部品５２の各側面から１０％程度大きい形状であればよい。なお、本実施形態において、開口７５は方形であるが、これに限定されない。方形以外の三角形や多角形、あるいはＬ字型のような複雑な形状であってもよい。
（第６の実施形態）
本発明の第６の実施形態に係る薄膜シールド層付き電子部品について、図を参照して説明する。図７（Ａ）は、本発明の第６の実施形態に係る薄膜シールド層付き電子部品の側面断面図である。図７（Ｂ）は、薄膜シールド層付き電子部品を厚み方向から、すなわち、天面側から、平面視した図である。図７（Ｃ）は、薄膜シールド層付き電子部品の回路図である。
なお、図７（Ａ）、図７（Ｂ）では、電子部品の構成を識別し易くするために、構成要素を識別するための記号の付記を適宜省略している。また、図７（Ｂ）においては、構造を分かり易くするため、一部のハッチングを省略している。
図７（Ａ）、図７（Ｂ）、図７（Ｃ）に示すように、第６の実施形態に係る薄膜シールド層付き電子部品は、第１の実施形態に係る薄膜シールド層付き電子部品１０に対して、表面実装部品５３、５４を備えており、また、磁性金属薄膜シールド層８０Ｅの形状が異なる。薄膜シールド層付き電子部品１０Ｅの他の構成は、薄膜シールド層付き電子部品１０と同様であり、同様の箇所の説明は省略する。
図７（Ａ）、図７（Ｂ）、図７（Ｃ）で示す薄膜シールド層付き電子部品１０Ｅは、降圧型のＤＣ−ＤＣコンバータモジュールである。
図７（Ａ）、図７（Ｂ）に示すように、薄膜シールド層付き電子部品１０Ｅは、表面実装部品５１、５２、５３、５４、磁性金属薄膜シールド層８０Ｅを備える。例えば、表面実装部品５１はＩＣチップであり、表面実装部品５２は入力コンデンサであり、表面実装部品５３は出力コンデンサであり、表面実装部品５４は閉磁路型のチョークコイルである。
図７（Ａ）に示すように、磁性金属薄膜シールド層８０Ｅは、表面実装部品５２の天面および、全ての側面を囲う形状である。また、表面実装部品５２の天面側、および、薄膜シールド層付き電子部品１０Ｅの側面に近接する表面実装部品５２の側面は、金属薄膜シールド層７０、磁性金属薄膜シールド層８０Ｅで覆われている。
図７（Ｂ）は、図７（Ａ）の構造を天面側から厚み方向に平面視した図であり、磁性金属薄膜シールド層８０Ｅは、表面実装部品５２の天面、および、全ての側面を覆う形状である。
図７（Ｃ）は、上述の構成を用いた、薄膜シールド層付き電子部品１０Ｅの回路図である。ＩＣチップである表面実装部品５１は、電界効果トランジスタＦＥＴ１と、電界効果トランジスタＦＥＴ２とを備えている。入力端子Ｐｉｎには、表面実装部品５１と、表面実装部品５２が接続されている。表面実装部品５４の一端に表面実装部品５１が接続されており、表面実装部品５４の他端に出力端子Ｐｏｕｔと、表面実装部品５３が接続されている。また、表面実装部品５１、５２、５３は、グランドＧＮＤに接続されている。
この回路を用いて、表面実装部品５１の電界効果トランジスタＦＥＴ１、ＦＥＴ２をＯＮ、ＯＦＦすることによって、入力端子Ｐｉｎの入力電圧を降圧し、出力端子Ｐｏｕｔから出力する。
入力端子Ｐｉｎの入力電圧は、出力端子Ｐｏｕｔの出力電圧よりも高い。すなわち、入力コンデンサである表面実装部品５２は、出力コンデンサである表面実装部品５３と比較して、よりノイズを発生する原因となりやすい。
したがって、表面実装部品５２の全ての側面、および、天面を、磁性金属薄膜シールド層８０Ｅで覆うことによって、ノイズを効果的に抑制することができる。
このような構成とすることによって、表面実装部品５２から発生する低周波ノイズ、および、高周波ノイズは、金属薄膜シールド層７０、磁性金属薄膜シールド層８０Ｅによって抑制される。
また、表面実装部品５１、５２から発生する、低周波ノイズ、高周波ノイズをそれぞれの特性に合わせて、金属薄膜シールド層７０、または、磁性金属薄膜シールド層８０Ｅを選択することによって、効率的にシールド効果を向上させることができる。
なお、表面実装部品５１、５２をそれぞれ別の封止樹脂層で取り囲み、それぞれの封止樹脂層を個別に金属シールド層７０、または磁気シールド層８０Ｅ、もしくはその両方で取り囲んでもよい。この構成では、表面実装部品５１、５２から発生する低周波ノイズ、高周波ノイズの特性に合わせたシールドを構成できる。したがって、この構成によりシールド効果を向上させることが可能である。このとき各シールドは配線基板２０の側面と重ならない構成でもよい。
（第７の実施形態）
本発明の第７の実施形態に係る薄膜シールド層付き電子部品について、図を参照して説明する。図８（Ａ）は、本発明の第７の実施形態に係る薄膜シールド層付き電子部品の側面断面図である。図８（Ｂ）は、薄膜シールド層付き電子部品を厚み方向から、すなわち、天面側から、平面視した図である。図８（Ｃ）は、薄膜シールド層付き電子部品の回路図である。
なお、図８（Ａ）、図８（Ｂ）では、電子部品の構成を識別し易くするために、構成要素を識別するための記号の付記を適宜省略している。また、図８（Ｂ）においては、構造を分かり易くするため、一部のハッチングを省略している。
同様に、図８（Ａ）、図８（Ｂ）、図８（Ｃ）に示すように、第７の実施形態に係る薄膜シールド層付き電子部品は、第１の実施形態に係る薄膜シールド層付き電子部品１０に対して、表面実装部品５３、５４を備えており、また、磁性金属薄膜シールド層８０Ｆの形状が異なる。薄膜シールド層付き電子部品１０Ｆの他の構成は、薄膜シールド層付き電子部品１０と同様であり、同様の箇所の説明は省略する。
図８（Ａ）、図８（Ｂ）、図８（Ｃ）で示す薄膜シールド層付き電子部品１０Ｆは、昇圧型のＤＣ−ＤＣコンバータモジュールである。
図８（Ａ）、図８（Ｂ）に示すように、薄膜シールド層付き電子部品１０Ｆは、表面実装部品５１、５２、５３、５４、磁性金属薄膜シールド層８０Ｆを備える。例えば、表面実装部品５１はＩＣチップであり、表面実装部品５２は入力コンデンサであり、表面実装部品５３は出力コンデンサであり、表面実装部品５４は閉磁路型のチョークコイルである。
図８（Ａ）に示すように、磁性金属薄膜シールド層８０Ｆは、表面実装部品５３の天面および、全ての側面を囲う形状である。また、表面実装部品５３の天面側、および、薄膜シールド層付き電子部品１０Ｆの側面に近接する表面実装部品５３の側面は、金属薄膜シールド層７０、磁性金属薄膜シールド層８０Ｆで覆われている。
図８（Ｂ）は、図８（Ａ）の構造を天面側から厚み方向に平面視した図であり、磁性金属薄膜シールド層８０Ｆは、表面実装部品５３の天面、および、全ての側面を覆う形状である。
図８（Ｃ）は、上述の構成を用いた、薄膜シールド層付き電子部品１０Ｆの回路図である。ＩＣチップである表面実装部品５１は、電界効果トランジスタＦＥＴ１と、電界効果トランジスタＦＥＴ２とを備えている。入力端子Ｐｉｎには、表面実装部品５２と、表面実装部品５４が接続されている。表面実装部品５４の一端に表面実装部品５１が接続されており、表面実装部品５１の他端に出力端子Ｐｏｕｔと、表面実装部品５３が接続されている。また、表面実装部品５１、５２、５３は、グランドＧＮＤに接続されている。
この回路を用いて、表面実装部品５１の電界効果トランジスタＦＥＴ１、ＦＥＴ２をＯＮ、ＯＦＦすることによって、入力端子Ｐｉｎの入力電圧を昇圧し、出力端子Ｐｏｕｔから出力する。
入力端子Ｐｉｎの入力電圧は、出力端子Ｐｏｕｔの出力電圧よりも高いため、出力コンデンサである表面実装部品５３は、入力コンデンサである表面実装部品５２と比較して、よりノイズを発生する原因となりやすい。
したがって、表面実装部品５３の全ての側面、および、天面を、磁性金属薄膜シールド層８０Ｆで覆うことによって、ノイズを効果的に抑制することができる。
このような構成とすることによって、表面実装部品５３から発生する低周波ノイズ、および、高周波ノイズは、金属薄膜シールド層７０、磁性金属薄膜シールド層８０Ｆによって抑制される。
また、表面実装部品５１、５３から発生する、低周波ノイズ、高周波ノイズをそれぞれの特性に合わせて、金属薄膜シールド層７０、または、磁性金属薄膜シールド層８０Ｆを選択することによって、効率的にシールド効果を向上させることができる。
なお、表面実装部品５１、５３をそれぞれ別の封止樹脂層で取り囲み、それぞれの封止樹脂層を個別に金属シールド層７０、または磁気シールド層８０Ｆ、もしくはその両方で取り囲んでもよい。この構成では、表面実装部品５１、５２から発生する低周波ノイズ、高周波ノイズの特性に合わせたシールドを構成できる。したがって、この構成によりシールド効果を向上させることが可能である。このとき各シールドは配線基板２０の側面と重ならない構成でもよい。
なお、上述の各実施形態の構成に限られるものではなく、これらの実施形態の組み合わせを変更したものであっても良い。
１０、１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ、１０Ｅ、１０Ｆ…薄膜シールド層付き電子部品
２０、２１…配線基板
５１、５２、５３、５４…表面実装部品
６０、６１…封止樹脂層
７０、７０Ｄ、７１…金属薄膜シールド層
７５…開口
７００、７１０…エッジ部
８０、８０Ａ、８０Ｂ、８０Ｃ、８０Ｄ、８０Ｅ、８０Ｆ…磁性金属薄膜シールド層
９０Ａ、９０Ｃ…磁性シールド層
２０１、２０３…第１主面
２０２、２０４…第２主面
２１１、２１３…導体パターン
２１２、２１４…層間接続導体
３０１…グランド用端子導体
３１１…外部接続用端子導体
４１１、４１２…部品用ランド導体
４５０…金属シールド用ランド導体
ＧＮＤ…グランド
Ｐｉｎ…入力端子
Ｐｏｕｔ…出力端子
ＦＥＴ１、ＦＥＴ２…電界効果トランジスタ

Claims (8)

  1. 配線基板と、
    前記配線基板の第１主面に搭載された表面実装部品と、
    非磁性金属材料の薄膜プロセスによって、前記表面実装部品の天面側と側面側との全体を覆い、天面部と側面部とを有する、金属薄膜シールド層と、
    磁性金属材料の薄膜プロセスによって、前記金属薄膜シールド層の前記天面部と前記側面部が連接するエッジ部の全体を含み、前記天面部と前記側面部とを覆う、磁性金属薄膜シールド層と、
    を備え、
    前記表面実装部品の天面側と側面側の全体を覆うように、さらに磁性材料を含んだ樹脂層が設けられている、
    薄膜シールド層付き電子部品。
  2. 配線基板と、
    前記配線基板の第１主面に搭載された表面実装部品と、
    非磁性金属材料の薄膜プロセスによって、前記表面実装部品の天面側と側面側とを覆い、天面部と側面部とを有する、金属薄膜シールド層と、
    磁性金属材料の薄膜プロセスによって、前記金属薄膜シールド層の前記天面部と前記側面部が連接するエッジ部の全体を含み、前記天面部と前記側面部とを覆う、磁性金属薄膜シールド層と、
    を備え、
    前記表面実装部品の天面側と側面側の全体を覆うように、さらに磁性材料を含んだ樹脂層が設けられており、
    前記金属薄膜シールド層の前記天面部を平面視して、
    前記金属薄膜シールド層は、少なくとも一つの前記表面実装部品と重なる部分に開口を有する、
    薄膜シールド層付き電子部品。
  3. 前記表面実装部品を覆うように封止樹脂層が設けられており、
    前記金属薄膜シールド層は、前記封止樹脂層の外側に設けられている、
    請求項１または請求項２に記載の薄膜シールド層付き電子部品。
  4. 前記金属薄膜シールド層の前記天面部と前記側面部と、
    前記磁性金属薄膜シールド層と、が当接して積層されている、
    請求項１乃至請求項３のいずれかに記載の薄膜シールド層付き電子部品。
  5. 前記配線基板はグランド電極を備えており、
    前記金属薄膜シールド層は前記グランド電極に接続されている、
    請求項１乃至請求項４のいずれかに記載の薄膜シールド層付き電子部品。
  6. 前記配線基板は磁性体層を含む磁性体基板である、
    請求項１乃至請求項５のいずれかに記載の薄膜シールド層付き電子部品。
  7. 前記磁性金属薄膜シールド層は、複数の前記表面実装部品のうち、一部の表面実装部品の天面側と側面側との全体を覆う、
    請求項１乃至請求項６のいずれかに記載の薄膜シールド層付き電子部品。
  8. 前記金属薄膜シールド層の前記エッジ部は曲率を有する、請求項１乃至請求項７のいずれかに記載の薄膜シールド層付き電子部品。
JP2019502859A 2017-02-28 2018-02-14 薄膜シールド層付き電子部品 Active JP6683289B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2017035703 2017-02-28
JP2017035703 2017-02-28
JP2017228617 2017-11-29
JP2017228617 2017-11-29
PCT/JP2018/005018 WO2018159290A1 (ja) 2017-02-28 2018-02-14 薄膜シールド層付き電子部品

Publications (2)

Publication Number Publication Date
JPWO2018159290A1 JPWO2018159290A1 (ja) 2019-12-12
JP6683289B2 true JP6683289B2 (ja) 2020-04-15

Family

ID=63370847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019502859A Active JP6683289B2 (ja) 2017-02-28 2018-02-14 薄膜シールド層付き電子部品

Country Status (4)

Country Link
US (1) US10964645B2 (ja)
JP (1) JP6683289B2 (ja)
CN (1) CN210223996U (ja)
WO (1) WO2018159290A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110972389B (zh) * 2018-09-29 2023-07-21 鹏鼎控股(深圳)股份有限公司 电路板
CN112740845B (zh) * 2018-10-05 2023-11-07 株式会社村田制作所 模块
WO2020071492A1 (ja) * 2018-10-05 2020-04-09 株式会社村田製作所 モジュール
CN112740844B (zh) * 2018-10-05 2023-10-24 株式会社村田制作所 模块
WO2020184180A1 (ja) * 2019-03-08 2020-09-17 株式会社村田製作所 電子部品の製造方法及び電子部品
WO2020250823A1 (ja) * 2019-06-13 2020-12-17 株式会社村田製作所 モジュール
US11139268B2 (en) * 2019-08-06 2021-10-05 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
CN111343782B (zh) * 2020-04-14 2021-04-27 京东方科技集团股份有限公司 柔性线路板组件、显示组件及显示装置
WO2022044532A1 (ja) * 2020-08-27 2022-03-03 株式会社村田製作所 高周波モジュール、通信装置、及び、複数の高周波モジュールの製造方法
CN114256211B (zh) * 2020-09-25 2022-10-18 荣耀终端有限公司 封装体及其制备方法、终端和电子设备

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3082905B2 (ja) 1997-01-28 2000-09-04 富士通電装株式会社 チップ・オン・ボード遮蔽構造およびその製造方法
JP2001291989A (ja) * 2000-04-04 2001-10-19 Tokin Corp 金属筐体を備えた電子部品
JP3925835B2 (ja) * 2000-04-10 2007-06-06 株式会社日立製作所 電磁波吸収材とその製造法及びそれを用いた各種用途
EP1146591A2 (en) 2000-04-10 2001-10-17 Hitachi, Ltd. Electromagnetic wave absorber, method of manufacturing the same and appliance using the same
JP2004165278A (ja) 2002-11-11 2004-06-10 Kitagawa Ind Co Ltd 電磁波シールド軟質筐体及び電子機器
US7129422B2 (en) * 2003-06-19 2006-10-31 Wavezero, Inc. EMI absorbing shielding for a printed circuit board
US7625640B2 (en) * 2004-02-24 2009-12-01 Shin-Etsu Polymer Co., Ltd. Electromagnetic noise suppressor, structure with electromagnetic noise suppressing function, and method of manufacturing the same
US7183617B2 (en) * 2005-02-17 2007-02-27 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic shielding for magnetically sensitive semiconductor devices
JP5104865B2 (ja) * 2007-07-18 2012-12-19 株式会社村田製作所 無線ｉｃデバイス
US7633015B2 (en) * 2008-03-31 2009-12-15 Apple Inc. Conforming, electro-magnetic interference reducing cover for circuit components
JP2010087058A (ja) * 2008-09-30 2010-04-15 Sanyo Electric Co Ltd 高周波モジュール
WO2010103756A1 (ja) * 2009-03-10 2010-09-16 パナソニック株式会社 モジュール部品とその製造方法と、およびそのモジュール部品を用いた電子機器
US8212340B2 (en) * 2009-07-13 2012-07-03 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US8946563B2 (en) * 2009-10-01 2015-02-03 Panasonic Intellectual Property Management Co., Ltd. Module with exposed parts of copper foil and process for production thereof
JP5402482B2 (ja) 2009-10-01 2014-01-29 パナソニック株式会社 モジュールとモジュールの製造方法
JP5552821B2 (ja) * 2010-01-28 2014-07-16 Ｔｄｋ株式会社 回路モジュール
KR101855294B1 (ko) * 2010-06-10 2018-05-08 삼성전자주식회사 반도체 패키지
JP2014146624A (ja) * 2013-01-25 2014-08-14 Murata Mfg Co Ltd モジュールおよびその製造方法
US9337152B2 (en) * 2013-03-15 2016-05-10 Nuvotronics, Inc Formulation for packaging an electronic device and assemblies made therefrom
JP6387278B2 (ja) 2014-09-30 2018-09-05 太陽誘電株式会社 回路モジュール及びその製造方法
JP6353763B2 (ja) * 2014-09-30 2018-07-04 新光電気工業株式会社 半導体装置及びその製造方法
WO2016092694A1 (ja) * 2014-12-12 2016-06-16 株式会社メイコー モールド回路モジュール及びその製造方法
WO2016092692A1 (ja) * 2014-12-12 2016-06-16 株式会社メイコー モールド回路モジュール及びその製造方法
US9472595B1 (en) * 2015-03-24 2016-10-18 Avalanche Technology, Inc. Perpendicular MRAM with magnet
CN107535078B (zh) 2015-05-20 2020-03-31 株式会社村田制作所 高频模块
JP2017041617A (ja) * 2015-08-21 2017-02-23 株式会社東芝 電子装置基板及び磁気シールドパッケージ
US9871005B2 (en) * 2016-01-07 2018-01-16 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
JP6407186B2 (ja) 2016-03-23 2018-10-17 Tdk株式会社 電子回路パッケージ
JP6107998B1 (ja) * 2016-03-23 2017-04-05 Tdk株式会社 電子回路パッケージ
JP5988003B1 (ja) 2016-03-23 2016-09-07 Tdk株式会社 電子回路パッケージ
US10225964B2 (en) * 2016-03-31 2019-03-05 Apple Inc. Component shielding structures with magnetic shielding
US20190035744A1 (en) * 2016-03-31 2019-01-31 Tdk Corporation Electronic circuit package using composite magnetic sealing material
JP5988004B1 (ja) 2016-04-12 2016-09-07 Tdk株式会社 電子回路パッケージ
JP6328698B2 (ja) * 2016-07-26 2018-05-23 Tdk株式会社 電子回路パッケージ
KR101896435B1 (ko) * 2016-11-09 2018-09-07 엔트리움 주식회사 전자파차폐용 전자부품 패키지 및 그의 제조방법

Also Published As

Publication number Publication date
WO2018159290A1 (ja) 2018-09-07
US20190363055A1 (en) 2019-11-28
US10964645B2 (en) 2021-03-30
JPWO2018159290A1 (ja) 2019-12-12
CN210223996U (zh) 2020-03-31

Similar Documents

Publication Publication Date Title
JP6683289B2 (ja) 薄膜シールド層付き電子部品
US11328858B2 (en) Inductor component and inductor-component incorporating substrate
US11557427B2 (en) Coil component
US20220277878A1 (en) Inductor component
US9490062B2 (en) Chip electronic component
US11031173B2 (en) Coil component, method of making the same, and power supply circuit unit
JP6478001B2 (ja) 電子部品
US10861757B2 (en) Electronic component with shield plate and shield plate of electronic component
TW201707022A (zh) 模組基板
US11646273B2 (en) Module
JP5356520B2 (ja) 配線基板、フィルタデバイスおよび携帯機器
JP4494384B2 (ja) ハイブリッドｉｃ回路
US10149417B2 (en) Magnetism suppressing sheet and manufacturing method thereof
US11139101B2 (en) Coil component
US8964400B2 (en) Circuitry arrangement for reducing a tendency towards oscillations
JP6344540B2 (ja) 電力変換モジュール
JP6651999B2 (ja) 複合デバイス
JP5178351B2 (ja) 電子部品の実装構造
US10512163B2 (en) Electronic component mounting board
WO2018051858A1 (ja) 電子部品
JP6699758B2 (ja) モジュール部品
US11706905B2 (en) Module
US20200020479A1 (en) Module component and power supply circuit
JP2013045849A (ja) チップインダクタ内蔵配線基板

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190708

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190708

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20190708

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20190801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191015

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200309

R150 Certificate of patent or registration of utility model

Ref document number: 6683289

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150