JP2005079762A - 高周波回路モジュール及び高周波回路基板 - Google Patents

高周波回路モジュール及び高周波回路基板 Download PDF

Info

Publication number
JP2005079762A
JP2005079762A JP2003306058A JP2003306058A JP2005079762A JP 2005079762 A JP2005079762 A JP 2005079762A JP 2003306058 A JP2003306058 A JP 2003306058A JP 2003306058 A JP2003306058 A JP 2003306058A JP 2005079762 A JP2005079762 A JP 2005079762A
Authority
JP
Japan
Prior art keywords
metal
frequency circuit
slit
high frequency
frequency signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003306058A
Other languages
English (en)
Other versions
JP3999177B2 (ja
Inventor
Toshihiro Shimura
利宏 志村
Yoji Ohashi
洋二 大橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2003306058A priority Critical patent/JP3999177B2/ja
Publication of JP2005079762A publication Critical patent/JP2005079762A/ja
Application granted granted Critical
Publication of JP3999177B2 publication Critical patent/JP3999177B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Waveguide Connection Structure (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 ICのフリップチップ実装や高周波回路モジュールなどの表面実装に用いられるメタルバンプのパッド部、また、高周波回路基板のスルーホールのパッド部における高周波伝送特性を改善する。
【解決手段】 本発明の高周波回路モジュール10においては、高周波信号を伝送する伝送路の一部となるメタルバンプパッド14が対向するグランドメタル16の対応位置に、高周波信号の1/4波長より小さな開口幅を有するスリット51が設けられている。これにより、そのメタルバンプパッド14の部分におけるインピーダンスの不整合を軽減し、さらに、そのスリット51からの不要放射を軽減することができる。その結果、高周波回路モジュール10における高周波信号の高周波伝送特性を改善することができる。
【選択図】 図1

Description

本発明は、マイクロ波,ミリ波などの高周波で動作する高周波回路モジュール及び高周波回路基板に関する。
近年、マイクロ波及びミリ波帯で動作する高周波回路部品において、低コスト化の要求があり、集積回路(以下「IC」という)のフリップチップ実装や半田バンプなどを用いたモジュールの回路基板への表面実装など、金ワイヤや金リボンを用いない実装方式が検討されている。図17はこのような実装方式を採用した高周波回路部品の一例を表す断面図である。
同図に示すように、高周波回路部品101は、高周波回路モジュール110と、その高周波回路モジュール110を半田バンプを介して実装する実装基板120とから構成される。図18(a)は図17のM−M断面矢視図であり、図18(b)は図17のN−N断面矢視図である(高周波回路モジュール110のみ表示)。また、図18(c)は図17のO−O断面矢視図である。
高周波回路モジュール110は、図17,図18(a)及び(b)に示すように、その一方の面にマイクロストリップライン111及び複数のパッド112,113,114が形成され、このマイクロストリップライン111の先端がそのパッドの一つ(パッド113)に接続されている。また、高周波回路モジュール110の他方の面には接地用のグランドメタル115が形成され、内部のスルーホール116,117を介してパッド112,114のそれぞれに接続されている。また、グランドメタル115を覆うように封じ樹脂130が設けられている。
一方、実装基板120は、図17及び図18(c)に示すように、その高周波回路モジュール110との対向面に伝送線路となるマイクロストリップライン121が形成され、また、その対向面の上記パッド112,113,114に対応する位置には、パッド122,123,124がそれぞれ形成されている。マイクロストリップライン121は、その先端がパッド123に接続されている。そして、対向する各パッド間には半田バンプ131,132,133がそれぞれ介装され、その導通がなされている。このため、高周波回路モジュール110と実装基板120とは、マイクロストリップライン111,パッド113,半田バンプ132,パッド123及びマイクロストリップライン121を介して高周波信号を伝送する。そして、他の半田バンプ131,133を介して図示しない信号線の接地がなされている。また、実装基板120のもう一方の面にも接地用のグランドメタル125が形成されている。
このような半田バンプ等のメタルバンプを用いる実装方式は、金ワイヤによる接続に比べてその接続長を短くできるため、インダクタンス成分を小さくでき、伝送される高周波信号の高周波特性の急激な劣化を防ぐことができる。
次に、ストリップラインやグランドメタル等のメタル層を複数層含む高周波回路基板の各層間での接続態様の例について、図19及び図20に基づいて説明する。図19はこのような高周波回路基板の一例を表す断面図である。図20(a)は図19のP方向矢視図であり、図20(b)は図19のQ−Q断面矢視図であり、図20(c)は図19のR方向矢視図である。
図19に示すように、この高周波回路基板は、内部にスルーホールを備える複数の誘電体基板161,162と、複数のストリップライン171,173及びグランドメタル172,174が積層されて構成されている。
図20(a)に示すように、第1誘電体基板161にはスルーホール191が形成され、その一方の面にはスルーホール191のカバーパッド181が設けられている。カバーパッド181には伝送線路を構成する帯状のストリップライン171の先端が接続されている。さらに、カバーパッド181と所定間隔をあけるとともに、ストリップライン171とは反対側の領域を覆うように接地用のグランドメタル172が設けられている。
第2誘電体基板162にはスルーホール192,193が形成されている。第1誘電体基板161と第2誘電体基板162との間には、各スルーホール191,192,193に対応したカバーパッド183,182,184と、その中央のカバーパッド183から片側に延出して伝送線路を構成する帯状のストリップライン173とが設けられている。さらに、第2誘電体基板162の他方の面には、その全域を覆うように接地用のグランドメタル174が形成されている。カバーパッド182,184とグランドメタル174とは、スルーホール192,193を介してそれぞれ接続されている。そして、ストリップライン171,カバーパッド181,スルーホール191,カバーパッド183,ストリップライン173を介して高周波信号が伝送される。また、スルーホール192,193を介して図示しない他の信号線の接地がなされている。
しかしながら、以上の構成においては、高周波でも特に周波数が高いミリ波帯において問題が発生してしまう。
すなわち、高周波を扱う場合にはその波長が短くなるため、その高周波回路モジュールの伝送線路を構成する基板(誘電体基板)が厚いと、複数の周波数モードが現れて互いに干渉したりする可能性がある。このため、その波長が短くなるにつれて薄い基板が用いられ、また、伝送線路の幅も小さくなるのが普通である。一方、高周波回路モジュールを実装基板に実装するためのメタルバンプについては、その幅(径など)が大きなものの方が一般に接続信頼度が高い。このため、実装基板への接続という点では、メタルバンプを載せるために高周波回路モジュールに設けられるパッドの幅(径など)は大きなものの方が有利である。
しかし、このような高周波回路モジュールをメタルバンプを用いて表面実装しようとした場合、従来の低周波帯で用いられていたメタルバンプを使用すると、伝送線路の幅に比べてそれが大きくなってしまうため、そのメタルバンプを載せるパッドの幅をその伝送線路の幅より大きくしなければならない。しかし、このようにパッドの幅を大きくすると、その部分の対接地容量が大きくなってインピーダンスが低下し、その部分でインピーダンスの不整合が起きてしまう。そして、より高い周波数では、そのパッド部の大きさが例えばその高周波信号の1/4波長に対して無視できない大きさになり、複数の周波数モードが現れてしまうなどして高周波特性を劣化させてしまうという問題があった。
また、高周波信号を伝送させる高周波回路基板において、その高周波信号をあるメタル層から別のメタル層にスルーホールを用いて伝送する場合には、一般に低コスト化のためのデザインルールがある。これは、スルーホールとそのカバーパッドとの合わせ精度を落とし、カバーパッドの幅(径など)とスルーホールの幅(径など)との差を大きくすることで、実装時のずれを吸収しようとするものである。また、孔あけ加工の低コスト化のため、スルーホール自体の幅もできるだけ大きくする。しかし、このような状態では、伝送線路よりスルーホールのカバーパッドが幅広になってしまい、より高い周波数では、上記と同様にそのカバーパッドの大きさがその高周波信号の1/4波長に対して無視できない大きさになり、高周波伝送特性を劣化させてしまうという問題があった。
こうした中、例えばグランド電極におけるバイアホール用ランド部と対向する部分を除去して非電極部を形成するなどして、容量結合を回避或いは軽減してインピーダンスの不整合を防止する技術が提案されている(例えば特許文献1)。
また、信号用配線の特性インピーダンスを高めるために、絶縁層に対して反対側にあるアース層にその信号用配線に沿って長いスリットを形成する技術が提案されている(例えば特許文献2)。
特開平5−160605号公報 特開昭62−9697号公報
しかしながら、上記特許文献記載の技術は、容量結合を防止するために単にスリットを形成したものに過ぎず、特に高周波においてそのスリットから高周波信号が漏洩することの対策については考慮していない。
すなわち、より高周波においては、スリットから高周波信号が漏れて不要放射を発生させることがある。この不要放射により伝送路での高周波信号の通過特性が低下し、良好な高周波伝送特性が得られなくなる虞がある。また、不要放射がスリットを抜けて他の部位に電磁的な悪影響を及ぼす虞もある。
本発明はこのような点に鑑みてなされたものであり、ICのフリップチップ実装や高周波回路モジュールなどの表面実装に用いられるメタルバンプのパッド部、また、高周波回路基板のスルーホールのパッド部における高周波伝送特性を改善することを目的とする。
本発明では上記問題を解決するために、図1及び図2に示すように、高周波信号を伝送するメタル信号線12、及び前記メタル信号線12に対向配置された接地用のグランドメタル層16を含む複数のメタル層を有し、前記メタル層の外部露出部からなり、前記メタル信号線12よりも大きな幅を有するメタルバンプパッド14にメタルバンプ32を接続し、前記メタルバンプ32を介して実装基板20の外部接続端子24に接続される高周波回路モジュール10であって、
前記実装基板20との間で前記高周波信号を伝送する伝送路の一部となるメタルバンプパッド14が対向するグランドメタル層16の対応位置に、前記高周波信号の1/4波長より小さな開口幅を有する孔からなるスリット51を設けたことを特徴とする高周波回路モジュール10が提供される。
ここで、「高周波信号の1/4波長」とは、当該高周波回路モジュールにて扱う最も周波数の高い高周波信号の1/4波長を意味し、「開口幅」とは、スリット51を形成する孔の開口部の最も大きい部分の幅を意味する。
このような高周波回路モジュールによれば、メタル信号線12はグランドメタル層16に対向配置されているため、ある対接地容量を有するが、その先端部に設けられたメタルバンプパッド14の幅がそのメタル信号線12の幅よりも大きい。このため、このままではそのメタルバンプパッド14の部分で対接地容量が大きく変わってしまい、インピーダンスの不整合は発生してしまうところ、グランドメタル層16の対応位置にスリット51を設けることにより、メタルバンプパッド14の対接地容量を小さくしている。その結果、インピーダンスの不整合が軽減される。
また、スリット51が、高周波信号の1/4波長より小さな開口幅を有する孔からなるため、高周波信号がそのスリット51を通過することを防止又は抑制することができる。
すなわち、例えば導波管における電磁波の伝搬特性を例に考えると、その遮断波長が理論上1/2波長になることは学術的に知られている。従って、理論上はスリット51の開口幅を高周波信号の1/2波長よりも小さくすればよいことになるが、本発明においてはスリット51の厚みが導波管よりも小さいことから、実際には高周波の回折現象などもあるため、安全率を見込んで高周波信号の1/4波長よりも小さくしている。発明者らは、このようにスリット51の開口幅を高周波信号の1/4波長よりも小さくすることで、不要放射が大きく軽減されることを実験的に確認している。
また、本発明では、高周波信号を伝送する複数のメタル信号線、及び前記メタル信号線に対向配置された接地用のグランドメタル層を含む複数のメタル層と、前記複数のメタル層間に配置された誘電体層と、前記誘電体層を貫通する複数のスルーホールと、前記メタル信号線よりも大きな幅を有し、前記メタル信号線の先端部に接続されるとともに前記スルーホールの端部に接続される複数のカバーパッドとを備え、前記メタル信号線,前記カバーパッド及び前記スルーホールによって高周波信号の伝送路を形成する高周波回路基板であって、前記高周波信号を伝送する伝送路の一部となるカバーパッドが対向する位置に設けられたグランドメタル層の対応位置に、前記高周波信号の1/4波長より小さな開口幅を有する孔からなるスリットを設けたことを特徴とする高周波回路基板が提供される。
ここで、「高周波信号の1/4波長」とは、当該高周波回路基板にて扱う最も周波数の高い高周波信号の1/4波長を意味し、「開口幅」とは、スリットを形成する孔の開口部の最も大きい部分の幅を意味する。
このような高周波回路基板によれば、伝送路の一部となるカバーパッドが対向する位置に設けられたグランドメタル層の対応位置にスリットを設けることにより、カバーパッドの対接地容量を小さくしている。その結果、上記と同様にインピーダンスの不整合が軽減される。
また、スリットが高周波信号の1/4波長より小さな開口幅を有する孔からなるため、高周波信号がそのスリットを通過することを防止又は抑制し、不要放射を軽減することができる。
本発明の高周波回路モジュールによれば、高周波信号を伝送する伝送路の一部となるメタルバンプパッドが対向するグランドメタル層の対応位置に、高周波信号の1/4波長より小さな開口幅を有するスリットを設けたため、そのメタルバンプパッド部におけるインピーダンスの不整合を軽減し、さらに、そのスリットからの不要放射を軽減することができる。その結果、高周波回路モジュールにおける高周波信号の高周波伝送特性を改善することができる。
さらに、本発明の高周波回路基板によれば、高周波信号を伝送する伝送路の一部となるカバーパッドが対向する位置に設けられたグランドメタル層の対応位置に、高周波信号の1/4波長より小さな開口幅を有するスリットを設けたため、そのカバーパッド部におけるインピーダンスの不整合を軽減し、さらに、そのスリットからの不要放射を軽減することができる。その結果、高周波回路基板における高周波信号の高周波伝送特性を改善することができる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
[第1の実施の形態]
まず、本発明の第1の実施の形態について説明する。図1は本実施の形態の高周波回路モジュールを含む高周波回路部品の一部を表す断面図であり、図2(a)は図1のA−A断面矢視図であり、図2(b)は図1のB−B断面矢視図であり、図2(c)は図1のC−C断面矢視図である。
図1に示すように、高周波回路部品1は、高周波回路モジュール10と、この高周波回路モジュール10を複数の半田バンプを介して実装する実装基板20(高周波回路基板)とから構成される。
高周波回路モジュール10は、図1,図2(a)及び(b)に示すように、内部にスルーホールを備える長方形板状の誘電体基板11(誘電体層),ストリップライン12(メタル信号線)及びグランドメタル16(グランドメタル層)が積層されて構成されている。尚、各メタル層の金属としては金を用いている。
誘電体基板11の一方の面の一端部には、複数の正方形状のメタルバンプパッド13,14,15が形成され、その中央のメタルバンプパッド14には、そのメタルバンプパッド14の幅よりも小さな幅を有する帯状のマイクロストリップライン12の先端が接続され、高周波回路モジュール10における伝送線路を形成している。また、高周波回路モジュール10の反対側の面を覆うように接地用のグランドメタル16が形成され、この高周波回路モジュール10をその厚み方向に貫通するスルーホール17,18を介してメタルバンプパッド13,15のそれぞれに接続されている。これらスルーホール17,18には、炭素を主成分とする導電ペーストが充填されている。さらに、グランドメタル16を覆うように固定用の封じ樹脂30が設けられている。
一方、実装基板20は、図1及び図2(c)に示すように、高周波回路モジュール10よりもその長手方向に大きく、内部にスルーホールを備える長方形板状の誘電体基板21(誘電体層),マイクロストリップライン22(メタル信号線)及びグランドメタル26(グランドメタル層)が積層されて構成されている。
実装基板20の中央における高周波回路モジュール10との対向面には、上記メタルバンプパッド13,14,15に対応するメタルバンプパッド23,24,25がそれぞれ形成されている。そして、その中央のメタルバンプパッド24には、そのメタルバンプパッド24の幅と同等の幅を有する帯状のマイクロストリップライン22の先端が接続されている。マイクロストリップライン22は、上記マイクロストリップライン12とは反対側の方向に延出し、実装基板20における伝送線路を形成する。
そして、高周波回路モジュール10と実装基板20との対向する各パッド間には半田バンプ31,32,33がそれぞれ介装され、その導通がなされている。このため、高周波回路モジュール10と実装基板20とは、マイクロストリップライン12,メタルバンプパッド14,半田バンプ32,メタルバンプパッド24,マイクロストリップライン22を介して高周波信号を伝送する。そして、他の半田バンプ31,33を介して図示しない他の信号線の接地がなされている。また、実装基板20のもう一方の面にも接地用のグランドメタル26が形成され、図示しないスルーホールを介してメタルバンプパッド23,25に接続されている。
そして、本実施の形態の高周波回路モジュール10では、グランドメタル16におけるメタルバンプパッド14と対向する位置には、そのメタルバンプパッド14の幅(一辺の長さ)より小さく、且つ伝送される高周波信号の1/4波長より狭い開口幅(一辺の長さ)を有する正方形状のスリット51が形成されている。
このため、グランドメタル16におけるメタルバンプパッド14と対向する部分の面積が減少し、メタルバンプパッド14の対接地容量が小さくなり、その部分のインピーダンスの低下が抑制される。その結果、インピーダンス不整合を軽減することができる。
また、スリット51の開口幅が高周波信号の1/4波長よりも狭く形成されているため、その高周波信号がスリット51を透過又は回折するのを防止することができる。その結果、高周波信号の伝送路での通過性能を良好に保つことができ、安定した高周波伝送特性を維持することができる。
図3〜図5は、本実施の形態の効果を確認するために行った電磁界シミュレーションの解析条件及び解析結果を表す説明図である。図3はその解析モデルの3次元構造を表し、図4はその側面図を表している。そして、図5はその電磁界シミュレーションの結果を表している。
図3及び図4に示すように、この電磁界シミュレーションでは、図1に示したものと同様の構造を有する高周波回路部品を対象としている。このため、同様の構成部分については同一の符号を付して示している。そして、グランドメタル16に高周波信号の1/4波長よりも小さい開口幅を有するスリット51を設けた実施例と、スリット51を設けなかった比較例のそれぞれについて、高周波信号の伝送路での通過特性と反射特性とを解析した。
図5において、横軸は高周波信号の周波数を表し、縦軸の右側が通過特性を、左側が反射特性をそれぞれ表している。また矢印で示すように、上段に通過特性を、下側に反射特性をそれぞれ表し、実施例を実線で表し、比較例を点線で表している。この通過特性は、伝送路を通過する高周波信号のロスの大きさを表しており、その絶対値が大きくなるほどロスが大きくなる。一方、反射特性は、伝送路のインピーダンスの影響で反射してくる高周波信号の度合いを表しており、その絶対値が大きくなるほど反射量は小さくなる。
同図から分かるように、通過特性については、実施例の方が比較例よりも小さくなっており、スリット51を設けたことにより改善している。また、高周波になるほど、その改善の度合いが大きくなっている。
一方、反射特性については、実施例の方が比較例よりも大きくなっており、スリット51を設けたことにより改善している。また、高周波になるほどその改善の度合いが大きくなっている。
以上に説明したように、本実施の形態の高周波回路部品1によれば、高周波回路モジュール10において、高周波信号を伝送する伝送路の一部となるメタルバンプパッド14が対向するグランドメタル16の対応位置に、高周波信号の1/4波長より小さな開口幅を有するスリット51を設けたため、そのメタルバンプパッド14の部分におけるインピーダンスの不整合を軽減し、さらに、そのスリット51からの不要放射を軽減することができる。その結果、高周波回路モジュール10における高周波信号の高周波伝送特性を改善することができる。
尚、高周波信号がより高周波になるにつれてその波長がさらに短くなり、スリット51の大きさによってはこれを通過又は回折して漏れてしまうことになる。
そこで、図6に示すように、複数の小さな孔52aからなる格子状のスリット52を形成し、その孔52aの一つ一つが高周波信号の1/4波長よりも小さな幅を有するように構成してもよい。
このように、スリット52を構成する孔52aの大きさを小さくすることによって、高周波信号の漏れを抑制してその不要放射を抑えることができる一方、スリット52全体の面積を確保してメタルバンプパッド14の部分の対接地容量を小さくすることで、高周波特性の劣化を抑えることができる。つまり、スリットの大きさや数を制御することにより、高周波伝送特性の劣化を抑え、且つスリットから不要放射も抑えることができるのである。
[第2の実施の形態]
次に、本発明の第2の実施の形態について説明する。尚、本実施の形態は、本発明の高周波回路モジュールを含む高周波回路部品をより具体化したものである。図7は当該高周波回路部品の平面図であり、図8はその実装断面図である。また、図9(a)は図8のD−D断面矢視図であり、図9(b)は図8のE−E断面矢視図である。
図7及び図8に示すように、高周波回路部品201は、高周波回路モジュール210と、その高周波回路モジュール210を複数の半田バンプを介して実装する実装基板220(高周波回路基板)とから構成されている。
高周波回路モジュール210は、内部にスルーホールを備える長方形板状の誘電体基板211(誘電体層),コプレーナライン212,ストリップライン213,パッド部217(メタル信号線)及びグランドメタル215,216(グランドメタル層)を積層し、さらに、IC230を誘電体基板211に対してフリップチップ実装して構成されている。このIC230と誘電体基板211のインターフェイスはコプレーナラインにより実現されている。
すなわち、図8及び図9(a)に示すように、誘電体基板211の一方の面には、そのほぼ全域にわたって接地用のグランドメタル215が形成され、その長手方向の中央寄りの位置に一対の透孔215aが設けられ、その各透孔215a内にグランドメタル215と所定の間隙をあけて帯状のコプレーナライン212が形成されている。
そして、その面の中央にIC230が実装されている。すなわち、IC230の長手方向端部から延出する一対のピン217aがコプレーナライン212に接続され、その他の複数のピン217bがグランドメタル215に接続されている。これらのピンの接続信頼度を保証するために、IC230と誘電体基板211との間には封じ樹脂241が充填され、さらにIC230を外方から覆うように固定用のモールド樹脂242が配設されている。
また、図8及び図9(b)に示すように、誘電体基板211の反対側の面には、そのほぼ全域にわたって接地用のグランドメタル216が形成され、その長手方向の両端部中央に透孔216aがそれぞれ設けられ、その各透孔216a内にグランドメタル216と所定の間隙をあけてパッド部217が設けられている。このパッド部217は凸形状をなし、その大領域の部分がメタルバンプパッド218を構成し、小領域の部分がホールパッド219を構成している。
さらに、誘電体基板211の厚み方向中央には、コプレーナライン212に対応する位置からホールパッド219に対応する位置にかけて延びる一対の帯状のストリップライン213が設けられている。グランドメタル215,ストリップライン213,グランドメタル216によってトリプレイトが構成される。ストリップライン213は、コプレーナライン212及びホールパッド219のそれぞれに、スルーホール231,232を介して接続されている。また、グランドメタル215及び216は、誘電体基板211の中央部に形成された複数のスルーホール233を介して互いに接続されている。
そして、メタルバンプパッド218には円柱状の半田バンプ261が設けられ、グランドメタル216にも同形状の複数の半田バンプ262が設けられている。高周波回路モジュール210は、これらの半田バンプ261,262を介して実装基板220に表面実装され、その導通がなされている。
一方、実装基板220は、高周波回路モジュール210よりも大きな長方形板状の誘電体基板221からなり、図7及び図8に示すように、高周波回路モジュール210との対向面の中央部に接地用のグランドメタル222が形成されている。このグランドメタル222と所定間隔あけて一対の帯状のストリップライン223が互いに反対方向に延出して設けられている。高周波回路モジュール210は、半田バンプ261を介してこのストリップライン223の一端に接続され、半田バンプ262を介してグランドメタル222に接続される。また、実装基板220のもう一方の面にも接地用のグランドメタル224が形成されている。さらに、誘電体基板221の中央部には、グランドメタル222とグランドメタル224とを接続する複数のスルーホール225が貫通して設けられ、これらスルーホール225には、炭素を主成分とする導電ペーストが充填されている。
高周波回路モジュール210と実装基板220とは、コプレーナライン212,ストリップライン213,パッド部217,半田バンプ261及びストリップライン223を介して高周波信号を伝送する。そして、他の半田バンプ262及びスルーホール225を介して図示しない他の配線の接地がなされている。
そして、本実施の形態の高周波回路基板220では、図8及び図9(a)に示すように、グランドメタル215におけるメタルバンプパッド218と対向する位置には、そのメタルバンプパッド218の幅(一辺の長さ)より小さく、且つ伝送される高周波信号の1/4波長より狭い開口幅(一辺の長さ)を有する正方形状のスリット251が形成されている。
すなわち、誘電体基板211が半田バンプ261の大きさに比べて薄いため、このままの状態ではメタルバンプパッド218のグランドメタル215に対する対接地容量が大きく、インピーダンス不整合を起こして高周波特性を劣化させてしまうところ、グランドメタル215にスリット251を設けることにより、対接地容量を減少させて高周波特性を改善している。
以上に説明したように、本実施の形態の高周波回路部品201によれば、高周波回路モジュール210において、グランドメタル215におけるメタルバンプパッド218と対向する位置にスリット251を形成したため、メタルバンプパッド218の対接地容量が小さくなり、その部分のインピーダンスの低下が抑制される。その結果、インピーダンス不整合を軽減することができる。
また、スリット251の開口幅が高周波信号の1/4波長よりも狭く形成されているため、その高周波信号がスリット251を透過又は回折するのを防止することができる。その結果、不要放射を軽減して安定した高周波特性を維持することができる。
尚、このスリット251からの不要放射レベルが問題になる場合には、第1の実施の形態の図6の変形例のように、小さいスリットを格子状に配置させるなどして、不要放射レベルを減少させることができる。また、モールド樹脂242に放射を吸収するためのフィラーからなる電波吸収材料を混ぜておくことにより、不要放射の軽減を図ることも可能である。
[第3の実施の形態]
次に、本発明の第3の実施の形態について説明する。本実施の形態は、メタル信号線やグランドメタル層を含む複数のメタル層と誘電体層とを積層して構成された高周波回路基板にかかり、図18に示した従来構成を改良したものである。図10は本実施の形態の高周波回路基板の一例を表す断面図である。図11(a)は図10のF方向矢視図であり、図11(b)は図10のG−G断面矢視図であり、図11(c)は図10のH方向矢視図である。
図10に示すように、高周波回路基板301は、長方形板状の誘電体基板311,312(誘電体層)と、複数のストリップライン321,323(メタル信号線)及びグランドメタル322,324(グランドメタル層)が積層されて構成されている。
図11(a)に示すように、第1誘電体基板311の中央にはその厚み方向に貫通する円孔状のスルーホール341が形成され、そのスルーホール341には、炭素を主成分とする導電ペーストが充填されている。第1誘電体基板311の一方の面には、その中央部にスルーホール341を覆う円形状のカバーパッド331が設けられている。カバーパッド331には伝送線路を構成する帯状のストリップライン321の先端が接続されている。さらに、カバーパッド331と所定間隔をあけるとともに、ストリップライン321とは反対側の領域を覆うように接地用のグランドメタル322が設けられている。このグランドメタル322は、そのストリップライン321寄りの端縁中央にU字状の凹部322aを有し、この凹部322aにカバーパッド331を所定間隔あけた状態で収容している。
同図(b)に示すように、第2誘電体基板312の中央部両端近傍には、その厚み方向に貫通する円孔状のスルーホール342,343が形成されている。各スルーホールには、炭素を主成分とする導電ペーストが充填されている。第1誘電体基板311と第2誘電体基板312との間には、各スルーホール341,342,343に対応した円形状のカバーパッド333,332,334と、その中央のカバーパッド333から片側に延出して伝送線路を構成する帯状のストリップライン323とが設けられている。
さらに、同図(c)に示すように、第2誘電体基板312の他方の面には、その全域を覆うように接地用のグランドメタル324が形成されている。カバーパッド332,334とグランドメタル324とは、スルーホール342,343を介してそれぞれ接続されている。そして、ストリップライン321,カバーパッド331,スルーホール341,カバーパッド333,ストリップライン323を介して高周波信号が伝送される。また、スルーホール342,343を介して図示しない他の信号線の接地がなされている。
そして、本実施の形態の高周波回路基板301では、グランドメタル324におけるカバーパッド333と対向する位置には、そのカバーパッド333の径(幅)より小さく、且つ伝送される高周波信号の1/4波長より狭い開口径を有する円形状のスリット351が形成されている。
このため、グランドメタル324におけるカバーパッド333と対向する部分の面積が減少し、カバーパッド333の対接地容量が小さくなり、その部分のインピーダンスの低下が抑制される。その結果、インピーダンス不整合を軽減することができる。
また、スリット351の開口径が高周波信号の1/4波長よりも狭く形成されているため、その高周波信号がスリット351を透過又は回折するのを防止してその不要放射を軽減し、安定した高周波特性を維持することができる。
尚、高周波信号がより高周波になるにつれてその波長が短くなり、スリット351の大きさによってはこれを通過又は回折して不要放射を発生させる虞がある。
そこで、図12(a)に示すように、上述した高周波回路基板301のスリット351側に筐体360を実装してもよい。この筐体360のスリット351に対向する位置には空洞361が形成されており、スリット351に接しないようになっている。また、少なくとも空洞361の表面にはメタルの被覆がなされている。
このような構成によれば、高周波信号の周波数によらず不要放射をほぼ確実に防止することができる。
尚、筐体360は、例えば金属部材を成形したものでもよいし、別の誘電体基板に空洞を加工し、その少なくとも空洞の表面を金属膜で被覆したものでもよい。
或いは、図12(b)に示すように、上述した高周波回路基板301のスリット351側に第3誘電体基板313を実装してもよい。
この第3誘電体基板313は、その厚み方向に貫通する複数のスルーホール371を備えている。これらのスルーホール371は、スリット351を取り囲むように放射状に配置されている。また、第3誘電体基板313の第2誘電体基板312とは反対側の面を覆うように、接地及び遮蔽用のグランドメタル372が形成されている。このスリット351を取り囲む複数のスルーホール371は、隣接する互いのスルーホールの間隔が高周波信号の1/4波長より小さくなるように配置されている。
このような構成によれば、スリット351から不要放射成分が漏れたとしても、複数のスルーホール371の間を通過することが防止又は抑制されるため、その不要放射成分が第3誘電体基板313内で拡散することを防止又は抑制することができる。その結果、外部に漏洩する不要放射を軽減することができる。
或いは、図13に示すように、スリットを複数の小さな孔352aからなる格子状のスリット352として構成してもよい。図13(a)はこのような高周波回路基板の断面図であり、同図(b)はそのI方向矢視図である。
ここで、スリット352を構成する孔352aの一つ一つは、高周波信号の1/4波長よりも小さな幅を有するように構成される。これらの孔は、同図のような角孔であってもよいし、円孔であってもよい。
このように、スリット352を構成する孔の大きさを小さくすることによって、高周波信号の漏れを抑制してその不要放射を抑えることができる。
[第4の実施の形態]
次に、本発明の第4の実施の形態について説明する。尚、本実施の形態は、本発明の高周波回路基板を含む高周波回路部品をより具体化したものである。図14は当該高周波回路部品の実装断面図である。また、図15(a)は図14のJ−J断面矢視図であり、図15(b)は図14のK−K断面矢視図である。さらに、図16(a)は図14のL−L断面矢視図であり、図16(b)は図14のM方向矢視図である。
図14に示すように、高周波回路部品401は、高周波回路モジュール210と、その高周波回路モジュール210を複数の半田バンプを介して実装する高周波回路基板420とから構成されている。尚、本実施の形態における高周波回路モジュール210は、第2の実施の形態で説明した高周波回路モジュール210と同様のものであるため、同様の構成部分について必要に応じて同一の符号を付すなどして、その説明を省略する。
高周波回路基板420は、それぞれ複数のスルーホールが設けられ長方形板状の誘電体基板411,412,413(誘電体層)と、パッド部421,カバーパッド424,ストリップライン425(メタル信号線)及びグランドメタル431,432,433,434(グランドメタル層)が積層されて構成されている。各スルーホールには炭素を主成分とする導電ペーストが充填され、メタル層の導通を図っている。
すなわち、図14及び図15(a)に示すように、第1誘電体基板411には、その厚み方向に貫通する円孔状のスルーホール441が複数整列して形成されている。第1誘電体基板411の一方の面には、そのほぼ全域にわたって接地用のグランドメタル431が形成され、その長手方向の両端部中央に透孔431aがそれぞれ設けられ、さらに、その各透孔431a内にグランドメタル431と所定の間隙をあけてコプレーナラインを形成するパッド部421が設けられている。このパッド部421は、その大領域の部分を形成する円形状のホールパッド422と、そのホールパッド422から第1誘電体基板411の長手方向中央に向かって延出し、小領域の部分を形成するメタルバンプパッド423とから構成されている。
また、図14及び図15(b)に示すように、第2誘電体基板412には、その厚み方向に貫通する円孔状のスルーホール442が、上記スルーホール441に対応して複数整列して形成されている。
第2誘電体基板412の一方の面には、その長手方向両端部を除くほぼ全域にわたって接地用のグランドメタル432が形成され、その長手方向の両端部中央のホールパッド422に対応する位置には、円形状のカバーパッド424が設けられている。カバーパッド424から第2誘電体基板412の端部にかけて伝送線路を構成する帯状のストリップライン425が形成されている。グランドメタル432は、その両端縁中央にU字状の凹部432aを有し、この凹部432aにカバーパッド424を所定間隔あけた状態で収容している。
図14及び図16(a)に示すように、第3誘電体基板413には、その厚み方向に貫通する円孔状のスルーホール443が複数形成されている。
第3誘電体基板413の一方の面には、そのほぼ全域にわたって接地用のグランドメタル433が形成され、そのグランドメタル433の長手方向の両端部中央のカバーパッド424と対向する位置には、そのカバーパッド424の径(幅)より小さく、且つ伝送される高周波信号の1/4波長より狭い開口径を有する円形状のスリット451が形成されている。複数のスルーホール443は、スリット451を取り囲むように放射状に配置されている。また、第3誘電体基板413の第2誘電体基板412とは反対側の面を覆うように、接地及び遮蔽用のグランドメタル434が形成されている。このスリット351を取り囲む複数のスルーホール443は、隣接する互いのスルーホールの間隔(図中矢印参照)が高周波信号の1/4波長より小さくなるように配置されている。
以上に説明したように、本実施の形態の高周波回路部品401によれば、高周波回路基板420において、スリット451を設けたことで、グランドメタル433におけるカバーパッド424と対向する部分の面積が減少し、カバーパッド424の対接地容量が小さくなり、その部分のインピーダンスの低下が抑制される。その結果、インピーダンス不整合を軽減することができる。
また、第3誘電体基板413において、隣接する互いのスルーホール443の間隔が高周波信号の1/4波長より小さくなるように配置されている。このため、スリット451から第3誘電体基板413に不要放射成分が漏れたとしても、複数のスルーホール443の間を通過することが防止又は抑制されるため、その不要放射成分が第3誘電体基板413内で拡散することを防止又は抑制することができる。その結果、外部に漏洩する不要放射を軽減することができる。
尚、本実施の形態では、高周波回路基板420を中心に説明したが、高周波回路部品401全体として本発明を適用させることもできる。
すなわち、例えば、高周波回路モジュール210において高周波信号を伝送する半田バンプ261が比較的大きく、その大きさを無視できないような場合には、高周波回路基板420側のグランドメタル432に対する対接地容量が大きくなる可能性がある。
そこで、このような場合には、高周波回路基板420において、高周波回路モジュール210のパッド部217が対向するグランドメタル432の対応位置に、高周波信号の1/4波長より小さな開口幅を有する孔からなるスリットを設けるようにしてもよい。
このように構成することで、グランドメタル432におけるパッド部217と対向する部分の面積が減少し、パッド部217の対接地容量が小さくなり、その部分のインピーダンスの低下が抑制され、インピーダンス不整合を軽減することができる。
メタルバンプを介して実装基板に実装される高周波回路モジュール,内部の複数のメタル層をスルーホールで導通する高周波回路モジュール,内部の複数のメタル層をスルーホールで導通する高周波回路基板,及びこのような高周波回路モジュールを高周波回路基板に実装して構成された高周波回路部品に適用することができる。
(付記1)
高周波信号を伝送するメタル信号線、及び前記メタル信号線に対向配置された接地用のグランドメタル層を含む複数のメタル層を有し、前記メタル層の外部露出部からなり、前記メタル信号線よりも大きな幅を有するメタルバンプパッドにメタルバンプを接続し、前記メタルバンプを介して実装基板の外部接続端子に接続される高周波回路モジュールであって、
前記実装基板との間で前記高周波信号を伝送する伝送路の一部となるメタルバンプパッドが対向するグランドメタル層の対応位置に、前記高周波信号の1/4波長より小さな開口幅を有する孔からなるスリットを設けたことを特徴とする高周波回路モジュール。
(付記2)
前記スリットは、前記伝送路の一部となるメタルバンプパッドより小さく形成されたことを特徴とする付記1記載の高周波回路モジュール。
(付記3)
前記スリットは、前記グランドメタル層の対応位置に設けられた複数の孔からなり、
前記複数の孔のそれぞれが、前記高周波信号の1/4波長より小さな開口幅を有するように形成されたことを特徴とする付記1記載の高周波回路モジュール。
(付記4)
前記スリットは、前記複数の孔を整列させて格子状に形成されたことを特徴とする付記3記載の高周波回路モジュール。
(付記5)
前記スリットが設けられたグランドメタル層の前記メタルバンプパッドとは反対側が、モールド樹脂によりモールドされ、
前記モールド樹脂に電波吸収材料が混合されていることを特徴とする付記1記載の高周波回路モジュール。
(付記6)
高周波信号を伝送する複数のメタル信号線、及び前記メタル信号線に対向配置された接地用のグランドメタル層を含む複数のメタル層と、
前記複数のメタル層間に配置された誘電体層と、
前記誘電体層を貫通する複数のスルーホールと、
前記メタル信号線よりも大きな幅を有し、前記メタル信号線の先端部に接続されるとともに前記スルーホールの端部に接続される複数のカバーパッドと、
を備え、
前記メタル信号線,前記カバーパッド及び前記スルーホールによって高周波信号の伝送路を形成する高周波回路基板であって、
前記高周波信号を伝送する伝送路の一部となるカバーパッドが対向する位置に設けられたグランドメタル層の対応位置に、前記高周波信号の1/4波長より小さな開口幅を有する孔からなるスリットを設けたことを特徴とする高周波回路基板。
(付記7)
前記スリットは、前記伝送路の一部となるカバーパッドより小さく形成されたことを特徴とする付記6記載の高周波回路基板。
(付記8)
前記スリットは、前記グランドメタル層の対応位置に設けられた複数の孔からなり、
前記複数の孔のそれぞれが、前記高周波信号の1/4波長より小さな開口幅を有するように形成されたことを特徴とする付記6記載の高周波回路基板。
(付記9)
前記スリットは、前記複数の孔を整列させて格子状に形成されたことを特徴とする付記8記載の高周波回路基板。
(付記10)
前記スリットの前記カバーパッドとは反対側から前記スリットを覆う筐体が実装され、
前記筐体には、前記スリットとの間に空間を形成する空洞部が設けられ、
前記筐体の少なくとも前記空洞部の表面には、メタルの被覆がなされていることを特徴とする付記6記載の高周波回路基板。
(付記11)
前記スリットの前記カバーパッドとは反対側に、さらに、別の誘電体層及び遮蔽用のメタル層を追加し、前記追加した誘電体層に前記スリットを取り囲むように複数のスルーホールが配置され、
前記スリットを取り囲む複数のスルーホールは、隣接する互いのスルーホールの間隔が前記高周波信号の1/4波長より小さくなるように配置されたことを特徴とする付記6記載の高周波回路基板。
(付記12)
高周波信号を伝送するモジュールメタル信号線、及び前記モジュールメタル信号線に対向配置された接地用のモジュールグランドメタル層を含む複数のモジュールメタル層を備え、前記モジュールメタル層の外部露出部からなり、前記モジュールメタル信号線よりも大きな幅を有するメタルバンプパッドにメタルバンプを接続し、前記メタルバンプを介して外部接続端子に接続される高周波回路モジュールと、
高周波信号を伝送する複数の基板メタル信号線、及び前記基板メタル信号線に対向配置された接地用の基板グランドメタル層を含み、その一部が前記外部接続端子を形成する複数の基板メタル層と、前記複数の基板メタル層間に配置された誘電体層と、前記誘電体層を貫通する複数のスルーホールと、前記基板メタル信号線よりも大きな幅を有し、前記基板メタル信号線の先端部に接続されるとともに前記スルーホールの端部に接続される複数のカバーパッドとを備えた高周波回路基板と、
を備え、前記高周波回路モジュールを前記メタルバンプを介して前記高周波回路基板に実装して構成され、前記モジュールメタル信号線,前記メタルバンプパッド,前記メタルバンプ,基板メタル信号線,前記カバーパッド及び前記スルーホールによって前記高周波信号の伝送路を形成する高周波回路部品であって、
前記高周波回路基板において、前記高周波信号を伝送する伝送路の一部となるメタルバンプパッドが対向する基板グランドメタル層の対応位置に、前記高周波信号の1/4波長より小さな開口幅を有する孔からなるスリットを設けたことを特徴とする高周波回路部品。
(付記13)
前記スリットは、前記伝送路の一部となるメタルバンプパッドより小さく形成されたことを特徴とする付記12記載の高周波回路部品。
(付記14)
前記スリットは、前記基板グランドメタル層の対応位置に設けられた複数の孔からなり、
前記複数の孔のそれぞれが、前記高周波信号の1/4波長より小さな開口幅を有するように形成されたことを特徴とする付記12記載の高周波回路部品。
本発明の第1の実施の形態にかかる高周波回路モジュールを含む高周波回路部品を表す断面図である。 図1の所定の断面矢視図である。 第1の実施の形態の効果を確認するために行った解析モデルの3次元構造を表す説明図である。 図3の解析モデルの側面図である。 図3の解析モデルを対象とした電磁界シミュレーションの結果を表す説明図である。 第1の実施の形態の変形例を表す説明図である。 第2の実施の形態にかかる高周波回路モジュールを含む高周波回路部品を表す平面図である。 第2の実施の形態にかかる高周波回路モジュールを含む高周波回路部品を表す断面図である。 図8の所定の断面矢視図である。 第3の実施の形態にかかる高周波回路基板を含む高周波回路部品を表す断面図である。 図10の所定の矢視図及び断面矢視図である。 第3の実施の形態の変形例を表す説明図である。 第3の実施の形態の変形例を表す説明図である。 第4の実施の形態にかかる高周波回路基板を含む高周波回路部品を表す断面図である。 図14の所定の断面矢視図である。 図14の所定の断面矢視図である。 従来の高周波回路モジュールを含む高周波回路部品を表す断面図である。 図17の所定の断面矢視図である。 従来の高周波回路基板を表す断面図である。 図19の所定の矢視図及び断面矢視図である。
符号の説明
1 高周波回路部品
10 高周波回路モジュール
11,21 誘電体基板
12,22 マイクロストリップライン
13,14,15,23,24,25 メタルバンプパッド
16,26 グランドメタル
17,18 スルーホール
20 実装基板
30 封じ樹脂
31,32,33 半田バンプ
51,52 スリット
52a 孔
201 高周波回路部品
210 高周波回路モジュール
211,221 誘電体基板
212 コプレーナライン
213,223 ストリップライン
215,216,222,224 グランドメタル
215a,216a 透孔
217 パッド部
218 メタルバンプパッド
219 ホールパッド
220 実装基板
225,231,232,233 スルーホール
241 封じ樹脂
242 モールド樹脂
251 スリット
261,262 半田バンプ
301 高周波回路基板
311 第1誘電体基板
312 第2誘電体基板
313 第3誘電体基板
321 ストリップライン
322 グランドメタル
323 ストリップライン
324,372 グランドメタル
331,332,333,334 カバーパッド
341,342,343,371 スルーホール
351,352 スリット
352a 孔
360 筐体
361 空洞
401 高周波回路部品
411 第1誘電体基板
412 第2誘電体基板
413 第3誘電体基板
420 高周波回路基板
421 パッド部
422 ホールパッド
423 メタルバンプパッド
424 カバーパッド
425 ストリップライン
431,432,433,434 グランドメタル
441,442,443 スルーホール
451 スリット

Claims (5)

  1. 高周波信号を伝送するメタル信号線、及び前記メタル信号線に対向配置された接地用のグランドメタル層を含む複数のメタル層を有し、前記メタル層の外部露出部からなり、前記メタル信号線よりも大きな幅を有するメタルバンプパッドにメタルバンプを接続し、前記メタルバンプを介して実装基板の外部接続端子に接続される高周波回路モジュールであって、
    前記実装基板との間で前記高周波信号を伝送する伝送路の一部となるメタルバンプパッドが対向するグランドメタル層の対応位置に、前記高周波信号の1/4波長より小さな開口幅を有する孔からなるスリットを設けたことを特徴とする高周波回路モジュール。
  2. 前記スリットは、前記グランドメタル層の対応位置に設けられた複数の孔からなり、
    前記複数の孔のそれぞれが、前記高周波信号の1/4波長より小さな開口幅を有するように形成されたことを特徴とする請求項1記載の高周波回路モジュール。
  3. 高周波信号を伝送する複数のメタル信号線、及び前記メタル信号線に対向配置された接地用のグランドメタル層を含む複数のメタル層と、
    前記複数のメタル層間に配置された誘電体層と、
    前記誘電体層を貫通する複数のスルーホールと、
    前記メタル信号線よりも大きな幅を有し、前記メタル信号線の先端部に接続されるとともに前記スルーホールの端部に接続される複数のカバーパッドと、
    を備え、
    前記メタル信号線,前記カバーパッド及び前記スルーホールによって高周波信号の伝送路を形成する高周波回路基板であって、
    前記高周波信号を伝送する伝送路の一部となるカバーパッドが対向する位置に設けられたグランドメタル層の対応位置に、前記高周波信号の1/4波長より小さな開口幅を有する孔からなるスリットを設けたことを特徴とする高周波回路基板。
  4. 前記スリットの前記カバーパッドとは反対側から前記スリットを覆う筐体が実装され、
    前記筐体には、前記スリットとの間に空間を形成する空洞部が設けられ、
    前記筐体の少なくとも前記空洞部の表面には、メタルの被覆がなされていることを特徴とする請求項3記載の高周波回路基板。
  5. 前記スリットの前記カバーパッドとは反対側に、さらに、別の誘電体層及び遮蔽用のメタル層を追加し、前記追加した誘電体層に前記スリットを取り囲むように複数のスルーホールが配置され、
    前記スリットを取り囲む複数のスルーホールは、隣接する互いのスルーホールの間隔が前記高周波信号の1/4波長より小さくなるように配置されたことを特徴とする請求項3記載の高周波回路基板。
JP2003306058A 2003-08-29 2003-08-29 高周波回路基板 Expired - Fee Related JP3999177B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003306058A JP3999177B2 (ja) 2003-08-29 2003-08-29 高周波回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003306058A JP3999177B2 (ja) 2003-08-29 2003-08-29 高周波回路基板

Publications (2)

Publication Number Publication Date
JP2005079762A true JP2005079762A (ja) 2005-03-24
JP3999177B2 JP3999177B2 (ja) 2007-10-31

Family

ID=34409237

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003306058A Expired - Fee Related JP3999177B2 (ja) 2003-08-29 2003-08-29 高周波回路基板

Country Status (1)

Country Link
JP (1) JP3999177B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278780A (ja) * 2005-03-29 2006-10-12 Kyocera Corp 半導体装置
US7544897B2 (en) 2004-08-05 2009-06-09 Seiko Epson Corporation Connecting substrate, connecting structure. connection method and electronic apparatus
JP2014011769A (ja) * 2012-07-03 2014-01-20 Nitto Denko Corp 無線周波数モジュール用基板およびその製造方法
JP2016040797A (ja) * 2014-08-12 2016-03-24 日本シイエムケイ株式会社 多層プリント配線板
WO2019098311A1 (ja) * 2017-11-16 2019-05-23 株式会社村田製作所 伝送線路及びアンテナモジュール
JP2019102594A (ja) * 2017-11-30 2019-06-24 Necプラットフォームズ株式会社 プリント配線基板、電子部品付きプリント配線基板
WO2020115978A1 (ja) * 2018-12-06 2020-06-11 ソニーセミコンダクタソリューションズ株式会社 伝送装置、印刷配線基板、並びに情報機器
CN114126195A (zh) * 2021-11-23 2022-03-01 武汉光迅科技股份有限公司 一种柔性电路板以及光器件组件
CN114520212A (zh) * 2022-04-20 2022-05-20 之江实验室 一种支持高速信号传输的宽频芯片封装结构

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7544897B2 (en) 2004-08-05 2009-06-09 Seiko Epson Corporation Connecting substrate, connecting structure. connection method and electronic apparatus
JP2006278780A (ja) * 2005-03-29 2006-10-12 Kyocera Corp 半導体装置
JP4557768B2 (ja) * 2005-03-29 2010-10-06 京セラ株式会社 半導体装置
JP2014011769A (ja) * 2012-07-03 2014-01-20 Nitto Denko Corp 無線周波数モジュール用基板およびその製造方法
JP2016040797A (ja) * 2014-08-12 2016-03-24 日本シイエムケイ株式会社 多層プリント配線板
CN111344897A (zh) * 2017-11-16 2020-06-26 株式会社村田制作所 传输线路和天线模块
WO2019098311A1 (ja) * 2017-11-16 2019-05-23 株式会社村田製作所 伝送線路及びアンテナモジュール
JPWO2019098311A1 (ja) * 2017-11-16 2020-11-19 株式会社村田製作所 伝送線路及びアンテナモジュール
CN111344897B (zh) * 2017-11-16 2021-11-23 株式会社村田制作所 传输线路和天线模块
US11271278B2 (en) 2017-11-16 2022-03-08 Murata Manufacturing Co., Ltd. Transmission line and antenna module
JP2019102594A (ja) * 2017-11-30 2019-06-24 Necプラットフォームズ株式会社 プリント配線基板、電子部品付きプリント配線基板
WO2020115978A1 (ja) * 2018-12-06 2020-06-11 ソニーセミコンダクタソリューションズ株式会社 伝送装置、印刷配線基板、並びに情報機器
CN114126195A (zh) * 2021-11-23 2022-03-01 武汉光迅科技股份有限公司 一种柔性电路板以及光器件组件
CN114126195B (zh) * 2021-11-23 2024-05-03 武汉光迅科技股份有限公司 一种柔性电路板以及光器件组件
CN114520212A (zh) * 2022-04-20 2022-05-20 之江实验室 一种支持高速信号传输的宽频芯片封装结构
CN114520212B (zh) * 2022-04-20 2022-08-23 之江实验室 一种支持高速信号传输的宽频芯片封装结构

Also Published As

Publication number Publication date
JP3999177B2 (ja) 2007-10-31

Similar Documents

Publication Publication Date Title
JP6524986B2 (ja) 高周波モジュール、アンテナ付き基板、及び高周波回路基板
EP1775765B1 (en) Multilayer dielectric substrate and semiconductor package
JP3734807B2 (ja) 電子部品モジュール
US7728780B2 (en) Antenna device and information terminal device
JP4584193B2 (ja) 導波管の接続構造
US6807063B2 (en) High-frequency integrated circuit module
JPWO2011118544A1 (ja) 無線モジュール及びその製造方法
JP3829839B2 (ja) 高周波パッケージ
JP3999177B2 (ja) 高周波回路基板
JP2017163385A (ja) 電子装置及び電子機器
EP2860757B1 (en) Integrated circuit
JP4883010B2 (ja) 電子部品パッケージ
JP2008270363A (ja) 高周波パッケージ
JP2013197435A (ja) 配線基板
JPH11330298A (ja) 信号端子付パッケージおよびそれを用いた電子装置
US20200381376A1 (en) Electronic circuit
US10403569B2 (en) Semiconductor device
JP2008263360A (ja) 高周波基板装置
JP2011172173A (ja) ミリ波回路モジュール及びそれを用いたミリ波送受信機
WO2016098340A1 (ja) 半導体チップおよび導波管変換システム
US20210410269A1 (en) High-frequency circuit and communication module
JP2010272585A (ja) フリップチップ実装構造
JP2011171501A (ja) フリップチップ実装装置
JP4737192B2 (ja) 2つのマイクロストリップ線路の接続構造及び筐体を用いた集積回路チップの実装基板への実装構造
JPH02291140A (ja) 超高周波帯実装構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070320

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070807

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070808

R150 Certificate of patent or registration of utility model

Ref document number: 3999177

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100817

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110817

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120817

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120817

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130817

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees