JP4737192B2

JP4737192B2 - ２つのマイクロストリップ線路の接続構造及び筐体を用いた集積回路チップの実装基板への実装構造

Info

Publication number: JP4737192B2
Application number: JP2007331094A
Authority: JP
Inventors: 尚典宇田
Original assignee: Toyota Motor Corp
Current assignee: Toyota Motor Corp
Priority date: 2007-12-21
Filing date: 2007-12-21
Publication date: 2011-07-27
Anticipated expiration: 2027-12-21
Also published as: JP2009153071A

Description

本発明はマイクロストリップ線路を形成した回路配線基板（実装基板）に、マイクロストリップ線路を形成した集積回路チップを実装するための配線の構造に関する。本発明は、凹部を有する保護用の筐体の当該凹部に集積回路チップを搭載及び固定し、当該凹部を回路配線基板のストリップ導体形成面に向かい合わせた実装構造に特に有効である。

集積回路チップの回路配線基板への実装後に、当該集積回路チップを樹脂封止する技術がある。更には、頑強な保護用の筐体で覆う技術もある。本発明者らは、凹部を有する保護用の筐体にマイクロストリップ線路を形成して集積回路チップのマイクロストリップ線路と接続し、当該保護用筐体のストリップ導体側を回路配線基板のストリップ導体側に向かい合わせて接続する構造を検討していた（特願２００７−２０２５９８）。

参考のため、下記文献を示す。特許文献１に記載された技術は、ストリップ導体／スロット付きグランド／ストリップ導体の、導体層を３層有するセラミック多層基板と蓋体の内部に集積回路チップを配置させるものである。集積回路チップの配線が上層のマイクロストリップ線路に接続され、グランドのスロットとのモード変換を介して下層のマイクロストリップ線路に接続されて、外部回路基板の配線層に接続されている。この際、スロットの位置に対応して外部回路基板表面側に空同部を形成する必要がある。また、セラミック多層基板は高価である。
特許文献２には、マイクロストリップ線路とコプレーナ線路のモード変換接続が記載されている。モード変換接続部におけるグランド電位の確保が重要である。
非特許文献１には本発明が利用するパッチアンテナについて説明されている。
特開平１１−２６０９４８特開昭６４−５１０２橋本修、川崎繁男著、培風館刊「新しい電波工学」pp. 139-143

本発明者らは、凹部を有する保護用の筐体に配置した集積回路チップを、言わばフリップチップの向きに回路配線基板（実装基板）に搭載することを検討している。この際、集積回路チップは保護用の筐体の配線と共に回路配線基板表面と向かい合う。ここで保護用筐体の反対側は外部を向くので、ここにパッチアンテナを設けることを着想し、出願した（上述）。例えば特許文献１の技術では、蓋体の上側にアンテナを設けても、それに接続するためには更に複雑な配線が必要となる。

ここで、集積回路チップのマイクロストリップ線路と接続された筐体のマイクロストリップ線路と、回路配線基板のマイクロストリップ線路との接続は、単にバンプ等でストリップ導体を接続しても損失が大きいことが判明した。
そこで本発明の目的とするところは、向かい合わせた２つのマイクロストリップ線路の接続構造において、所望の高周波に対して損失を抑制することである。

請求項１に係る発明は、板状又は膜状の第１の誘電体の裏面に形成された第１の接地層と、当該第１の誘電体の表面に形成された第１のストリップ導体とから形成された第１のマイクロストリップ線路と、板状又は膜状の第２の誘電体の裏面に形成された第２の接地層と、当該第２の誘電体の表面に形成された第２のストリップ導体とから形成された第２のマイクロストリップ線路との接続構造であって、接続構造を成す第１のストリップ導体の端部には、所望の高周波で共振する第１のパッチが形成されており、接続構造を成す前記第２のストリップ導体の端部には、所望の高周波で共振する第２のパッチが形成されており、第１のパッチと第２のパッチとを向かい合わせて、それらの中心が上下方向に重なるように配置された２つのマイクロストリップ線路の接続構造を有し、第１のマイクロストリップ線路は、集積回路チップを搭載した保護用筐体表面に形成されており、第２のマイクロストリップ線路は、回路配線基板の一部であり、２つのマイクロストリップ線路の接続構造を介して、実装基板から筐体を介して集積回路チップへの配線が形成されていることを特徴とする筐体を用いた集積回路チップの実装基板への実装構造である。請求項２に係る発明は、第１のパッチの中心と第２のパッチの中心とを導体で接続したことを特徴とする。

２つのマイクロストリップ線路の接続構造において形成されている２つのパッチは、いずれも所望の高周波に対して共振するように設計されているので、一方に共振が生ずると、他方にも容易に共振が生ずる。即ち、共振により、一方のマイクロストリップ線路から他方のマイクロストリップ線路に、所望の高周波を低損失で伝送可能となる。また、２つのパッチで共振する高周波を特に伝送しやすいので、一種のフィルタとして作用する。また、本発明は、接地層自体にスロットその他の形状加工をする必要がない。即ち本発明は、マイクロストリップ線路で容易に伝送可能な所望の周波数のミリ波を、効率良く伝送できる簡便且つ設計容易な接続構造である。
本発明によれば、導体部を３層以上有する多層基板を使わずに、集積回路チップを保護用の筐体に搭載した上、回路配線基板（実装基板）へ実装することが容易となる。即ち、ミリ波が効率良く伝送できる基板と保護用の筐体（パッケージ）の接続部を提供できる。

この際、共振時のパッチは中央部付近に電界が０、即ち仮想接地部分が生じているので、２つのパッチの中心を導体で接続すると、より効果的である。また、一方のマイクロストリップ線路を構成する接地層の接地電位を十分に確保しておけば、共振により、少なくとも他方のマイクロストリップ線路のパッチ付近の接地層の接地電位が確保可能である。この点でも、２つのパッチの中心を導体で接続すると、より効果的である。

本発明の最も特徴的な構成である、２つのマイクロストリップ線路の接続構造に用いるパッチとしては、いわゆるパッチアンテナの設計を用いることができる。特に、矩形状のパッチアンテナは様々なパラメータ設定が研究されており、最も好適に用いることができる。
但し、所望の高周波に対して定在波を形成することが必要なのであって、パッチの形状は矩形状に限定されるものではない。円形、楕円形、或いは非特許文献１で説明されている進行波形状、その他所望の高周波に対して設計可能な任意の形状とすることができる。
第１のパッチと第２のパッチは、各々の開放端が十分に近く、電界の結合、磁界の結合又は電磁結合が生じることが重要である。この点で第１のパッチの形状と第２のパッチの形状は、合同又は合同に近い相似、或いは少なくとも開放端の大きさが近いことが好ましい。実際、矩形状のパッチアンテナは、接地層との距離（誘電体層の厚さ）の影響が比較的に小さく、ストリップ導体のパッチ形状、特に開放端となる向かい合う２辺の距離が共振周波数をほぼ決定づける。各々のマイクロストリップ線路の誘電体の誘電率が近ければ、２つのマイクロストリップ線路の端部に、ほぼ同じ形状の矩形状のパッチアンテナを容易に設計可能である。但し、２つのパッチの形状は完全に合同となる必要はない。
中心を導体で接続する場合は第１のパッチと第２のパッチの各々の中心が上下方向（各々のマイクロストリップ線路の厚さ方向）に重なる必要がある。尚、設計により、共振時の電界が０となる位置を離れた複数個有するようなパッチを用いることも可能であるが、その際は第１のパッチと第２のパッチの位置関係は、それら電界が０となる複数個の位置が各々上下方向（各々のマイクロストリップ線路の厚さ方向）に重なる様にすることが好ましい。

筐体の凹部に集積回路チップを搭載する場合、凹部とは反対側にストリップ導体によるパッチアンテナを設けて、外部との通信手段とすることも容易である。この際、筐体の凹部を設けた側に設けたマイクロストリップ線路と、筐体の反対側に設けられたパッチアンテナと接続されたマイクロストリップ線路とは、例えば筐体の厚さ方向に貫通して設けられ、少なくとも表面が導体である空洞部を導波路とし、各々のマイクロストリップ線路を構成する接地層（接地膜、接地板）の当該導波路と対応する位置にスロットを設けることで、高周波的に容易に接続されうる。この場合、筐体の凹部側マイクロストリップ線路／スロット／導波路／筐体の凹部側とは反対側のスロット／筐体の凹部側とは反対側のマイクロストリップ線路の各々において、モード変換可能なように設計する。これにより、筐体の凹部に設けた集積回路チップと、筐体の反対側に設けた通信用のパッチアンテナとを高周波的に接続できる。
この構成は、実装基板の表面側へ全てを実装した構成であり、筐体部にアンテナを設けているので極めて小型のアンテナ付き集積回路パッケージを実現できる。パッケージであるので耐環境性が高い。また、集積回路チップを筐体部に搭載するので、放熱性を持たせることも可能である。この際、筐体部は誘電体を用いても良いが、例えば金属を用いても良く、これにより更に放熱性を上げ、或いは筐体部の両面のグランド層の電位を安定してグランド電位とすることができる。

ポリイミドその他の樹脂フィルムの両面に金属膜を形成したフィルムキャリアを用いると、いわゆるフィンガー部を所望に形成でき、集積回路チップ上の線路との接続に用いることができる。実際、誘電体薄膜の両面に設けられた導体から成るマイクロストリップ線路は、集積回路の包装形態の一種であるテープキャリアの技術により容易に実現可能であるが、その他の公知の任意の方法を採用しても良い。テープキャリアの技術によれば、グランド層を設けた誘電体薄膜の、集積回路チップとの接続端を予めパターニングした後、ストリップ導体、例えば銅箔を貼り付けた後にエッチングでフィンガー状に形成すると良い。即ち、テープキャリアにチップを実装する際のインナーリードの形成技術がそのまま使用できる。

図１は本発明の具体的な一実施例に係る２つのマイクロストリップ線路２０及び３０の接続構造の構成を示す断面図及び２つの分解図（斜視図）である。図１の接続構造においては、下記に述べるシミュレーションに用いた、本願発明の本質には無い基体２５０に、第１のマイクロストリップ線路２０を貼り付けた構成を示した。

図１．Ａの断面図でまず説明する。Ｐｏｒｔ−１が、第１のマイクロストリップ線路２０の入力端であり、それは、順に第１グランド層２２０ｇ、第１誘電体層２１０及び筐体ストリップ導体２３０から成る。図１．ＡのＰｏｒｔ−２が、第２のマイクロストリップ線路３０の出力端であり、それは、板状の誘電体３１０の裏面（図１．Ａでｘｙ平面に平行なｚ軸の正側の面）に、実装基板グランド層３２０ｇが形成されている。板状の誘電体３１０の表面（図１．Ａでｘｙ平面に平行なｚ軸の負側の面）に、実装基板ストリップ導体３３０が形成されている。
このうち、筐体ストリップ導体２３０の左端（ｘ軸の正側）には、ｘ軸とｙ軸に平行な四辺を有する方形のパッチ２３０ｐが形成されている。また、実装基板ストリップ導体３３０の右端（ｘ軸の負側）には、ｘ軸とｙ軸に平行な四辺を有する方形のパッチ３３０ｐが形成されている。
第１のマイクロストリップ線路２０の接続構造において形成されている方形のパッチ２３０ｐの平面形状と、第２のマイクロストリップ線路３０の接続構造において形成されている方形のパッチ３３０ｐの平面形状は、ほぼ一致し、それらの中心は、ｘｙ座標が同じ、即ちｚ軸方向に重なっている。
また、これら方形のパッチ２３０ｐと３３０ｐとは、それらの中心部で、導体から成るバンプＢ２３により接続されている。

方形のパッチ２３０ｐと３３０ｐがバンプＢ２３により接続された構造を分解図（斜視図）として図１．Ｂ及び図１．Ｃで示す。図１．Ｂは図１．Ａで示した２つのマイクロストリップ線路２０及び３０の接続構造の構成のうち、筐体ストリップ導体２３０、その左端の方形のパッチ２３０ｐ、導体から成るバンプＢ２３、実装基板ストリップ導体３３０、その右端の方形のパッチ３３０ｐを抜き出した分解図である。図１．Ｂのように、破線で示した方形のパッチ２３０ｐの裏面（紙面裏側）の中心部分と、破線で示した方形のパッチ３３０ｐの表面（紙面表側）の中心部分とが、円柱状のバンプＢ２３の上底面と下底面と接続されることを示している。実際、接続後は図１．Ｃのように配置する。

方形のパッチ２３０ｐと３３０ｐは、各々、第１誘電体層２１０を介して第１グランド層２２０ｇと、誘電体３１０を介して実装基板グランド層３２０ｇと、所定の同一の周波数の高周波により共振する。即ち、当該所定の周波数の高周波を第１のマイクロストリップ線路２０の右端であるＰｏｒｔ−１から入力すると、方形のパッチ２３０ｐと第１グランド層２２０ｇとの間で共振が生ずる。これは方形のパッチ３３０ｐと実装基板グランド層３２０ｇとの間で共振を引き起こすので、結局第２のマイクロストリップ線路３０の左端であるＰｏｒｔ−２から出力される。

方形のパッチ２３０ｐと第１グランド層２２０ｇとの間での共振が、方形のパッチ３３０ｐと実装基板グランド層３２０ｇとの間に共振を引き起こす理由は、例えば図２で説明できる。パッチはλ／２共振器として形成されているものとする。
図２で示したのは、方形のパッチ２３０ｐの開放端の荷電と、方形のパッチ３３０ｐの開放端の荷電とが符号が異なる可能性である。この場合、方形のパッチ２３０ｐの２つの開放端と、方形のパッチ３３０ｐの２つの開放端が各々向かい合っているので、各々容量を形成する。即ち、向かい合ったパッチ２３０ｐ及び３３０ｐの２つの開放端で高周波が伝送するものである。
尚、パッチ２３０ｐ及び３３０ｐはλ／２共振器であるので、その中心部付近では、各々が第１グランド層２２０ｇとの間、実装基板グランド層３２０ｇとの間に電界が生じず、パッチ２３０ｐ中央部及び３３０ｐ中央部は接地電位に保たれる。図１ではこれらパッチ２３０ｐ中央部及び３３０ｐ中央部を導体からなるバンプＢ２３で接続している。これは、パッチ２３０ｐから３３０ｐへの高周波の伝送をより確実なものとする。
当然のことながら、入出力を反対方向にした、即ちパッチ３３０ｐから２３０ｐへの伝送も可能である。

図１の２つのマイクロストリップ線路２０及び３０の接続構造の伝送特性を以下の通りシミュレーションにより確かめた。
第１のマイクロストリップ線路２０は、第１誘電体層２１０を厚さ２５μｍとし、誘電率はポリイミドの誘電率とした。
第２のマイクロストリップ線路３０は、誘電体３１０を厚さ１６８μｍとし、誘電率はＦ４の誘電率とした。
パッチ２３０ｐ及び３３０ｐの平面形状はｘ軸及びｙ軸に平行な長さ１ｍｍの正方形とした。これは７７ＧＨｚの高周波のλ／２共振器である。また、バンプＢ２３の高さ（ｚ軸方向）は８０μｍとし、直径が約０．２ｍｍの円柱状とした。実装基板グランド層３２０ｇは十分に広く、理想的な接地電位を保てるものとした。第１グランド層２２０ｇは、誘電体３１０に設けた図示しない数個のビアホールにバンプを設けて実装基板グランド層３２０ｇと接続するものとした
この条件で、周波数に対する伝送特性（Ｓ２１）、反射特性（Ｓ１１及びＳ２２）をシミュレートすると、図３．Ａの通りとなった。設計した共振周波数７７ＧＨｚ近傍において、伝送特性（Ｓ２１）が−３ｄＢ程度と、極めて良好であり、且つ反射特性（Ｓ１１及びＳ２２）が−２０ｄＢ以下と、やはり極めて良好であった。また、伝送特性が高く、反射特性が低い周波数範囲は５ＧＨｚ程度であり、本発明の接続構造がフィルタ特性を有することも示された。即ち、図１に示した２つのマイクロストリップ線路２０及び３０の接続構造は、所望の高周波に対して損失を抑制した接続構造であることが示された。

比較のためバンプＢ２３を除いた構成で、即ちパッチ２３０ｐと３３０ｐとを空隙８０μｍを保って配置した場合のシミュレーション結果を図３．Ｂに示す。設計した共振周波数７７ＧＨｚ近傍において、伝送特性（Ｓ２１）が−４ｄＢ程度と、十分に良好であり、且つ反射特性（Ｓ１１）が−２０ｄＢ以下と、十分に良好であった。尚、反射特性（Ｓ２２）は、−１０ｄＢ〜−１４ｄＢであったが、実用的な使用に耐えうるものである。また、伝送特性が高く、反射特性が低い周波数範囲は３ＧＨｚ程度であり、本発明の接続構造がフィルタ特性を有することも示された。即ち、図１に示した２つのマイクロストリップ線路２０及び３０の接続構造からバンプＢ２３を除いた構成も、所望の高周波に対して損失を抑制した接続構造であることが示された。

次に、バンプＢ２３を設ける場合で、その高さ（ｚ軸方向）を６０μｍ、１００μｍとした場合の伝送特性をシミュレートした。図３．Ａに示したバンプＢ２３の高さ８０μｍの場合と合わせて、図４．Ａに伝送特性（Ｓ２１）を、図４．Ｂに反射特性（Ｓ１１）を、図４．Ｃに反射特性（Ｓ２２）を示す。
図４．Ａに示される通り、図１の２つのマイクロストリップ線路２０及び３０の接続構造において、バンプＢ２３の高さを６０〜１００μｍで変化させても、その伝送特性（Ｓ２１）は、設計周波数７７ＧＨｚ近傍においてはほとんど変化しなかった。また、６０〜９０ＧＨｚの周波数範囲においても、伝送特性（Ｓ２１）は大きくは変化しなかった。
図４．Ｂに示される通り、図１の２つのマイクロストリップ線路２０及び３０の接続構造において、バンプＢ２３の高さを６０〜１００μｍで変化させると、その反射特性（Ｓ１１）は、設計周波数７７ＧＨｚ近傍においては若干変化した。但し、バンプＢ２３の高さが６０μｍでも、設計周波数での反射特性（Ｓ１１）は−２０ｄＢ以下であり、例えばスミスチャートにおいてはほぼ中央に位置し、実質的には変化が無いものと言える。尚、６０〜７５及び８２〜９０ＧＨｚの周波数範囲においては、反射特性（Ｓ１１）は大きいままであり、ほとんど変化しなかった。
図４．Ｃに示される通り、図１の２つのマイクロストリップ線路２０及び３０の接続構造において、バンプＢ２３の高さを６０〜１００μｍで変化させると、その反射特性（Ｓ２２）は、設計周波数７７ＧＨｚ近傍及び９０ＧＨｚ迄の範囲においては若干変化した。但し、バンプＢ２３の高さが１００μｍでも、設計周波数での反射特性（Ｓ２２）は−２０ｄＢ以下であり、例えばスミスチャートにおいてはほぼ中央に位置し、実質的には変化が無いものと言える。尚、６０〜７５の周波数範囲においては、反射特性（Ｓ２２）は大きいままであり、ほとんど変化しなかった。

尚、伝送特性（Ｓ２１）を詳細にデータを見ると、７７ＧＨｚにおいて、バンプＢ２３の高さを６０、８０、１００μｍでそれぞれ−３．１２ｄＢ、−３．１４ｄＢ、−３．２５ｄＢ（−３．１２ｄＢよりも３％減）である。実質的に同じとは言え、バンプの高さが高くなると、ロスが増える傾向があると言える。

図５は本発明の接続構造を有するアンテナ付き集積回路パッケージ１０００の３つの構成部品の構造を示す断面図である。また、図６は、当該３つの構成部品を組み合わせて構成された、アンテナ付き集積回路パッケージ１０００の構造を示す断面図である。図５に示すように、アンテナ付き集積回路パッケージ１０００は、集積回路チップ１００、筐体部２００及び実装基板３００を主たる構成部品とし、これらをバンプで接続して図６の様に組み立てるものである。

即ち、集積回路パッケージ１０００は、回路配線の形成された板状又は膜状の誘電体３１０から成る実装基板３００と、回路配線及びアンテナ２３２Ａの形成された板状の基体２５０から成る筐体部２００と、集積回路チップ１００とを電気的に接続したものである。
実装基板３００は、裏面に実装基板グランド層３２０ｇを、表面に実装基板ストリップ導体３３０を有する。
筐体部２００は、基体２５０の第１の面２５１に、集積回路チップ１００を配設する凹部Ｃｖと、凹部Ｃｖを除く部分に形成された導体から成る第１グランド層２２０ｇ及び２２１ｇと、第１グランド層２２０ｇ及び２２１ｇの上に形成された第１誘電体層２１０及び２１１と、第１誘電体層２１０及び２１１の上に形成された、筐体ストリップ導体２３０と第１スロット結合ストリップ導体２３１を有する。
また、筐体部２００は、基体２５０の第２の面２５２に、導体から成る第２グランド層２２２ｇと、第２グランド層２２２ｇの上に形成された第２誘電体層２１２と、第２誘電体層２１２の上に形成された、第２スロット結合ストリップ導体２３２とそれと接続された少なくとも１個の導体から成る平面アンテナ２３２Ａを有する。
また、筐体部２５０は、凹部Ｃｖを除く部分に形成された、第１の面２５１から第２の面２５２までを貫く貫通孔から成る導波管Ｗｇと、導波管Ｗｇに結合する、第１グランド層２２１ｇの開口部から成る第１スロット２２１ｓと第２グランド層２２２ｇの開口部から成る第２スロット２２２ｓを有する。ここにおいて、第１スロット結合ストリップ導体２３１と第１スロット２２１ｓとが結合し、第２スロット２２２ｓと第２スロット結合ストリップ導体２３２とが結合している。
集積回路チップ１００は、その表面に、チップグランド層１２０ｇ及び１２１ｇと、チップグランド層１２０ｇ及び１２１ｇ上に形成されたチップ誘電体層１１０及び１１１と、チップ誘電体層１１０及び１１１上に形成された、チップストリップ導体１３０とスロット接続チップストリップ導体１３１とを有する。（以上、図５）
筐体部２００の凹部Ｃｖに集積回路チップ１００を固定して、筐体ストリップ導体２３０とチップストリップ導体１３０とを接続し、スロット接続チップストリップ導体１３１と第１スロット結合ストリップ導体２３１とを接続し、筐体部２５０の第１の面２５１が実装基板３００の表面と向きあうように、集積回路チップ１００を固定した筐体部２００を実装基板３００に固定して実装基板ストリップ導体３３０と筐体ストリップ導体２３０とを接続して、アンテナ付きの集積回路パッケージ１０００を構成する（図６）。
ここにおいて、実装基板ストリップ導体３３０と筐体ストリップ導体２３０の接続部は、本願発明の、所望の高周波で各々共振するパッチ３３０ｐと２３０ｐにより形成されており、バンプＢ２３は、それらのパッチ３３０ｐ及び２３０ｐの中央部を接続する導体である。

図５の集積回路チップ１００は、その構成の概略を断面図として示してある。集積回路チップ１００表面中央部は、素子領域ＤＡであって、半導体基板１５０に形成された種々の素子の端子との接続部が形成されうる領域である。図５の集積回路チップ１００の表面は、当該素子領域ＤＡを挟んで、左側と右側に、それぞれマイクロストリップ線路を形成している。尚、間略のため、図５では半導体基板１５０とチップグランド層１２０ｇ及び１２１ｇが直接接触している図を示したが、チップグランド層１２０ｇ及び１２１ｇよりも下側（図５でｚ軸の負側）に、誘電体層を形成したものも図５に含まれるものとする。
図５の筐体部２００は、その構成の概略を断面図として示してある。第１の面２５１から第２の面２５２まで貫通する導波管Ｗｇの内面は導体膜２６０ｇで被覆されている。図５の筐体部２００の第１の面２５１には、凹部Ｃｖを挟んで、左側と右側に、それぞれマイクロストリップ線路が形成されている。それら左右のマイクロストリップ線路は凹部Ｃｖに突き出したフィンガー部Ｆ０及びＦ１を有している。これらフィンガー部Ｆ０及びＦ１の形状は図７を用いて後述する。
図５の実装基板３００は、その構成の概略を断面図として示してある。板状の誘電体３１０を一部除去して実装基板グランド層３２０ｇを露出させたビアホールｖｈが形成されている。図５では、図面の構成を簡略とするため、実装基板３００のビアホールｖｈを１箇所としているが、実装基板３００のビアホールｖｈは、筐体部２００や集積回路チップ１００の回路配線に影響を及ぼさない位置であれば多数設けて良い。

筐体部側の２つのマイクロストリップ線路のフィンガー部Ｆ０及びＦ１を加工して集積回路チップ１００の２つのマイクロストリップ線路と接続する。図６ではこれらのうち、チップストリップ導体１３０と筐体ストリップ導体２３０のバンプＢ１２ａによる接続部分と、スロット接続チップストリップ導体１３１と第１スロット結合ストリップ導体２３１のバンプＢ１２ｂによる接続部分とを明示し、グランド側であるチップグランド層１２０ｇ及び１２１ｇと、第１グランド層２２０ｇ及び２２１ｇの接合については破線のみとして詳細は省略した。

また、ビアホールｖｈにバンプ２３ｇを形成して、筐体部２００の第１グランド層２２１ｇと実装基板３００の実装基板グランド層３２０ｇとを接続する。
尚、図６では示されていないが、第１グランド層２２０ｇは、実装基板３００のビアホールにより露出させた実装基板グランド層３２０ｇとバンプにより接続されており、また、第２グランド層２２２ｇは、誘電体から成る基体２５０に複数個形成されたビアホールにより第１グランド層２２０ｇ及び２２１ｇと接続されているものとする。

このように形成されたアンテナ付き集積回路パッケージ１０００は、実装基板ストリップ導体３３０、筐体ストリップ導体２３０及びチップストリップ導体１３０が、バンプＢ２３及びＢ１２ａにより接続され、且つ各々が実装基板グランド層３２０ｇ、第１グランド層２２０ｇ、チップグランド層１２０ｇとによるマイクロストリップ線路を形成しているので、他の線路に変換すること無く、実装基板３００の回路配線から集積回路チップ１００の素子領域ＤＡに高周波を入出力可能であり、また、実装基板３００の回路配線から集積回路チップ１００の素子領域ＤＡに所望の電位を印加することが可能である。
この際、実装基板ストリップ導体３３０と筐体ストリップ導体２３０の接続部は、本願発明の所望の高周波で各々共振するパッチ３３０ｐと２３０ｐにより形成されており、それらの中央部を接続する導体であるバンプＢ２３が設けられているので、上記実施例１の図３．Ａに示された通り、極めて低損失の接続構造となる。

また、スロット接続チップストリップ導体１３１と第１スロット結合ストリップ導体２３１とがバンプ１２ｂにより接続され、第１スロット結合ストリップ導体２３１と第１スロット２２１ｓが電磁的に結合し、第１スロット２２１ｓと第２スロット２２２ｓが導波管Ｗｇを介して電磁的に結合し、第２スロット２２２ｓと第２スロット結合ストリップ導体２３２とが電磁的に結合し、第２スロット結合ストリップ導体２３２が平面アンテナ２３２Ａに接続しているので、集積回路チップ１００の素子領域ＤＡから平面アンテナ２３２Ａに高周波を入出力可能である。
このように、平面アンテナ２３２Ａを有する極めて小さな筐体部２００に、集積回路チップ１００を搭載して実装基板３００に実装することが可能となる。

図７に、図５のフィンガー部Ｆ０及びＦ１の加工と集積回路チップ１００との接続部分の近傍の構成を示す詳細図である。図７は各層の形状を示すために分解して示している。また、図７．Ａと図７．Ｈの配置と図７．Ｉの配置は左右方向に対応する位置であるが、図７．Ｂ〜３．Ｄの配置は図７．Ａと図７．Ｈの配置とは左右方向にずれたものを示している。また、図７の説明では、ｚ軸の正側を向いている面を「表面」と記載する。

図７．Ａのように基体２５０が配置される。図７．Ｂの形状の第１グランド層２２０ｇがあり、その上部に図７．Ｃの形状の第１誘電体層２１０がある。図７．Ｃで破線で囲ったハッチング部は、第１誘電体層２１０の裏面で集積回路チップ１００のチップグランド層１２０ｇと接続される部分を示したものであり、第１誘電体層２１０表面に露出したものではない。また、図７．Ｂ及び図７．Ｃでハッチングの無い破線矩形部は、後に形成される筐体ストリップ導体２３０のバンプＢ１２ａが形成される位置を示している。
図７．Ｄのように、筐体ストリップ導体２３０が形成されている。筐体ストリップ導体２３０は第１誘電体層２１０表面に形成されていると共に、チップストリップ導体１３０とバンプＢ１２ａを介して接続される部分である、図７．Ｃで示したハッチングの無い破線矩形部に向かって延びたフィンガー部Ｆを有する。

図７．Ｅのように半導体基板１５０が配置される。図７．Ｆのようにチップグランド層１２０ｇが半導体基板１５０の上に形成される。破線で示した矩形領域ＢＰは、以下に示す通り、チップ誘電体層１１０を介してチップストリップ導体１３０と筐体ストリップ導体２３０とが接続されるバンプ領域に対応する位置を示すものである。図７．Ｇのようにチップ誘電体層１１０がチップグランド層１２０ｇの上に形成され、チップ誘電体層１１０の２個の孔部によりチップグランド層１２０ｇが露出した部分が形成される。図７．Ｇにおける、チップ誘電体層１１０の孔部により露出したチップグランド層（図７．Ｇでハッチングされた部分）１２０ｇには、図７．Ｈのように必要な厚みを有するバンプＢ１２ｇ１及びＢ１２ｇ２が形成される。また、チップストリップ導体１３０の左端には、必要な厚みを有するバンプＢ１２ａが設けられる。こうして、バンプＢ１２ａ、バンプＢ１２ｇ１及びＢ１２ｇ２に、図７．Ｄで示した筐体ストリップ導体２３０のフィンガー部Ｆ先端の裏面と、第１グランド層２２０ｇの裏面とが接続される（図７．Ｉ）。図７．Ｉにおいて、ハッチングされた破線矩形部Ｂ１２ｇ１及びＢ１２ｇ２は紙面上側からは見えないのであるが、バンプＢ１２ｇ１及びＢ１２ｇ２により第１グランド層２２０ｇの裏面とチップグランド層１２０ｇが接続された領域を示している。同様に、ハッチングされた破線矩形部Ｂ１２ａは紙面上側からは見えないのであるが、フィンガー部Ｆ先端の裏面と、チップストリップ導体１３０とを接続するバンプＢ１２ａの領域を示している。
尚、図７は左右の各図が、ｚ軸方向に同じ高さであることを示すものではない。
また、全く同様に、図５のフィンガー部Ｆ１も加工されて集積回路チップ１００の回路配線と接続される。

図５の筐体部２００の誘電体から成る基体２５０に替えて、銅（Ｃｕ）等の導体から成る基体を用いても良い。この場合、導波管Ｗｇ内部の導体から成る被膜２６０ｇを付加する必要がない。また、第１グランド層２２０ｇ及び２２１ｇと、第２グランド層２２２ｇとを導体から成る基体で接続することで、第２グランド層２２２ｇをグランド電位に保つのが容易である。また、銅（Ｃｕ）等の熱伝導率の高い金属を用いると、集積回路チップ１００の発する熱を放熱することが容易となる。尚、銅（Ｃｕ）等の導体から成る基体自体がグランド電位になるので、第１スロット２２１ｓ及び第２スロット２２２ｓを形成する部分の第１グランド層２２１ｇ及び第２グランド層２２２ｇ、並びにフィンガー部Ｆ０及びＦ１部分の第１グランド層２２１ｇ及び第２グランド層２２２ｇを除くと、第１グランド層２２１ｇ及び第２グランド層２２２ｇを大部分省略することも可能である。

上記実施例２では、第１誘電体層２１０と２１１とが、集積回路チップ１００の下で連続していないものを示したが、絶縁体である誘電体膜２１０と２１１は、集積回路チップ１００の下で連続しているものとしても良い。これにより、先に集積回路チップ１００を当該連続した誘電体膜にマウントした後、筐体部２５０（又は２７０ｇ）に搭載するものとしても良い。当然、マウントに先んじて、連続した誘電体膜に孔部が形成され、バンプにより集積回路チップの回路配線が連続した誘電体膜の回路配線と接続される。

本発明は、いわゆる３次元モノリシックマイクロ波集積回路（３Ｄ−ＭＭＩＣ）、即ち誘電体層を挟んだグランド層とストリップ導体とによるマイクロストリップ線路を表面に有する集積回路に有効である。ここで、パッケージ実装とは、極めて小さいミリ波ＩＣを裸で実装基板に実装して例えば樹脂封止等するのではなく、予め別の筐体にマウントしてから実装基板にフリップチップ実装することで、当該筐体をミリ波ＩＣの保護筐体とするものを言うものである。
本発明は、ＳｉＧｅ、ＣＭＯＳＩＣ、あるいはＧａＡｓで利用される３Ｄ−ＭＭＩＣに有効である。

１．Ａは本発明の具体的な一実施例に係る２つのマイクロストリップ線路の接続構造を示す断面図、１．Ｂは接続構造の第１の分解図（斜視図）、１．Ｃは接続構造の第２の分解図（斜視図）。２つのパッチの作用を説明するための断面図。実施例１の伝送特性のシミュレーション結果を示す２つのグラフ図。実施例１の伝送特性のシミュレーション結果を示す３つのグラフ図。本発明の具体的な一実施例に係るアンテナ付き集積回路パッケージ１０００の３つの構成部品の構造を示す断面図。本発明の具体的な一実施例に係るアンテナ付き集積回路パッケージ１０００の構成を示す断面図。図５のフィンガー部Ｆ０及びＦ１部の構成を示す詳細図。

２０、３０：マイクロストリップ線路
２３０ｐ、３３０ｐ：パッチ
１０００、１１００：アンテナ付き集積回路パッケージ
１００：集積回路チップ
１１０：チップ誘電体層
１２０ｇ、１２１ｇ：チップグランド層
１３０：チップストリップ導体
１３１：スロット接続チップストリップ導体
１５０：半導体基板
２００：筐体部
２１０、２１１：誘電体薄膜から成る第１誘電体層
２２０ｇ、２２１ｇ：第１グランド層
２２１ｓ：第１スロット
２３０：筐体ストリップ導体
２３１：第１スロット結合ストリップ導体
２１２：誘電体膜から成る第２誘電体層
２２２ｇ：第２グランド層
２２２ｓ：第２スロット
２３２：第２スロット結合ストリップ導体
２３２Ａ：平面アンテナ
２５０：誘電体から成る基体
２６０ｇ：導波管を構成する金属層
３００：実装基板
３１０：板状の誘電体
３２０ｇ：実装基板グランド層
３３０：実装基板ストリップ導体
Ｃｖ：凹部
ＤＡ：素子領域
ｖｈ：ビアホール
Ｗｇ：導波管内部
Ｂ１２ａ、Ｂ１２ｂ、Ｂ１２ｇ１、Ｂ１２ｇ２、Ｂ２３ｇ：バンプ

Claims

板状又は膜状の第１の誘電体の裏面に形成された導体からなる第１の接地層と、当該第１の誘電体の表面に形成された第１のストリップ導体とから形成された第１のマイクロストリップ線路と、
板状又は膜状の第２の誘電体の裏面に形成された導体からなる第２の接地層と、当該第２の誘電体の表面に形成された第２のストリップ導体とから形成された第２のマイクロストリップ線路との接続構造であって、
前記接続構造を成す前記第１のストリップ導体の端部には、所望の高周波で共振する第１のパッチが形成されており、
前記接続構造を成す前記第２のストリップ導体の端部には、前記所望の高周波で共振する第２のパッチが形成されており、
前記第１のパッチと前記第２のパッチとを向かい合わせて、それらの中心が上下方向に重なるように配置された２つのマイクロストリップ線路の接続構造を有し、
前記第１のマイクロストリップ線路は、集積回路チップを搭載した筐体表面に形成されており、
前記第２のマイクロストリップ線路は、回路配線の形成された実装基板の一部であり、
前記２つのマイクロストリップ線路の接続構造を介して、前記実装基板から筐体を介して集積回路チップへの配線が形成されていることを特徴とする筐体を用いた集積回路チップの実装基板への実装構造。
前記第１のパッチの中心と前記第２のパッチの中心とを導体で接続したことを特徴とする請求項１に記載の集積回路チップの実装基板への実装構造。