JP2005136272A - 高周波部品搭載用半導体装置 - Google Patents

高周波部品搭載用半導体装置 Download PDF

Info

Publication number
JP2005136272A
JP2005136272A JP2003371855A JP2003371855A JP2005136272A JP 2005136272 A JP2005136272 A JP 2005136272A JP 2003371855 A JP2003371855 A JP 2003371855A JP 2003371855 A JP2003371855 A JP 2003371855A JP 2005136272 A JP2005136272 A JP 2005136272A
Authority
JP
Japan
Prior art keywords
wiring
mounting
semiconductor element
layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003371855A
Other languages
English (en)
Inventor
Hiroshi Sugimoto
洋 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2003371855A priority Critical patent/JP2005136272A/ja
Publication of JP2005136272A publication Critical patent/JP2005136272A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/16153—Cap enclosing a plurality of side-by-side cavities [e.g. E-shaped cap]

Abstract

【課題】高周波動作半導体素子にＬＳＩ等の半導体素子を近接して配置することを可能にして、高周波部品搭載用半導体装置の小型化を図ること。
【解決手段】基材２上に設けた配線回路パターンから成る配線体を積層した複数層基板と、その複数層基板２０の配線体（配線層１）上に半導体素子と受動素子を備えた高周波部品搭載用半導体装置において、上記複数層基板２０の半導体素子の存する側の片面を被う導電性カバー１２を設け、該導電性カバーには一又は複数の仕切り部１２ｂを設け、その仕切り部１２ｂで仕切られた室１６のうち、一又は二以上の室１６内に分散させて一つもしくは複数の高周波動作半導体素子１１を収め、残りの他の室内に一般半導体素子１４を収める構造とする。
【選択図】 図１

Description

本発明は、マイクロ波やミリ波などの高周波領域で使用される高周波動作半導体素子とＬＳＩ等の半導体素子を設けて、いわゆるＳＩＰ（System In Package）構造の半導体パッケージを構築する高周波部品搭載用半導体装置に関するものである。
近年、情報処理装置の処理速度の向上や、画像処理装置の高解像度化等に伴い、３０Ｇ〜３００ＧＨｚのミリ波帯、その前後の周波数のセンチ波帯、または準ミリ波帯のような高周波での高速、大容量のパーソナル通信が注目されている。
このような通信においては、シールドを十分に施した、小サイズで、低コストの高周波半導体装置（パッケージ）の開発が必要となる。 例えば、配線回路パターンとその上に設けた絶縁膜から成る配線体を複数層積層し、その積層基板ないし複数層基板の配線体上に半導体素子と受動素子を設けて、いわゆるＳＩＰ（System In Package）構造とした半導体装置の開発である。
ここで高周波動作半導体素子（高周波半導体チップ）は、その動作周波数が高くなるほど、クロストークのレベル及び電磁妨害雑音（ＥＭＩ）の放出レベルが高くなる。特に１ＧＨｚを超える用途の場合、その影響の度合いが顕著となる。この望ましくないクロストークのレベル及び無線周波妨害雑音のレベルを低減する対策としては、次の三つの従来技術がある。
第一の従来技術は、基板を含む製品全体を金属板で包み込み、高周波動作半導体装置のほぼ全体に電磁シールドを施した構造とするものである（例えば、特許文献１参照）。
第二の従来技術は、回路基板上に、高周波動作半導体素子を収容する部屋を、半田材料から成る壁により形成し、そこに金属板を被せることにより電磁シールド空間を形成する構造のものである（例えば、特許文献２参照）。
第三の従来技術は、基板に搭載した１個又は２個の高周波動作半導体素子を、基板に被せたキャップで被った構造とするものである（例えば、特許文献３参照）。
特開平５−２４３８４７号公報 特開２０００−５８９９７号公報 特開平１１−２６０９６６号公報（図２、図１６）
しかしながら、従来技術には次のような課題がある。
第一の従来技術の場合、高周波動作半導体装置構造のみでシールド構造を取らなければならず、小型化に適さない。
第二の従来技術の場合、高周波動作半導体素子とその他の半導体素子とを同一配線回路面に搭載が可能であり、小型化には適しているが、高周波動作半導体素子の電気的接続部分や高速信号を通す配線部が半田を使用したプロセス、例えば金属板でフタをする際に半田に含まれるフラックスの蒸発により汚染され、本来の特性で機能しない可能性がある。
第三の従来技術の場合、基板と同一又は基板より小さいキャップで高周波動作半導体素子を被う構造であり、基板を含む製品全体を金属板で包み込む第一の従来技術に比べて小型化に適するが、高周波動作半導体素子とその他の一般半導体素子との関係については、特許文献３に記載がない。すなわち、特許文献３では高周波ノイズを発生する部品である高周波動作半導体素子のみを１つの装置として考えており、他の一般半導体素子との関係には触れていない。ここに、一般半導体素子とは、比較的高周波で動作しない半導体素子をいい、例えば、動波クロックが数ＧＨｚ以下で動作するようなＬＳＩ等を意味する。これに対し、高周波動作半導体素子とは１０ＧＨｚ以上で動作する半導体素子をいい、例えば、携帯電話の送信用部品として使用されるＰｏｗｅｒ Ａｍｐ等を意味する。
本発明は上記課題に鑑みてなされたもので、その目的とするところは、基材上に形成した配線回路パターンから成る配線体又は更にその上に絶縁膜を設けて成る配線体を複数層積層し、その複数層基板の配線体上に複数の半導体素子と受動素子を設けるいわゆるＳＩＰ（System In Package）構造用配線板を用いた高周波部品搭載用半導体装置において、高周波動作半導体素子に一般半導体素子を近接して配置することを可能にして、装置の小型化を図ることにある。
上記目的を達成するため、本発明は、次のように構成したものである。
請求項１の発明に係る高周波部品搭載用半導体装置は、基材上に設けた配線回路パターンから成る配線体を複数層積層した複数層基板と、その複数層基板の配線体上に一つもしくは複数の半導体素子と受動素子を備えた高周波部品搭載用半導体装置において、前記複数層基板の半導体素子の存する側の片面を被う導電性カバーを設け、該導電性カバーには一又は複数の仕切り部を設け、その仕切り部で仕切られた室のうち、一又は二以上の室内に分散させて一つもしくは複数の高周波動作半導体素子を収め、残りの他の室内にＬＳＩ等の半導体素子を収める構造としたことを特徴とする。
この請求項１の発明には次の三つの形態が含まれる。第一は、仕切り部で仕切られた複数の室に関し、その一つの室内に一つもしくは複数の高周波動作半導体素子の全部を収め、他の室内にＬＳＩ等の半導体素子を収める形態である。第二は、仕切り部で仕切られた三以上の室に関し、その二以上の室内に複数の高周波動作半導体素子を分配して収め、残りの他の室内にＬＳＩ等の半導体素子を収める形態である。第三は、仕切り部で仕切られた各室に一対一の関係で一つもしくは複数の高周波動作半導体素子とＬＳＩ等の半導体素子を収める形態（請求項２の形態）である。
いずれの形態においても、高周波動作半導体素子と一般半導体素子が導電性カバーで被われて電磁シールドが形成されるため、高周波動作半導体素子から発生される高周波ノイズが外部へ漏れるレベルが抑えられ、且つＬＳＩ等の半導体素子が外部から受ける高周波ノイズのレベルが抑えられる。すなわち、望ましくない導体間のクロストーク及び電磁妨害雑音（ＥＭＩ）が与える影響が除去される。
また、本発明では、仕切り部を隔てて高周波動作半導体素子とＬＳＩ等の半導体素子を隣り合う室内に存在させる形態となっている。これは仕切り部の存在により、高周波ノイズを発生する部品たる高周波動作半導体素子と、その他の部品であるＬＳＩ等の半導体素子を、より近傍に配置できる形態であることを意味することから、本発明によれば、高周波部品搭載用半導体装置全体を小型に構成することができる。
請求項２の発明に係る高周波部品搭載用半導体装置は、基材上に設けた配線回路パターンから成る配線体を複数層積層した複数層基板と、その複数層基板の配線体上に一つもしくは複数の半導体素子と受動素子を備えた高周波部品搭載用半導体装置において、前記複数層基板の半導体素子の存する側の片面を、一つ又は複数の仕切り部を設けた導電性カバーで被い、前記仕切り部で仕切られた各室に、一対一の関係で前記各高周波動作半導体素子とＬＳＩ等の半導体素子を収めたことを特徴とする。
請求項３の発明は、請求項１又は２に記載の高周波部品搭載用半導体装置において、前記導電性カバーの仕切り部と、複数層基板の配線体の配線回路パターンの一部との間に、両者を電気的に接続する導電性材料（例えば導電性フィルム）を設けて、グランドのための導通構造を形成したことを特徴とする。
請求項４の発明は、請求項１〜３のいずれかに記載の高周波部品搭載用半導体装置において、前記導電性カバーおよび仕切り部を一体に成形したことを特徴とする。
請求項５の発明は、請求項１〜４のいずれかに記載の高周波部品搭載用半導体装置において、前記複数層基板の配線体の前記導電性カバー搭載側に存する第一層目の配線層に、前記高周波動作半導体素子とＬＳＩ等の半導体素子を搭載する高周波回路を形成し、第二層目の配線層に、前記導電性カバーの仕切り部と複数層基板の配線体とを電気的に接続する層間導通スルーホールと接続したグランド配線を形成し、第三層目の配線層に、外部装置との電気的接続をなす前記層間導通スルーホールと接続した接続部（例えば半田ボール、バンプ）を設けたことを特徴とする。
＜発明の要点＞
本発明の要点は、基材上に設けた配線回路パターンから成る配線体を複数層積層した複数層基板と、その複数層基板の配線体上に一つもしくは複数の半導体チップと一つ以上の受動素子を備えた半導体装置において、前記複数層基板を、一又は複数の仕切り部を設けた導電性カバーで被い、その仕切り部により仕切られた室つまり電磁シールド空間内に高周波動作半導体素子単体または集合体と一般半導体素子単体または集合体とを収めて、これらを同一積層基板面に設けた構成にある。
本発明によれば、高周波動作半導体素子と一般半導体素子が導電性カバーで被われて電磁シールドされるため、高周波動作半導体素子から外部へ漏れる高周波ノイズのレベルが抑えられ、且つ一般半導体素子が外部から受ける高周波ノイズのレベルが抑えられる。従って、望ましくない導体間のクロストーク及び電磁妨害雑音（ＥＭＩ）が与える影響が除去される。
また、本発明では、仕切り部を隔てて高周波動作半導体素子と一般半導体素子を隣り合う室内に存在させる形態となっており、これは仕切り部の存在により、高周波ノイズを発生する部品たる高周波動作半導体素子と、その他の部品である一般半導体素子を、より近傍に配置できる形態であることを意味することから、本発明によれば、高周波部品搭載用半導体装置全体を小型に構成することができる。
本発明の高周波部品搭載用半導体装置は、例えば前記複数層基板に導電性カバーを設けた厚さが総厚で１mmとなる大きさである。好ましくは、カバー材料の総厚が０．５mm以下、仕切り部の厚さが０．０５mm以上であり、各仕切り部形成用壁の厚さが０．５mm以下である高周波部品搭載用半導体装置である。
本発明において、導電性カバーの材料としては、導電性および放熱性に優れた材料が望ましく、銅やアルミニウムまたは銅やアルミニウムを含んだ合金が適している。また、導電性カバーの仕切り部と、複数層基板の配線体の配線回路パターンの一部との間を電気的に接続する導電性材料としても、前記カバーと同様の導電性および放熱性に優れた材料が望ましく、これには導電性フィルムや、導電性接着剤や、１０μｍ以下程度の薄い半田メッキ等の形態がある。
以上説明したように本発明の高周波部品搭載用半導体装置は、基材上に設けた配線回路パターンから成る配線体を複数層積層した複数層基板と、その複数層基板の配線体上に一つもしくは複数の半導体素子と受動素子を備えた高周波部品搭載用半導体装置において、上記複数層基板の半導体素子の存する側の片面を被う導電性カバーを設け、該導電性カバーには一又は複数の仕切り部を設け、その仕切り部で仕切られた室のうち、一又は二以上の室内に分散させて一つもしくは複数の高周波動作半導体素子を収め、残りの他の室内にＬＳＩ等の半導体素子を収める構造としたものである。
本発明によれば、高周波動作半導体素子とＬＳＩ等の半導体素子が導電性カバーで被われて電磁シールドされるため、高周波動作半導体素子から外部へ漏れる高周波ノイズのレベルが抑えられ、且つＬＳＩ等の半導体素子が外部から受ける高周波ノイズのレベルが抑えられる。従って、望ましくない導体間のクロストーク及び電磁妨害雑音（ＥＭＩ）が与える影響が除去される。
また、本発明では、仕切り部を隔てて高周波動作半導体素子とＬＳＩ等の半導体素子を隣り合う室内に存在させる形態となっており、これは仕切り部の存在により、高周波ノイズを発生する部品たる高周波動作半導体素子と、その他の部品であるＬＳＩ等の半導体素子を、より近傍に配置できる形態であることを意味することから、本発明によれば、高周波部品搭載用半導体装置全体を小型に構成することができる。
要するに、本発明によれば、高周波動作半導体素子とその他のＬＳＩ等の半導体素子を同一配線回路面にて同一パッケージ内に搭載し、小型の半導体装置を製作することができる。
以下、本発明を図示の実施形態に基づいて説明する。
図１に第一の実施形態にかかる半導体装置を示す。この高周波部品搭載用半導体装置は、第一配線層（第一層）１、第二配線層（第二層）３及び第三配線層（第三層）５という三つの配線体を有する複数層基板２０を持ち、その配線体（配線層１）上に、二つの高周波動作半導体素子１１と一つの一般半導体素子１４を設ける、いわゆるＳＩＰ構造用配線板を用いた構造となっている。
上記複数層基板２０の半導体素子１１、１４の存する側の片面には、外周壁１２ａによる凹所内に一つの仕切り部１２ｂを設けた導電性カバー１２が設けてあり、該導電性カバー１２の凹所には、その仕切り部１２ｂで仕切られた二つの室１６が形成されている。この二つの室１６のうち、一方の室１６ａ内には二つの高周波動作半導体素子１１が集合的に収められ、他方の室１６ｂ内には一つの一般半導体素子１４が収められる。
複数層基板２０は、ポリイミド樹脂製の絶縁フィルム基材２の片面に第一配線層１としての銅箔の配線回路パターンを有し、他の片面に第二配線層３としての銅箔の配線回路パターンを有する基板（第一配線基板要素）と、その第二配線層３側に、高耐熱のイミド系の絶縁性接着剤層４を介して貼り付けた第三配線層５としての配線回路パターン（銅箔）、つまり配線回路パターン付絶縁性接着剤層４（第二配線基板要素）とを積層した構造を有する。
複数層基板２０には、導電性カバー１２の外周壁１２ａ及び仕切り部１２ｂに対応して位置することとなる部位及び必要な他の位置に、層間導通用スルーホール７が設けられており、これらのスルーホール７には導電メッキ１７で内壁が形成され又は充填され、これにより第一配線層（第一層）１及び第三配線層（第三層）５の二者が部分的に導通されている。このスルーホール７のうち、特に、導電性カバー１２の外周壁１２ａ及び仕切り部１２ｂに対応する部位のグランド用スルーホール７ａ、７ｂについては、第一配線層（第一層）１、第二配線層（第二層）３及び第三配線層（第三層）５の三者を部分的に導通する構造となっており、これによりグランドのための導通構造の一部が形成されている。
また複数層基板２０の半導体素子の存する側の面には、第一配線層１としての配線回路パターン上に、その一部を被覆するように、つまり電気的接続部である高周波動作半導体素子及び一般半導体素子との接続部や、グランド接続のための導電性カバー１２との接続部等を残して他の領域を被覆するように、絶縁膜（絶縁樹脂）８が印刷により設けられている。この絶縁膜８の絶縁樹脂は、スルーホール７の中空部まで充填することになる。なお、この絶縁膜８は第一配線層１と共に配線体の一構成要素となる。
同様に、複数層基板２０の半導体素子の存しない側の面にも、第三配線層５としての配線回路パターン上に、その一部を被覆するように、つまり電気的接続部（半田ボール搭載部等）を残して他の領域を被覆するように、絶縁膜（絶縁樹脂）８が印刷により設けられている。この絶縁膜８の絶縁樹脂は、スルーホール７の中空部まで充填することになる。この第三配線層５の配線回路パターンにおける絶縁膜８で被覆されていない電気的接続部のうち、半田ボール搭載部には半田ボール６が設けられている。なお、この絶縁膜８は第三配線層５と共に配線体の一構成要素となる。
導電性カバー１２は、その材料として厚さ０．３mmの銅板を使用し、これに０．２mmの凹部を設けることで、半導体素子部搭載用スペース（室１６）を確保した構造となっている。そして、この導電性カバー１２の表面には、電気的接続を確実にするためふたメッキ９が施されている。また、第一配線層１と第三配線層５の上記絶縁膜８で被われていない電気的接続部には、表面処理として金めっきが設けられている。
この導電性カバー１２の外周壁１２ａ及び仕切り部１２ｂと、これに対応する複数層基板２０の配線体の部位との間、つまり半導体素子の存する側の配線回路パターン（第一配線層１）の一部との間には、両者を電気的に接続する導電性材料として、厚さ２０μｍの導電性フィルム１３が設けられており、これによりグランドのための導通構造の一部が形成されている。すなわち、この導電性フィルム１３は、導電性カバー１２の外周壁１２ａ及び仕切り部１２ｂを、上記したグランド用スルーホール７ａ、７ｂに接続するものであり、導電性フィルム１３の他、導電性接着剤や、１０μｍ以下程度の薄い半田メッキ等も使用できる。
上記導電性カバー１２の外周壁１２ａ及び仕切り部１２ｂと接続されたグランド用スルーホール７ａ、７ｂは、第一配線層１、第二配線層３及び第三配線層５の三者を部分的に接続すると共に、更に第三配線層５の配線回路パターンの半田ボール搭載部に設けられた半田ボール６とも電気的に接続され、以てグランドのための導通構造が完成される。
次に上記構造の半導体装置の製造方法を以下に示す。
まず、ポリイミド樹脂の絶縁フィルム基材２の両面に銅箔を設けた材料を準備し、第二配線層３になる部分の配線パターンを形成する。次に第三配線層５となる銅箔付き接着剤（絶縁性接着剤層４）を真空プレスにより積層する。その次に層間導通用スルーホール７に樹脂充填を行った後、ふたメッキ９を行う。次に第一配線層１と第三配線層５の配線形成を行い、表面処理として金めっきを両面に設ける。
次に高周波動作半導体素子１１及び一般半導体素子１４を第一配線層１上に搭載し、複数層基板２０の導電性カバー１２を搭載する部分に導電性フィルム１３を貼り付け、導電性カバー１２を搭載する。このとき導電性フィルム１３からのアウトガスは微量であり、高周波動作半導体素子に悪影響のない、カバーの搭載が可能である。
また高周波動作半導体素子１１の導電性カバー１２側の面に、無溶媒タイプの導電性材料１５を設けておき、導電性カバー１２の内側面と電気的に接続する。これにより、グラウンドとしての効果も得られ、また放熱効果も大きく得られる。この構造は高周波動作半導体素子１１の周辺が中空構造となるため、高周波用素子の保護としては理想的な構造である。
図２に第二の実施形態にかかる半導体装置を示す。この図２の高周波部品搭載用半導体装置は、高周波動作素子間に導電性カバー１２の仕切り部１２ｂを２つに増加して三つの室１６ａ、１６ｂ、１６ｃに仕切り、これに二つの高周波動作半導体素子１１と一つの一般半導体素子を、各室に一対一の関係で収めた構成例である。すなわち、二つの室１６ａ、１６ｂ内にはそれぞれ一つの高周波動作半導体素子１１が収められ、残りの室１６ｃ内には一つの一般半導体素子１４が収められる。なお、必要に応じて小スペースに仕切りを自在に設けることが可能である。
上記第一及び第二の実施形態で説明したように、仕切り部で境を接する隣接した室内に、高周波動作半導体素子１１と一般半導体素子１４を収めることにより、電磁妨害雑音（ＥＭＩ）放射や導体間のクロストークのない小型の高周波部品搭載用半導体装置を構成することができる。例えば、前記複数層基板に導電性カバーを設けた厚さが総厚で１mmとなる大きさ、好ましくはカバー材料の総厚が０．５mm以下、仕切り部の厚さが０．０５mm以上であり、各仕切り部形成用壁の厚さが０．５mm以下である高周波部品搭載用半導体装置を構成することができる。
上記実施形態では、複数層基板２０の導電性カバー１２を搭載する部分に導電性フィルム１３を貼り付けて導電性カバー１２を搭載したが、製造プロセスとしては、導電性カバー１２側に導電性フィルム１３を貼り付けておいても、同様の製品製作が可能である。
また、導電性カバー１２上に半導体装置を搭載し、半導体素子積層型の半導体装置を製作することも可能である。すなわち、導電性カバー１２の表面に配線回路を形成し、半導体チップまたは半導体装置を搭載した積層構造とすることもできる。
本発明の第一の実施形態にかかる半導体装置の概略断面図である。 本発明の第二の実施形態にかかる半導体装置の概略断面図である。
符号の説明
１ 第一配線層
２ 絶縁フィルム基材
３ 第二配線層
４ 絶縁性接着剤層
５ 第三配線層
６ 半田ボール
７ スルーホール
７ａ、７ｂ グランド用スルーホール
８ 絶縁膜
９ ふたメッキ
１０ 半導体チップ接合材料
１１ 高周波動作半導体素子
１２ 導電性カバー
１２ａ 外周壁
１２ｂ 仕切り部
１３ 導電性フィルム（導電性材料）
１４ 一般半導体素子（ＬＳＩ等）
１５ 導電性材料
１６ 室
１７ 導電メッキ
２０ 複数層基板

Claims (5)

  1. 基材上に設けた配線回路パターンから成る配線体を複数層積層した複数層基板と、その複数層基板の配線体上に一つもしくは複数の半導体素子と受動素子を備えた高周波部品搭載用半導体装置において、
    前記複数層基板の半導体素子の存する側の片面を被う導電性カバーを設け、該導電性カバーには一又は複数の仕切り部を設け、その仕切り部で仕切られた室のうち、一又は二以上の室内に分散させて一つもしくは複数の高周波動作半導体素子を収め、残りの他の室内にＬＳＩ等の半導体素子を収める構造としたことを特徴とする高周波部品搭載用半導体装置。
  2. 基材上に設けた配線回路パターンから成る配線体を複数層積層した複数層基板と、その複数層基板の配線体上に一つもしくは複数の半導体素子と受動素子を備えた高周波部品搭載用半導体装置において、
    前記複数層基板の半導体素子の存する側の片面を、一つ又は複数の仕切り部を設けた導電性カバーで被い、前記仕切り部で仕切られた各室に、一対一の関係で前記各高周波動作半導体素子とＬＳＩ等の半導体素子を収めたことを特徴とする高周波部品搭載用半導体装置。
  3. 請求項１又は２に記載の高周波部品搭載用半導体装置において、
    前記導電性カバーの仕切り部と、複数層基板の配線体の配線回路パターンの一部との間に、両者を電気的に接続する導電性材料を設けて、グランドのための導通構造を形成したことを特徴とする高周波部品搭載用半導体装置。
  4. 請求項１〜３のいずれかに記載の高周波部品搭載用半導体装置において、
    前記導電性カバーおよび仕切り部を一体に成形したことを特徴とする高周波部品搭載用半導体装置。
  5. 請求項１〜４のいずれかに記載の高周波部品搭載用半導体装置において、
    前記複数層基板の配線体の前記導電性カバー搭載側に存する第一層目の配線層に、前記高周波動作半導体素子とＬＳＩ等の半導体素子を搭載する高周波回路を形成し、第二層目の配線層に、前記導電性カバーの仕切り部と複数層基板の配線体とを電気的に接続する層間導通スルーホールと接続したグランド配線を形成し、第三層目の配線層に、外部装置との電気的接続をなす前記層間導通スルーホールと接続した接続部を設けたことを特徴とする高周波部品搭載用半導体装置。
JP2003371855A 2003-10-31 2003-10-31 高周波部品搭載用半導体装置 Pending JP2005136272A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003371855A JP2005136272A (ja) 2003-10-31 2003-10-31 高周波部品搭載用半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003371855A JP2005136272A (ja) 2003-10-31 2003-10-31 高周波部品搭載用半導体装置

Publications (1)

Publication Number Publication Date
JP2005136272A true JP2005136272A (ja) 2005-05-26

Family

ID=34648388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003371855A Pending JP2005136272A (ja) 2003-10-31 2003-10-31 高周波部品搭載用半導体装置

Country Status (1)

Country Link
JP (1) JP2005136272A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007234781A (ja) * 2006-02-28 2007-09-13 Fujitsu Ltd 半導体装置及び放熱部材
WO2010010769A1 (ja) * 2008-07-25 2010-01-28 サンケン電気株式会社 半導体装置
JP2010177559A (ja) * 2009-01-30 2010-08-12 Taiyo Yuden Co Ltd 電子部品、およびその製造方法
JP2011014659A (ja) * 2009-06-30 2011-01-20 Murata Mfg Co Ltd 複合電子部品モジュール
JP2013118375A (ja) * 2011-12-01 2013-06-13 Triquint Semiconductor Inc 多チャンネル変調器ドライバ用筐体
JP2013251412A (ja) * 2012-05-31 2013-12-12 Fujitsu Semiconductor Ltd 半導体パッケージ用の蓋、及び半導体パッケージ
JP2016035954A (ja) * 2014-08-01 2016-03-17 株式会社ソシオネクスト 半導体装置及び半導体装置の製造方法
US10192827B2 (en) 2016-12-14 2019-01-29 Murata Manufacturing Co., Ltd. Transmit-and-receive module
WO2019172719A1 (ko) * 2018-03-08 2019-09-12 삼성전자 주식회사 배선을 전기적으로 연결하는 도전성 구조물을 포함하는 회로 기판 및 이를 포함하는 전자 장치
WO2021075035A1 (ja) * 2019-10-17 2021-04-22 日本電信電話株式会社 光通信部品
WO2022138441A1 (ja) * 2020-12-23 2022-06-30 株式会社村田製作所 高周波モジュール及び通信装置
WO2023112799A1 (ja) * 2021-12-16 2023-06-22 日置電機株式会社 センサ及び測定装置
KR102659093B1 (ko) 2018-03-08 2024-04-22 삼성전자주식회사 배선을 전기적으로 연결하는 도전성 구조물을 포함하는 회로 기판 및 이를 포함하는 전자 장치

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4691455B2 (ja) * 2006-02-28 2011-06-01 富士通株式会社 半導体装置
US8089146B2 (en) 2006-02-28 2012-01-03 Fujitsu Limited Semiconductor device and heat radiation member
JP2007234781A (ja) * 2006-02-28 2007-09-13 Fujitsu Ltd 半導体装置及び放熱部材
WO2010010769A1 (ja) * 2008-07-25 2010-01-28 サンケン電気株式会社 半導体装置
JP2010034122A (ja) * 2008-07-25 2010-02-12 Sanken Electric Co Ltd 半導体装置
CN102105983A (zh) * 2008-07-25 2011-06-22 三垦电气株式会社 半导体装置
US8154118B2 (en) 2008-07-25 2012-04-10 Sanken Electric Co., Ltd. Semiconductor device
JP2010177559A (ja) * 2009-01-30 2010-08-12 Taiyo Yuden Co Ltd 電子部品、およびその製造方法
JP2011014659A (ja) * 2009-06-30 2011-01-20 Murata Mfg Co Ltd 複合電子部品モジュール
US9936587B2 (en) 2011-12-01 2018-04-03 Qorvo Us, Inc. Method of fabricating a multi-channel modulator driver with enclosure
JP2013118375A (ja) * 2011-12-01 2013-06-13 Triquint Semiconductor Inc 多チャンネル変調器ドライバ用筐体
JP2013251412A (ja) * 2012-05-31 2013-12-12 Fujitsu Semiconductor Ltd 半導体パッケージ用の蓋、及び半導体パッケージ
JP2016035954A (ja) * 2014-08-01 2016-03-17 株式会社ソシオネクスト 半導体装置及び半導体装置の製造方法
US10192827B2 (en) 2016-12-14 2019-01-29 Murata Manufacturing Co., Ltd. Transmit-and-receive module
WO2019172719A1 (ko) * 2018-03-08 2019-09-12 삼성전자 주식회사 배선을 전기적으로 연결하는 도전성 구조물을 포함하는 회로 기판 및 이를 포함하는 전자 장치
US11431830B2 (en) 2018-03-08 2022-08-30 Samsung Electronics Co., Ltd. Circuit board including conductive structure for electrically connecting wires, and electronic device including same
KR102659093B1 (ko) 2018-03-08 2024-04-22 삼성전자주식회사 배선을 전기적으로 연결하는 도전성 구조물을 포함하는 회로 기판 및 이를 포함하는 전자 장치
WO2021075035A1 (ja) * 2019-10-17 2021-04-22 日本電信電話株式会社 光通信部品
JPWO2021075035A1 (ja) * 2019-10-17 2021-04-22
JP7156549B2 (ja) 2019-10-17 2022-10-19 日本電信電話株式会社 光通信部品
WO2022138441A1 (ja) * 2020-12-23 2022-06-30 株式会社村田製作所 高周波モジュール及び通信装置
WO2023112799A1 (ja) * 2021-12-16 2023-06-22 日置電機株式会社 センサ及び測定装置

Similar Documents

Publication Publication Date Title
US10490511B2 (en) Microelectronic assembly with electromagnetic shielding
JP5851439B2 (ja) 高周波半導体用パッケージ
US10319685B2 (en) EMI shielded integrated circuit packages and methods of making the same
US10512153B2 (en) High frequency circuit
US20180146302A1 (en) Mems microphone package structure and method for manufacturing the mems microphone package structures
JP2007157891A (ja) 回路モジュールおよびその製造方法
JP2005019568A (ja) 積層型半導体装置
US10952310B2 (en) High-frequency module
US20220059427A1 (en) Semiconductor package, semiconductor device, semiconductor package-mounted apparatus, and semiconductor device-mounted apparatus
JP2015053297A (ja) 回路モジュール及び回路モジュールの製造方法
JP2005136272A (ja) 高周波部品搭載用半導体装置
KR101926797B1 (ko) 인쇄회로기판
JP2005026263A (ja) 混成集積回路
JP2008078205A (ja) 基板組立体及びその製造方法、電子部品組立体及びその製造方法、電子装置
JP2001267710A (ja) 電子回路装置および多層プリント配線板
CN112399700A (zh) 印刷电路板
KR20210062433A (ko) 전자 소자 모듈
WO2002043135A1 (en) Semiconductor device and its manufacturing method
KR101053296B1 (ko) 전자파 차폐 기능을 갖는 전자 장치
WO2022014066A1 (ja) 無線通信モジュール
JP2940478B2 (ja) シールド付き表面実装部品
JP2004071772A (ja) 高周波パッケージ
KR20160009391A (ko) 칩 내장형 기판 및 이의 제조 방법
JPH09252191A (ja) 回路基板装置
JP2009231480A (ja) 半導体装置