KR20210062433A - 전자 소자 모듈 - Google Patents

전자 소자 모듈 Download PDF

Info

Publication number
KR20210062433A
KR20210062433A KR1020190150654A KR20190150654A KR20210062433A KR 20210062433 A KR20210062433 A KR 20210062433A KR 1020190150654 A KR1020190150654 A KR 1020190150654A KR 20190150654 A KR20190150654 A KR 20190150654A KR 20210062433 A KR20210062433 A KR 20210062433A
Authority
KR
South Korea
Prior art keywords
substrate
pad
disposed
electronic device
pads
Prior art date
Application number
KR1020190150654A
Other languages
English (en)
Inventor
류명림
최광주
김다운
김덕환
이동현
김경민
신익수
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020190150654A priority Critical patent/KR20210062433A/ko
Priority to US16/852,751 priority patent/US11373960B2/en
Priority to CN202010606532.5A priority patent/CN112825318A/zh
Publication of KR20210062433A publication Critical patent/KR20210062433A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

기판과, 상기 기판의 일면에 배치되는 전자 소자와, 상기 전자 소자를 봉합하도록 상기 기판의 일면에 배치되는 봉합재와, 상기 기판의 타면 최외곽을 따라 배치되는 제1 패드와, 상기 제1 패드의 내측에 상기 제1 패드와 나란하게 위치되도록 상기 기판의 타면에 배치되는 제2 패드 및 상기 제1 패드에 연결되며 상기 봉합재와 상기 기판의 측면을 감싸도록 배치되는 차폐층을 포함하며, 상기 제1,2 패드는 연결패드에 의해 전기적으로 연결되는 전자 소자 모듈이 개시된다.

Description

전자 소자 모듈{Electronic component module}
본 발명은 전자 소자 모듈에 관한 것이다.
현재 대부분의 스마트폰, 테블릿등 모바일 디바이스에는 외부 및 내부 네트워크와의 연결을 위해 블루투수(Bluetooth) 등과 같은 무선 연결 장치가 적용되고 있다.
한편, 통신 모듈은 외부 기기와의 데이터 전송 및 수신을 위한 RF 송수신 단자와 전달받은 데이터 디바이스로 손실 없이 전달할 수 있는 입출력 단자를 구비하고 있다.
그런데, RF신호의 송수신 및 데이터의 입,출력 과정에서 각 단자로부터 원하지 않는 전자파가 방사 또는 유입되기도 한다.
이에 따라, 각 무선규격을 구현하는 통신모듈에서는 전자파를 차폐할 수 기술에 대한 필요성이 더욱 부각되고 있다.
국내 공개특허공보 제10-2012-0024284호
본 발명의 기술적 사상이 이루고자 하는 기술적 과제 중 하나는, 메인 기판과의 접합 지점에서 방사 또는 유입되는 전자파를 차폐할 수 있는 전자 소자 모듈을 제공하는 것이다.
본 발명의 일 실시예에 따른 전자 소자 모듈은 기판과, 상기 기판의 일면에 배치되는 전자 소자와, 상기 전자 소자를 봉합하도록 상기 기판의 일면에 배치되는 봉합재와, 상기 기판의 타면 최외곽을 따라 배치되는 제1 패드와, 상기 제1 패드의 내측에 상기 제1 패드와 나란하게 위치되도록 상기 기판의 타면에 배치되는 제2 패드 및 상기 제1 패드에 연결되며 상기 봉합재와 상기 기판의 측면을 감싸도록 배치되는 차폐층을 포함하며, 상기 제1,2 패드는 연결패드에 의해 전기적으로 연결될 수 있다.
메인 기판과의 접합 지점에서 방사 또는 유입되는 전자파를 차폐할 수 있는 효과가 있다.
도 1은 본 발명의 제1 실시예에 따른 전자 소자 모듈을 나타내는 개략 단면도이다.
도 2는 본 발명의 제1 실시예에 따른 전자 소자 모듈의 기판, 제1,2 패드를 나타내는 저면도이다.
도 3은 본 발명의 제2 실시예에 따른 전자 소자 모듈의 기판, 제1,2 패드를 나타내는 저면도이다.
도 4는 본 발명의 제3 실시예에 따른 전자 소자 모듈을 나타내는 단면도이다.
도 5는 본 발명의 제3 실시예에 따른 전자 소자 모듈의 보조기판, 제1,2 패드를 나타내는 저면도이다.
도 6은 본 발명의 제4 실시예에 따른 전자 소자 모듈을 나타내는 단면도이다.
도 7은 본 발명의 제4 실시예에 따른 전자 소자 모듈의 보조기판, 제1,2 패드를 나타내는 저면도이다.
도 8은 본 발명의 제5 실시예에 따른 전자 소자 모듈을 나타내는 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
도 1은 본 발명의 제1 실시예에 따른 전자 소자 모듈을 나타내는 개략 단면도이고, 도 2는 본 발명의 제1 실시예에 따른 전자 소자 모듈의 기판, 제1,2 패드를 나타내는 저면도이다.
도 1 및 도 2를 참조하면, 본 발명의 제1 실시예에 따른 전자 소자 모듈(100)는 일예로서, 기판(110), 전자 소자(120), 봉합재(130), 차폐층(140), 제1 패드(150) 및 제2 패드(160)를 포함하여 구성될 수 있다.
기판(110)은 일예로서, 기판(110)은 다수의 절연층(111)과 다수의 배선층(112)이 반복적으로 형성된 다층 기판일 수 있다. 한편, 절연층(111)의 양면에 실장용 전극(113)과 접속 전극(114)이 형성되는 양면 기판으로 구성될 수 있다. 예를 들어, 본 실시예의 기판(110)으로는 당 기술분야에서 잘 알려진 다양한 종류의 기판(일예로서, 인쇄 회로 기판, 연성 기판, 세라믹 기판, 유리 기판 등)이 이용될 수 있다.
절연층(111)의 재료는 특별히 한정되지 않는다. 예를 들어, 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-3, BT(Bismaleimide Triazine)와 같은 절연 물질이 사용될 수 있다.
배선층(112)은 후술되는 전자 소자(120)와 전기적으로 연결될 수 있다.
배선층(112)의 재료로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질이 사용될 수 있다.
또한, 기판(110)의 표면에는 절연 보호층(115)이 배치될 수 있다. 절연 보호층(115)은 솔더레지스트(solder resist)로 형성될 수 있으며, 절연층(111)의 상부면과 하부면 중 적어도 하나의 면에서 절연층(111)과 배선층(112)을 덮는 형태로 배치된다.
한편, 기판(110)은 제1면과, 제1면의 반대면인 제2면을 포함한다. 제1면은 전자 소자(120)가 실장되는 면을 의미하고, 제2면은 전자 소자 모듈(100)을 메인 기판에 실장할 때, 메인 기판과 대면하는 면을 의미한다.
기판(110)의 제1면에는 전자 소자(120)를 실장히기 위한 실장용 전극(113)이 배치된다. 그리고, 기판(110)의 제2면에는 솔더 볼과 같은 접속 단자(101)가 접합되기 위한 접속 전극(114)이 배치될 수 있다. 또한, 실장용 전극 중 적어도 하나는 접지 전극으로 이용될 수 있다.
또한, 기판(110)의 배선층(112)에는 차폐층(140)에 연결되는 접지용 배선층(112a)을 구비할 수 있다.
전자 소자(120)는 기판(110)의 일면에 배치된다. 전자 소자(120)는 능동 소자와 수동 소자와 같은 다양한 소자 중 적어도 하나일 수 있다. 즉, 기판(110) 상에 실장될 수 있는 소자나 부품들이라면 모두 전자 소자(120)로 이용될 수 있다.
또한, 전자 소자(120)는 동작 시 전자기파가 방출되거나 외부에서 유입되는 전자기파로부터 보호되어야 하는 소자를 포함할 수 있다.
그리고, 전자 소자(120)는 복수개의 솔더 볼과 같은 접속 단자를 통해 기판(110)에 실장될 수 있다.
봉합재(130)는 전자 소자(120)를 봉합한다. 봉합재(130)는 전자 소자(120)를 외부에서 둘러싼 행태로 고정함으로써 외부의 충격으로부터 전자 소자(120)를 안전하게 보호한다.
본 실시예에 따른 봉합재(130)는 절연성 재질로 형성된다. 예를 들어, 봉합재(130)는 에폭시 몰딩 컴파운드(EMC)와 같은 수지 재질로 형성될 수 있으나 이에 한정되는 것은 아니다. 또한, 필요에 따라 도전성을 갖는 재질(예컨대, 도전성 수지 등)로 봉합재(130)를 형성하는 것도 가능하다. 이 경우, 전자 소자(120)와 기판(110) 사이에는 언더필(underfill) 수지와 같은 별도의 봉합재가 구비될 수 있다.
차폐층(140)은 봉합재(130)의 상면과 측면, 그리고 기판(110)의 측면을 감싸도록 배치된다. 차폐층(140)은 도전성 물질로 형성된다. 일예로서, 차폐층(140)은 봉합재(130)의 외부면에 도전성 분말을 포함하는 수지재를 도포하거나, 금속 박막을 형성함으로써 마련될 수 있다. 그리고, 금속 박막을 형성하는 경우 스퍼터링, 스크린 프린팅(screen printing), 기상증착법, 전해 도금, 비전해 도금과 같은 다양한 기술들이 사용될 수 있다.
이와 같이, 차폐층(140)이 봉합재(130)의 상면과 측면, 그리고 기판(110)의 측면을 감싸도록 배치되므로, 전자파 차폐 효과를 증대시킬 수 있으며 방열효율을 향상시킬 수 있다.
또한, 차폐층(140)은 봉합재(130)의 박리를 방지하는 역할을 수행한다.
한편, 차폐층(140)은 기판(110)의 하면 최외곽에 배치되는 제1 패드(150)에 연결될 수 있다.
제1 패드(150)는 기판(110)의 하면 최외곽에 배치된다. 일예로서, 제1 패드(150)는 사각형의 띠 형상을 가질 수 있다. 다만, 제1 패드(150)의 형상은 이에 한정되지 않으며 다양하게 변경 가능할 것이다. 한편, 제1 패드(150)는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질로 이루어질 수 있다. 그리고, 제1 패드(150)는 상기한 차폐층(140)에 연결되도록 하는 연결전극으로서의 역할을 한다.
제2 패드(160)는 제1 패드(150)의 내측에 배치되도록 기판(110)의 가장자리에 배치된다. 일예로서, 제2 패드(160)는 제1 패드(150)에 대응되는 형상을 가질 수 있다. 다시 말해, 제2 패드(160)는 제1 패드(150)의 내측에 제1 패드(150)와 나란하게 배치된다. 또한, 제2 패드(160)는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질로 이루어질 수 있다. 한편, 제2 패드(160)는 전자 소자 모듈(100)이 메인 기판(미도시)에 실장되는 경우 기판(110)의 하부를 통한 전자기파의 유입 및 방사를 방지하는 차폐용 패드로 역할한다. 즉, 전자 소자 모듈(100)이 메인 기판(미도시)에 실장되는 경우 제2 패드(160)에는 차폐용 솔더가 접합되어 차폐벽을 형성하여 전자기파의 유입 및 방사를 방지할 수 있는 것이다. 다시 말해, 제2 패드(160)에 접합되는 차폐용 솔더에 의해 제2 패드(160)의 내측 영역이 밀폐공간을 형성하므로 전자기파의 유입 및 방사를 방지할 수 있다.
또한, 제2 패드(160)는 접지를 위해 제1 패드(150)에 연결패드(170)를 통해 연결될 수 있다.
상기한 바와 같이, 제2 패드(160)를 통해 기판(110)의 하부로부터 전자기파가 방사되거나 기판(110)의 하부로 전자기파가 유입되는 것을 방지할 수 있다.
도 3은 본 발명의 제2 실시예에 따른 전자 소자 모듈의 기판, 제1,2 패드를 나타내는 저면도이다.
도 3을 참조하면, 제1 패드(250)는 기판(110, 도 1 참조)의 하면 최외곽에 배치된다. 일예로서, 제1 패드(250)는 사각형의 띠 형상을 가질 수 있다. 다만, 제1 패드(250)의 형상은 이에 한정되지 않으며 다양하게 변경 가능할 것이다. 한편, 제1 패드(250)는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질로 이루어질 수 있다. 그리고, 제1 패드(250)는 상기한 차폐층(140, 도 1 참조)에 연결되도록 하는 연결전극으로서의 역할을 한다.
제2 패드(260)는 제1 패드(250)의 내측에 배치되도록 기판(110, 도 1 참조)의 가장자리에 배치된다. 일예로서, 제2 패드(260)는 복수개가 상호 이격 배치되며, 복수개의 제2 패드(260)는 점선의 형태로 배치될 수 있다. 또한, 제2 패드(260)는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질로 이루어질 수 있다. 한편, 제2 패드(260)는 전자 소자 모듈이 메인 기판(미도시)에 실장되는 경우 기판(110)의 하부를 통한 전자기파의 유입 및 방사를 방지하는 차폐용 패드로 역할한다. 즉, 전자 소자 모듈이 메인 기판(미도시)에 실장되는 경우 제2 패드(260)에는 차폐용 솔더가 접합되어 차폐벽을 형성하여 전자기파의 유입 및 방사를 방지할 수 있는 것이다. 다시 말해, 제2 패드(260)에 접합되는 차폐용 솔더에 의해 제2 패드(260)의 내측 영역이 밀폐공간을 형성하므로 전자기파의 유입 및 방사를 방지할 수 있다.
또한, 복수개의 제2 패드(260) 중 일부는 접지를 위해 제1 패드(250)에 연결패드(270)를 통해 연결될 수 있다.
상기한 바와 같이, 제2 패드(260)를 통해 기판(110)의 하부로부터 전자기파가 방사되거나 기판(110)의 하부로 전자기파가 유입되는 것을 방지할 수 있다.
도 4는 본 발명의 제3 실시예에 따른 전자 소자 모듈을 나타내는 단면도이고, 도 5는 본 발명의 제3 실시예에 따른 전자 소자 모듈의 보조기판, 제1,2 패드를 나타내는 저면도이다.
도 4 및 도 5를 참조하면, 본 발명의 제3 실시예에 따른 전자 소자 모듈(300)은 일예로서, 기판(110), 전자 소자(320), 봉합재(130), 보조기판(340), 차폐층(140), 제1 패드(350) 및 제2 패드(360)를 포함하여 구성될 수 있다.
한편, 기판(110), 봉합재(130)는 상기한 본 발명의 제1 실시예에 따른 전자소자 모듈(100)에 구비되는 구성과 실질적으로 동일하므로, 여기서는 자세한 설명을 생략하기로 하고 상기한 설명에 갈음하기로 한다.
전자 소자(320)는 기판(110)의 일면과 타면에 배치된다. 전자 소자(320)는 능동 소자와 수동 소자와 같은 다양한 소자 중 적어도 하나일 수 있다. 즉, 기판(110) 상에 실장될 수 있는 소자나 부품들이라면 모두 전자 소자(320)로 이용될 수 있다. 한편, 기판(110)의 타면에 배치되는 전자소자(320)는 보조기판(340)의 관통홀(341) 내에 배치될 수 있다.
또한, 전자 소자(320)는 동작 시 전자기파가 방출되거나 외부에서 유입되는 전자기파로부터 보호되어야 하는 소자를 포함할 수 있다.
봉합재(130)는 기판(110)의 일면에 배치되는 전자 소자(320)를 봉합한다. 봉합재(130)는 기판(110)의 일면에 배치되는 전자 소자(320)를 외부에서 둘러싼 행태로 고정함으로써 외부의 충격으로부터 전자 소자(320)를 안전하게 보호한다.
본 실시예에 따른 봉합재(130)는 절연성 재질로 형성된다. 예를 들어, 봉합재(130)는 에폭시 몰딩 컴파운드(EMC)와 같은 수지 재질로 형성될 수 있으나 이에 한정되는 것은 아니다. 또한, 필요에 따라 도전성을 갖는 재질(예컨대, 도전성 수지 등)로 봉합재(130)를 형성하는 것도 가능하다. 이 경우, 전자 소자(320)와 기판(110) 사이에는 언더필(underfill) 수지와 같은 별도의 봉합재가 구비될 수 있다.
보조기판(340)은 기판(110)의 타면에 배치된다. 한편, 보조기판(340)에는 전자 소자(320)가 삽입 배치되는 관통홀(341)이 형성된다. 보조기판(340)은 절연층(342)과 적어도 하나의 비아(343)을 구비할 수 있다. 일예로서, 보조기판(340)은 인쇄회로기판, 연성 기판, 세라믹 기판, 유리 기판 중 어느 하나일 수 있다.
한편, 절연층(342)의 재료는 특별히 한정되지 않는다. 예를 들어, 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-3, BT(Bismaleimide Triazine)와 같은 절연 물질이 사용될 수 있다.
비아(343)는 기판(110)의 접속 패드(114)에 연결될 수 있다. 비아(343)의 재료로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질이 사용될 수 있다.
그리고, 보조기판(340)의 하면에는 절연 보호층(344)이 배치될 수 있다. 절연 보호층(344)은 솔더레지스트(solder resist)로 형성될 수 있다.
차폐층(140)은 봉합재(130)의 상면과 측면, 기판(110)의 측면 및 보조기판(340)의 측면을 감싸도록 배치된다. 차폐층(140)은 도전성 물질로 형성된다. 일예로서, 차폐층(140)은 봉합재(130)의 외부면에 도전성 분말을 포함하는 수지재를 도포하거나, 금속 박막을 형성함으로써 마련될 수 있다. 그리고, 금속 박막을 형성하는 경우 스퍼터링, 스크린 프린팅(screen printing), 기상증착법, 전해 도금, 비전해 도금과 같은 다양한 기술들이 사용될 수 있다.
이와 같이, 차폐층(140)이 봉합재(130)의 상면과 측면, 기판(110)의 측면 및 보조기판(340)의 측면을 감싸도록 배치되므로, 전자파 차폐 효과를 증대시킬 수 있으며 방열효율을 향상시킬 수 있다.
또한, 차폐층(140)은 봉합재(130)의 박리를 방지하는 역할을 수행한다.
한편, 차폐층(140)은 보조기판(340)의 하면 최외곽에 배치되는 제1 패드(350)에 연결될 수 있다.
제1 패드(350)는 보조기판(340)의 하면 최외곽에 배치된다. 일예로서, 제1 패드(350)는 사각형의 띠 형상을 가질 수 있다. 다만, 제1 패드(350)의 형상은 이에 한정되지 않으며 다양하게 변경 가능할 것이다. 한편, 제1 패드(350)는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질로 이루어질 수 있다. 그리고, 제1 패드(350)는 상기한 차폐층(140)에 연결되도록 하는 연결전극으로서의 역할을 한다.
제2 패드(360)는 제1 패드(350)의 내측에 배치되도록 보조기판(340)의 가장자리에 배치된다. 일예로서, 제2 패드(360)는 제1 패드(350)에 대응되는 형상을 가질 수 있다. 다시 말해, 제2 패드(360)는 제1 패드(350)의 내측에 제1 패드(350)와 나란하게 배치된다. 또한, 제2 패드(360)는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질로 이루어질 수 있다. 한편, 제2 패드(360)는 전자 소자 모듈(300)이 메인 기판(미도시)에 실장되는 경우 보조기판(340)의 하부를 통한 전자기파의 유입 및 방사를 방지하는 차폐용 패드로 역할한다. 즉, 전자 소자 모듈(300)이 메인 기판(미도시)에 실장되는 경우 제2 패드(360)에는 차폐용 솔더가 접합되어 차폐벽을 형성하여 전자기파의 유입 및 방사를 방지할 수 있는 것이다. 다시 말해, 제2 패드(360)에 접합되는 차폐용 솔더에 의해 제2 패드(360)의 내측 영역이 밀폐공간을 형성하므로 전자기파의 유입 및 방사를 방지할 수 있다.
또한, 제2 패드(360)는 접지를 위해 제1 패드(350)에 연결패드(370)를 통해 연결될 수 있다.
도 6은 본 발명의 제4 실시예에 따른 전자 소자 모듈을 나타내는 단면도이고, 도 7은 본 발명의 제4 실시예에 따른 전자 소자 모듈의 보조기판, 제1,2 패드를 나타내는 저면도이다.
도 6 및 도 7을 참조하면, 본 발명의 제4 실시예에 따른 전자 소자 모듈(400)은 일예로서, 기판(110), 전자 소자(320), 봉합재(130), 보조기판(340), 차폐층(140), 제1 패드(450) 및 제2 패드(460)를 포함하여 구성될 수 있다.
한편, 기판(110), 봉합재(130)는 상기한 본 발명의 제1 실시예에 따른 전자소자 모듈(100)에 구비되는 구성과 실질적으로 동일하므로, 여기서는 자세한 설명을 생략하기로 하고 상기한 설명에 갈음하기로 한다.
또한, 전자 소자(320), 보조기판(340), 차폐층(140)은 상기한 본 발명의 제3 실시예에 따른 전자 소자 모듈(300)에 구비되는 구성과 실질적으로 동일하므로, 여기서는 자세한 설명을 생략하기로 하고 상기한 설명에 갈음하기로 한다.
제1 패드(450)는 보조기판(340)의 하면 최외곽에 배치된다. 일예로서, 제1 패드(450)는 사각형의 띠 형상을 가질 수 있다. 다만, 제1 패드(450)의 형상은 이에 한정되지 않으며 다양하게 변경 가능할 것이다. 한편, 제1 패드(450)는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질로 이루어질 수 있다. 그리고, 제1 패드(450)는 상기한 차폐층(140)에 연결되도록 하는 연결전극으로서의 역할을 한다.
제2 패드(460)는 제1 패드(450)의 내측에 배치되도록 보조기판(340)의 가장자리에 배치된다. 일예로서, 제2 패드(460)는 복수개가 상호 이격 배치되며, 복수개의 제2 패드(460)는 점선의 형태로 배치될 수 있다. 또한, 제2 패드(460)는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질로 이루어질 수 있다. 한편, 제2 패드(460)는 전자 소자 모듈(400)이 메인 기판(미도시)에 실장되는 경우 보조기판(340)의 하부를 통한 전자기파의 유입 및 방사를 방지하는 차폐용 패드로 역할한다. 즉, 전자 소자 모듈(400)이 메인 기판(미도시)에 실장되는 경우 제2 패드(460)에는 차폐용 솔더가 접합되어 차폐벽을 형성하여 전자기파의 유입 및 방사를 방지할 수 있는 것이다. 다시 말해, 제2 패드(460)에 접합되는 차폐용 솔더에 의해 제2 패드(460)의 내측 영역이 밀폐공간을 형성하므로 전자기파의 유입 및 방사를 방지할 수 있다.
또한, 복수개의 제2 패드(460) 중 일부는 접지를 위해 제1 패드(450)에 연결패드(470)를 통해 연결될 수 있다.
도 8은 본 발명의 제5 실시예에 따른 전자 소자 모듈을 나타내는 단면도이다.
도 8을 참조하면, 본 발명의 제5 실시예에 따른 전자 소자 모듈(500)는 일예로서, 기판(110), 전자 소자(120), 봉합재(130), 차폐층(140), 제1 패드(150), 제2 패드(160) 및 메인기판(580)을 포함하여 구성될 수 있다.
한편, 기판(110), 전자 소자(120), 봉합재(130), 차폐층(140), 제1 패드(150), 제2 패드(160)는 상기한 본 발명의 제1 실시예에 따른 전자 소자 모듈(100)에 구비되는 구성과 실질적으로 동일하므로 여기서는 자세한 설명을 생략하기로 한다.
메인기판(580)에는 기판(110)이 실장된다. 한편, 기판(110)이 메인기판(580)에 실장되는 경우 제2 패드(160)과 메인기판(580) 사이에는 차폐용 솔더(582)가 배치된다. 즉, 차폐용 솔더(582)에 의해 제2 패드(160)의 내측은 밀폐공간이 된다. 이에 따라, 기판(110)의 하부로부터 전자기파가 방사되거나 기판(110)의 하부로 전자기파가 유입되는 것을 방지할 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.
100, 300, 400, 500 : 전자 소자 모듈
110 : 기판
120, 320 : 전자 소자
130 : 봉합재
140 : 차폐층
150, 250, 350, 450 : 제1 패드
160, 260, 360, 460 : 제2 패드
170, 270, 370, 470 : 연결 패드
580 : 메인 기판

Claims (14)

  1. 기판;
    상기 기판의 일면에 배치되는 전자 소자;
    상기 전자 소자를 봉합하도록 상기 기판의 일면에 배치되는 봉합재;
    상기 기판의 타면 최외곽을 따라 배치되는 제1 패드;
    상기 제1 패드의 내측에 상기 제1 패드와 나란하게 위치되도록 상기 기판의 타면에 배치되는 제2 패드; 및
    상기 제1 패드에 연결되며 상기 봉합재와 상기 기판의 측면을 감싸도록 배치되는 차폐층;
    을 포함하며,
    상기 제1,2 패드는 연결패드에 의해 전기적으로 연결되는 전자 소자 모듈.
  2. 제1항에 있어서,
    상기 연결패드는 복수개가 상호 이격 배치되는 전자 소자 모듈.
  3. 제1항에 있어서,
    상기 제2 패드는 상기 기판의 평면 형상에 대응되는 하나의 띠 형상을 가지는 전자 소자 모듈.
  4. 제1항에 있어서,
    상기 제2 패드는 복수개가 상호 이격 배치되며, 상기 복수개의 제2 패드는 점선의 형태로 배치되는 전자 소자 모듈.
  5. 제1항에 있어서,
    상기 기판의 타면에는 상기 제2 패드의 내측에 배치되며 메인기판과의 전기적 연결을 위한 복수개의 접속 전극이 구비되는 전자 소자 모듈.
  6. 제1항에 있어서,
    상기 기판에는 상기 차폐층에 연결되는 접지용 배선층이 구비되는 전자 소자 모듈.
  7. 제6항에 있어서,
    상기 접지용 배선층은 상기 기판의 측면으로 노출되어 상기 차폐층에 연결되는 전자 소자 모듈.
  8. 기판;
    상기 기판의 양면에 배치되는 전자 소자;
    상기 기판의 일면에 배치되는 상기 전자 소자를 봉합하는 봉합재;
    상기 상기 기판의 타면에 배치되며 상기 전자 소자가 삽입 배치되는 관통홀을 가지는 보조기판;
    상기 보조기판의 하면 최외곽을 따라 배치되는 제1 패드;
    상기 제1 패드의 내측에 상기 제1 패드와 나란하게 위치되도록 상기 보조기판의 하면에 배치되는 제2 패드; 및
    상기 제1 패드에 연결되며 상기 봉합재와 상기 기판 및 상기 보조기판의 측면을 감싸도록 배치되는 차폐층;
    을 포함하며,
    상기 제1,2 패드는 연결패드에 의해 전기적으로 연결되는 전자 소자 모듈.
  9. 제8항에 있어서,
    상기 연결패드는 복수개가 상호 이격 배치되는 전자 소자 모듈.
  10. 제8항에 있어서,
    상기 제2 패드는 상기 보조기판의 평면 형상에 대응되는 하나의 띠 형상을 가지는 전자 소자 모듈.
  11. 제8항에 있어서,
    상기 제2 패드는 복수개가 상호 이격 배치되며, 상기 복수개의 제2 패드는 점선의 형태로 배치되는 전자 소자 모듈.
  12. 제8항에 있어서,
    상기 기판에는 상기 차폐층에 연결되는 접지용 배선층이 구비되는 전자 소자 모듈.
  13. 제12항에 있어서,
    상기 접지용 배선층은 상기 기판의 측면으로 노출되어 상기 차폐층에 연결되는 전자 소자 모듈.
  14. 메인 기판;
    상기 메인 기판 상에 배치되는 기판;
    상기 기판의 일면에 배치되는 전자 소자;
    상기 전자 소자를 봉합하도록 상기 기판의 일면에 배치되는 봉합재;
    상기 기판의 타면 최외곽을 따라 배치되는 제1 패드;
    상기 제1 패드의 내측에 상기 제1 패드와 나란하게 위치되도록 상기 기판의 타면에 배치되는 제2 패드; 및
    상기 제1 패드에 연결되며 상기 봉합재와 상기 기판의 측면을 감싸도록 배치되는 차폐층;
    을 포함하며,
    상기 제1,2 패드는 연결패드에 의해 전기적으로 연결되며,
    상기 제2 패드와 상기 메인 기판의 사이 공간에는 차폐용 솔더가 배치되는 전자 소자 모듈.
KR1020190150654A 2019-11-21 2019-11-21 전자 소자 모듈 KR20210062433A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190150654A KR20210062433A (ko) 2019-11-21 2019-11-21 전자 소자 모듈
US16/852,751 US11373960B2 (en) 2019-11-21 2020-04-20 Electronic component module
CN202010606532.5A CN112825318A (zh) 2019-11-21 2020-06-29 电子组件模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190150654A KR20210062433A (ko) 2019-11-21 2019-11-21 전자 소자 모듈

Publications (1)

Publication Number Publication Date
KR20210062433A true KR20210062433A (ko) 2021-05-31

Family

ID=75907818

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190150654A KR20210062433A (ko) 2019-11-21 2019-11-21 전자 소자 모듈

Country Status (3)

Country Link
US (1) US11373960B2 (ko)
KR (1) KR20210062433A (ko)
CN (1) CN112825318A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220066036A1 (en) * 2020-08-25 2022-03-03 Lumentum Operations Llc Package for a time of flight device
CN115881675B (zh) * 2023-02-08 2024-04-02 荣耀终端有限公司 封装基板、其制备方法、封装结构及电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120024284A (ko) 2010-09-06 2012-03-14 삼성전기주식회사 전자파 차폐 장치 및 이를 구비한 고주파 모듈과 그 제조방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6163421B2 (ja) * 2013-12-13 2017-07-12 株式会社東芝 半導体装置、および、半導体装置の製造方法
KR102207271B1 (ko) 2014-06-11 2021-01-25 삼성전기주식회사 반도체 패키지
KR20160111262A (ko) * 2015-03-16 2016-09-26 삼성전자주식회사 반도체 패키지 및 반도체 패키지 기판
US10727082B2 (en) * 2015-08-28 2020-07-28 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
JP6679162B2 (ja) 2016-02-17 2020-04-15 株式会社ディスコ 半導体パッケージの製造方法
US10825782B2 (en) * 2018-12-27 2020-11-03 Micron Technology, Inc. Semiconductor packages and associated methods with solder mask opening(s) for in-package ground and conformal coating contact

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120024284A (ko) 2010-09-06 2012-03-14 삼성전기주식회사 전자파 차폐 장치 및 이를 구비한 고주파 모듈과 그 제조방법

Also Published As

Publication number Publication date
US11373960B2 (en) 2022-06-28
CN112825318A (zh) 2021-05-21
US20210159186A1 (en) 2021-05-27

Similar Documents

Publication Publication Date Title
KR100714917B1 (ko) 차폐판이 개재된 칩 적층 구조 및 그를 갖는 시스템 인패키지
US5166772A (en) Transfer molded semiconductor device package with integral shield
US5557142A (en) Shielded semiconductor device package
US5371404A (en) Thermally conductive integrated circuit package with radio frequency shielding
KR102149387B1 (ko) 전자 소자 모듈
JP2005251889A (ja) 立体的電子回路装置
US11195800B2 (en) Electronic device module and method of manufacturing the same
CN107768321B (zh) 半导体封装件和使用半导体封装件的电子装置模块
KR20200123572A (ko) 전자 소자 모듈 및 그 제조 방법
KR20210111744A (ko) 전자 소자 모듈 및 이를 구비하는 전자 기기
US11373960B2 (en) Electronic component module
US20200323077A1 (en) Electronic device module and method of manufacturing electronic device module
US11252812B2 (en) Electronic device module
KR20180020860A (ko) 반도체 패키지 및 이를 이용한 전자소자 모듈
KR102387747B1 (ko) 전자 소자 모듈
KR20120039338A (ko) 반도체 패키지
US11528800B2 (en) Electronic device module
KR102297902B1 (ko) 전자 소자 모듈
KR20210131689A (ko) 전자 소자 모듈 및 그 제조 방법
US11206731B2 (en) Communication module
KR102297901B1 (ko) 전자 소자 모듈
KR20210085450A (ko) 전자 소자 모듈 및 그 제조 방법
KR20210035027A (ko) 전자 소자 모듈 및 그 제조 방법
KR20200011181A (ko) 전자 소자 모듈

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right