KR20210131689A - 전자 소자 모듈 및 그 제조 방법 - Google Patents

전자 소자 모듈 및 그 제조 방법 Download PDF

Info

Publication number
KR20210131689A
KR20210131689A KR1020200050093A KR20200050093A KR20210131689A KR 20210131689 A KR20210131689 A KR 20210131689A KR 1020200050093 A KR1020200050093 A KR 1020200050093A KR 20200050093 A KR20200050093 A KR 20200050093A KR 20210131689 A KR20210131689 A KR 20210131689A
Authority
KR
South Korea
Prior art keywords
electronic device
shielding
disposed
device module
substrate
Prior art date
Application number
KR1020200050093A
Other languages
English (en)
Inventor
홍석윤
박한수
서남일
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020200050093A priority Critical patent/KR20210131689A/ko
Priority to US16/994,849 priority patent/US20210335733A1/en
Priority to CN202011109632.3A priority patent/CN113555347A/zh
Publication of KR20210131689A publication Critical patent/KR20210131689A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Abstract

본 발명에 따른 전자 소자 모듈은, 기판, 상기 기판의 일면에 실장되는 적어도 하나의 전자 소자, 상기 기판이 일면에 배치되는 차폐벽, 상기 전자 소자와 상기 차폐벽을 내부에 매립하며 상기 기판 상에 배치되는 밀봉부, 및 상기 밀봉부의 일면에 배치되는 차폐층을 포함하며, 상기 밀봉부는 적어도 일부가 상기 차폐벽의 외부에 배치되고, 상기 차폐벽과 상기 차폐층은 서로 다른 재질로 형성될 수 있다.

Description

전자 소자 모듈 및 그 제조 방법{ELECTRONIC DEVICE MODULE AND MANUFACTURING METHOD THEREOF}
본 발명은 전자파 차폐가 용이한 전자 소자 모듈 및 그 제조 방법에 관한 것이다.
최근 전자제품 시장은 휴대용으로 급격히 그 수요가 증가하고 있으며, 이를 만족하기 위해 이들 시스템에 실장되는 전자 소자들의 소형화 및 경량화가 요구되고 있다.
이러한 전자 소자들의 소형화 및 경량화를 실현하기 위해서는 실장 부품의 개별 사이즈를 감소시키는 기술뿐만 아니라, 다수의 개별 소자들을 원칩(One-chip)화하는 시스템 온 칩(System On Chip: SOC) 기술 또는 다수의 개별 소자들을 하나의 패키지로 집적하는 시스템 인 패키지(System In Package: SIP) 기술 등이 요구되고 있다.
특히, 통신 모듈이나 네트워크 모듈과 같이 고주파 신호를 취급하는 고주파 전자 소자 모듈은 소형화뿐만 아니라 전자파 간섭(EMI)에 대한 차폐 특성을 우수하게 구현하기 위해 다양한 전자파 차폐 구조를 구비할 것이 요구되고 있다.
본 발명은 내부의 소자를 충격으로부터 보호하면서 동시에 전자파 간섭(EMI) 또는 전자파 내성 특성이 우수한 전자파 차폐구조를 갖는 전자 소자 모듈을 제공하는 것을 목적으로 한다.
본 발명의 실시예에 따른 전자 소자 모듈은, 기판, 상기 기판의 일면에 실장되는 적어도 하나의 전자 소자, 상기 기판이 일면에 배치되는 차폐벽, 상기 전자 소자와 상기 차폐벽을 내부에 매립하며 상기 기판 상에 배치되는 밀봉부, 및 상기 밀봉부의 일면에 배치되는 차폐층을 포함하며, 상기 밀봉부는 적어도 일부가 상기 차폐벽의 외부에 배치되고, 상기 차폐벽과 상기 차폐층은 서로 다른 재질로 형성될 수 있다.
또한 본 발명의 실시예에 따른 전자 소자 모듈 제조 방법은, 기판을 마련하는 단계, 상기 기판 상에 적어도 하나의 전자 소자를 실장하는 단계, 상기 전자 소자를 내부에 매립하는 밀봉부를 상기 기판 상에 형성하는 단계, 상기 밀봉부를 부분적으로 제거하여 트렌치를 형성하는 단계, 상기 트렌치에 도전성 부재를 충진하여 차폐벽을 형성하는 단계, 및 상기 밀봉부의 상부면에 차폐층을 형성하는 단계를 포함하며, 상기 차폐벽은 상기 밀봉부의 외부로 노출되지 않고, 상기 차폐벽과 상기 차폐층은 서로 다른 재질로 형성될 수 있다.
본 발명에 따른 전자 소자 모듈은, 밀봉부나 차폐부를 통해 의해 기판에 실장되는 전자 소자를 외부 환경으로부터 보호할 수 있을 뿐만 아니라, 전자파를 용이하게 차폐할 수 있다.
도 1은 본 발명의 실시예에 따른 전자 소자 모듈의 사시도.
도 2는 도 1의 I-I'에 따른 단면도.
도 3 내지 도 8은 본 실시예에 따른 전자 소자 모듈의 제조 방법을 공정순으로 도시한 도면.
도 9는 본 발명의 또 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도.
도 10은 도 9에 도시된 전자 소자 모듈의 제조 방법을 설명하기 위한 단면도.
도 11 내지 도 15는 각각 본 발명의 또 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도.
본 발명의 상세한 설명에 앞서, 이하에서 설명되는 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념으로 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 실시예에 불과할 뿐, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 이때, 첨부된 도면에서 동일한 구성 요소는 가능한 동일한 부호로 나타내고 있음을 유의해야 한다. 또한, 본 발명의 요지를 흐리게 할 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략할 것이다. 마찬가지의 이유로 첨부 도면에 있어서 일부 구성요소는 과장되거나 생략되거나 또는 개략적으로 도시되었으며, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다.
이하, 본 발명의 실시예를 첨부된 도면에 의거하여 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 전자 소자 모듈의 사시도이고 도 2는 도 1의 I-I'에 따른 단면도이다.
도 1 및 도 2를 참조하면, 본 실시예에 따른 전자 소자 모듈(100)은 기판(10), 전자 소자(1), 밀봉부(40), 및 차폐부(70)를 포함하여 구성된다.
기판(10)은 다수의 절연층(17)과 다수의 배선층(16)이 반복적으로 적층되어 형성된 다층 기판일 수 있다. 그러나 필요에 따라 하나의 절연층(17) 양면에 배선층(16)이 형성된 양면 기판으로 구성될 수도 있다. 예컨대, 본 실시예의 기판(10)으로는 당 기술분야에서 잘 알려진 다양한 종류의 기판(예를 들어, 인쇄 회로 기판, 연성 기판, 세라믹 기판, 유리 기판 등)이 이용될 수 있다.
절연층(17)의 재료는 특별히 한정되는 않는다. 예를 들어 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 와 같은 절연 물질이 사용될 수 있다.
배선층(16)은 후술되는 전자 소자(1)와 전기적으로 연결될 수 있다. 또한 차폐부(70)와도 전기적으로 연결될 수 잇다.
배선층(16)의 재료로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질이 사용될 수 있다.
절연층(17)의 내부에는 적층 배치되는 배선층들(16)을 상호 연결하기 위한 층간 접속 도체들(15)이 배치될 수 있다.
또한 기판(10)의 표면에는 절연 보호층이 배치될 수 있다. 절연 보호층은 솔더레지스트(solder resist)로 형성될 수 있으며, 절연층(17)의 상부면과 하부면에서 절연층(17)과 배선층(16)을 모두 덮는 형태로 배치된다. 이에 절연층(17)의 상부면이나 하부면에 배치되는 배선층(16)을 보호한다.
본 실시예의 기판(10)은 제1면과 제1면의 반대면인 제2면을 포함한다. 제1면은 전자 소자들이 실장되는 면을 의미하고, 제2면은 전자 소자 모듈(100)을 메인 기판에 실장할 때, 메인 기판과 대면하는 면을 의미한다.
기판(10)의 제1면에는 전자 소자(1)를 실장하기 위한 실장용 전극들(16a), 그리고 차폐벽과 연결되는 적어도 하나의 접지 전극(16b)이 배치될 수 있다.
또한 기판(10)의 제2면에는 솔더 볼과 같은 접속 단자(19)가 접합되기 위한 접속 전극들(18)이 배치될 수 있다. 따라서 본 실시예의 전자 소자 모듈(100)은 접속 전극들(18)과 접속 단자들(19)을 통해 외부와 전기적으로 연결될 수 있다.
전자 소자(1)는 기판(10)의 일면에 실장된다. 전자 소자(1)는 능동 소자와 수동 소자와 같은 다양한 소자들을 포함하며, 기판(10) 상에 실장될 수 있는 소자나 부품들이라면 모두 전자 소자(1)로 이용될 수 있다.
또한 전자 소자(1)는 동작 시 전자기파가 방출되거나, 외부에서 유입되는 전자기파로부터 보호되어야 하는 소자를 포함할 수 있다.
밀봉부(40)는 기판(10)의 제1면에 배치되어 전자 소자(1)를 밀봉한다. 밀봉부(40)는 전자 소자(1)를 외부에서 둘러싼 형태로 고정함으로써 외부의 충격으로부터 전자 소자(1)를 안전하게 보호한다.
본 실시예에 따른 밀봉부(40)는 절연성 재질로 형성된다. 예를 들어, 밀봉부(40)는 에폭시몰딩컴파운드(EMC)와 같은 수지 재질로 형성될 수 있으나 이에 한정되는 것은 아니다. 또한 본 실시예에 따른 밀봉부(40)는 내측 밀봉부(40a)와 외측 밀봉부(40b)를 포함할 수있다.
내측 밀봉부(40a)는 후술되는 차폐벽(20)에 의해 규정되는 내부 공간에 배치되는 부분으로, 상기한 내측 공간에 배치되는 전자 소자들(1)을 밀봉한다.
밀봉부(40)는 중 외측 밀봉부(40b)는 차폐벽(20)의 외부 공간에 배치되는 부분을 의미한다.
본 실시예에서 내측 밀봉부(40a)와 외측 밀봉부(40b)는 서로 연결되지 않고, 차폐벽(20)과 차폐층(30)에 의해 완전히 분리된다. 그러나 이에 한정되는 것은 아니며, 필요에 따라 부분적으로 연결되도록 구성하는 것도 가능하다.
차폐부(70)는 외부로부터 전자 소자(1)으로 유입되거나, 전자 소자(1)에서 외부로 유출되는 전자기파를 차폐한다.
본 실시예의 차폐부(70)는 차폐벽(20)과 차폐층(30)을 포함한다.
차폐벽(20)은 밀봉부(40)의 내부에 배치되며, 밀봉부(40)의 표면 중 측면과 나란하게 배치된다. 따라서 차폐벽(20)은 밀봉부(40)의 측면으로부터 일정 거리 이격 배치되어 밀봉부(40)의 외부로 노출되지 않으며, 내측 밀봉부(40a)를 둘러 싸는 형태로 배치될 수 있다.
차폐벽(20)은 기판(10)의 접지 전극(16b)에 전기적/물리적으로 연결될 수 있다. 예컨대, 차폐벽(20)은 접지 전극(16b) 상에 배치될 수 있다.
차폐벽(20)의 상단은 밀봉부(40)의 상부면과 동일한 평면 상에 배치될 수 있다. 구체적으로, 차폐벽(20)과 차폐층(30) 사이의 계면은 밀봉부(40)와 차폐층(30) 사이의 계면과 동일한 평면 상에 배치될 수 있다. 이는 후술되는 제조 방법에서 그라인딩 방식을 수행함에 따라 구현될 수 있다.
차폐벽(20)의 하단은 기판의 접지 전극(16b)에 접합될 수 있다. 차폐벽(20)의 하단은 전체가 접지 전극(16b)에 접합될 수 있으나, 이에 한정되는 것은 아니며, 부분적으로 접지 전극(16b)에 접합되도록 구성될 수도 있다.
차폐벽(20)은 도전성 물질로 형성되며, 금속이나, 전도성 필러(filler)가 함유된 고분자 물질로 형성될 수 있다. 예컨대, 차폐벽(20)은 전도성 필러를 포함하는 도전성 페이스트를 이용하여 형성할 수 있으나, 이에 한정되는 것은 아니다.
차폐층(30)은 밀봉부(40)의 표면 중 일면(예컨대 도 2에서 상면)을 따라 형성된다. 차폐층(30)은 금속 재질과 같은 도전성 물질(예컨대, Cu, Ag, Au, Ni, Pt, Pd, 또는 이 중 적어도 하나를 포함하는 합금)로 형성되며, 차폐벽(20)을 매개로 기판(10)의 접지 전극(16b)과 전기적으로 연결된다.
차폐층(30)은 밀봉부(40)의 외부면에 도전성 분말을 포함하는 수지재를 도포하거나, 금속 박막을 형성함으로써 마련될 수 있다. 예를 들어, 본 실시예에 따른 차폐층(30)은 밀봉부(40)의 외부면에 스퍼터링(sputtering) 방식으로 형성된 금속 박막일 수 있다. 그러나 이에 한정되는 것은 아니며, 금속 박막을 형성하기 위해 스프레이 코팅, 스크린 프린팅(screen printing), 기상증착법, 전해 도금, 비전해 도금과 같은 다양한 기술들이 사용될 수 있다.
차폐층(30)은 차폐벽(20)의 상면에도 배치되어 차폐벽(20)과 전기적으로 연결된다.
본 실시예에서 차폐부(70)를 구성하는 차폐층(30)과 차폐벽(20)은 각각 별도의 제조 공정을 통해 형성된다. 따라서 차폐층(30)과 차폐벽(20)은 서로 다른 재질로 구성된다.
이상과 같이 구성되는 본 실시예에 따른 전자 소자 모듈(100)은 밀봉부(40)나 차폐부(70)를 통해 기판(10)에 실장되는 전자 소자(1)를 외부 환경으로부터 보호할 수 있을 뿐만 아니라, 전자파를 용이하게 차폐할 수 있다.
또한, 차폐벽(20)의 외부에 밀봉부(40)가 배치되므로, 외부 환경에 의해 차폐벽(20)이 파손되는 것을 방지할 수 있다.
더하여, 차폐층(30)을 박막 형태로 형성하므로, 차폐층(30)의 두께를 최소화할 수 있으며, 이에 차폐층(30)으로 인해 전자 소자 모듈(100)의 두께가 증가하는 것을 최소화할 수 있다.
다음으로 본 실시예에 따른 전자 소자 모듈의 제조 방법을 설명한다.
도 3 내지 도 8은 본 실시예에 따른 전자 소자 모듈의 제조 방법을 공정순으로 도시한 도면이다.
먼저 도 3에 도시된 바와 같이, 기판(10)의 제1면에 전자 소자들(1)을 실장한다.
본 실시예에 따른 기판(10)은 다층 복수의 층으로 형성된 다층 회로 기판으로, 전기적으로 연결되는 다수의 배선층(16)을 포함하며, 배선층(16) 중 적어도 일부는 접지 전극(16b)으로 이용된다.
한편, 본 제조 방법에서 마련되는 기판(10)은 판넬(panel) 형태 또는 스트립(strip)의 형태의 기판(이하 스트립 기판)이 이용될 수 있다. 스트립 기판(10)은 다수의 전자 소자 모듈을 동시에 제조하기 위한 것으로, 스트립 기판(10) 상에는 다수의 개별 패키지 영역(S)이 구분되어 있으며, 이러한 다수의 개별 패키지 영역(S) 별로 다수의 전자 소자 모듈(100)이 동시에 제조될 수 있다.
전자 소자들(1)은 솔더(solder)와 같은 도전성 접착제를 통해 기판(10)에 접합될 수 있다.
이어서, 전자 소자들(1)을 밀봉하며 기판(10)의 제1면에 밀봉부(40)를 형성한다.
밀봉부(40)는 기판(10)의 제1면 전체에 형성될 수 있다. 따라서, 밀봉부(40)는 전자 소자들(1) 전체를 매립하는 형태로 형성된다.
본 단계에서 밀봉부(40)는 트랜스퍼 몰딩 방식을 통해 에폭시몰딩컴파운드(EMC)와 같은 절연성 재료를 성형하여 제조될 수 있으나 이에 한정되는 것은 아니다.
스트립 기판(10)을 이용하는 경우, 밀봉부(40)는 스트립 기판(10)의 개별 패키지 영역(S)을 모두 덮는 일체형으로 형성될 수 있다. 그러나 필요에 따라 밀봉부(40)를 개별 패키지 영역(S) 별로 각각 분리하여 형성할 수도 있다.
이어서, 도 4에 도시된 바와 같이, 밀봉부(40)를 부분적으로 제거하여 트렌치(60)를 형성한다.
트렌치(60)는 기판(10)의 접지 전극이 배치된 위치를 따라 밀봉부(40)를 제거함으로써 형성할 수 있다. 트렌치(60)를 통해 기판(10)의 제1면은 외부로 노출된다. 따라서 트렌치(60)의 바닥면은 기판(10)의 제1면으로 형성될 수 있다.
또한 트렌치(60)의 바닥면에는 접지 전극(16a)이 배치된다. 따라서 트렌치(60)가 형성되면, 접지 전극(16a)은 트렌치(60)를 통해 외부로 노출될 수 있다.
트렌치(60)는 레이저를 이용해 밀봉부(40)를 부분적으로 제거함으로써 형성할 수 있다. 이때 트렌치(60)의 바닥을 형성하는 접지 전극(16a)은 도전성 재질이므로 레이저에 쉽게 제거되지 않는다. 따라서 본 단계에서 레이저에 의해 밀봉부(40)만 제거될 뿐, 기판(10)은 제거되지 않는다.
이어서, 도 5에 도시된 바와 같이, 트렌치(60)의 내부에 도전성 물질(20a)을 충진한 후 경화하여 차폐벽(20)을 형성한다. 도전성 물질(20a)로는 수지와 같은 고분자 물질에 도전성 필러(filler)를 추가한 도전성 페이스트(paste)가 이용될 수 있다. 도전성 필러로는 금(gold), 은(Ag), 구리(Cu), 니켈(Ni)과 같은 금속 입자로 구성될 수 있다. 그러나 이에 한정되는 것은 아니다.
차폐벽(20)이 형성되면, 도 6에 도시된 바와 같이 밀봉부(40)의 상부면을 일정 두께 제거하고 편평하게 연마하는 공정이 추가적으로 수행될 수 있다. 본 공정을 통해 차폐벽(20)의 상단면은 밀봉부(40)의 외부로 노출되고, 밀봉부(40)의 외부로 노출된 차폐벽(20)의 노출면(또는 상면)은 밀봉부(40)의 표면(도 6에서 상면)과 동일한 평면 상에 배치된다.
이어서 도 7에 도시된 바와 같이, 밀봉부(40)와 차폐벽(20)이 형성하는 표면을 따라 차폐층(30)을 형성한다.
차폐층(30)은 밀봉부(40)의 외부면에 도전성 필러를 포함하는 수지재를 도포하거나, 금속 박막을 형성함으로써 이루어질 수 있다. 금속 박막을 형성하는 경우 스퍼터링, 스프레이 코팅, 스크린 프린팅(screen printing), 기상증착법, 전해 도금, 비전해 도금과 같은 다양한 기술들이 사용될 수 있다.
이 과정에서 차폐층(30)은 밀봉부(40)의 외부로 노출된 차폐벽(20)의 표면에도 배치되어 차폐벽(20)과 전기적으로 연결된다.
본 실시예에서 차폐층(30)과 차폐벽(20)은 서로 다른 도전성 물질(예컨대, Cu, Ag, Au, Ni, Pt, Pd, 또는 이 중 적어도 하나를 포함하는 합금)로 형성될 수 있다.
이어서, 도 8에 도시된 바와 같이, 기판(10)과 밀봉부(40)를 절단한다. 이에 도 2에 도시된 전자 소자 모듈(100)을 완성한다.
본 단계에서 절단 공정은 블레이드(90)를 통해 수행될 수 있다.
블레이드(90)는 개별 패키지 영역(S)의 경계를 따라 밀봉부(40)와 기판(10)을 절단한다. 이때, 블레이드(90)는 차폐벽(20)과 접촉하지 않고, 개별 패키지 영역(S)의 경계에 배치되는 밀봉부(40)를 절단한다. 따라서 절단이 완료된 전자 소자 모듈은 차폐벽(20)이 외부로 노출되지 않으며, 밀봉부(40)는 차폐벽(20)의 내부 공간에 배치되는 내측 밀봉부(40a)와, 차폐벽(20)의 외측에 배치되는 외측 밀봉부(40b)로 구분된다.
이상에서 설명한 본 실시예의 제조 방법은 차폐벽과 차폐층을 각각 별도의 공정을 통해 형성한다.
차폐벽을 제조하면서 차폐벽을 제조하는 도전성 물질로 차폐층을 함께 형성하는 경우, 차폐층의 두께를 얇게 형성하기 어렵다. 따라서 이 경우 차폐층으로 인해 전자 소자 모듈의 두께가 증가될 수 있다.
그러나 본 실시예와 같이 별도의 공정을 통해 차폐층(30)을 박막 형태로 형성하는 경우, 전자 소자 모듈의 두께를 최소화할 수 있다.
또한 차폐벽을 생략하고 차폐층을 밀봉부의 측면에도 형성하여 차폐벽을 대신하는 경우도 고려해 볼 수 있다. 그러나 이 경우 밀봉부의 측면에 차폐층을 형성하는 과정에서 차폐층이 기판의 측면까지 확장되기 쉽다.
이처럼 차폐층이 기판의 측면에 형성되는 경우, 차폐층이 기판의 측면으로 노출되는 배선층과 접촉하는 문제가 발생될 수 있다. 또한 후술되는 실시예와 같이 기판에 안테나가 구비되는 경우, 기판의 측면에 배치되는 차폐층이 안테나의 방사를 저해하는 요인으로 작용될 수 있다.
그러나 전술한 바와 같이 본 실시예에 따른 전자 소자 모듈은 차폐층을 밀봉부의 상부면에만 형성하므로 기판의 측면까지 확장되기 어렵다. 따라서 상기한 문제들이 발생되는 것을 방지할 수 있다.
한편, 본 발명에 따른 전자 소자 모듈은 전술한 실시예에 한정되지 않으며, 다양한 응용이 가능하다.
도 9는 본 발명의 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도이고, 도 10은 도 9에 도시된 전자 소자 모듈의 제조 방법을 설명하기 위한 단면도이다.
도 9를 참조하면, 본 실시예에 따른 전자 소자 모듈(200)은 전술한 실시예와 유사하게 구성되며, 차폐벽(20)과 차폐층(30)이 연결되는 부분에 홈(35)이 형성된다는 점에서 차이를 갖는다.
본 실시예에 따른 전자 소자 모듈은, 전술한 제조 방법 중 도 6에 도시된 공정 이후, 차폐층(30)을 형성하기 전에 도 10에 도시된 바와 같이 차폐벽(20)의 상부를 일부 제거하는 공정을 추가적으로 수행함으로써 제조될 수 있다.
차폐벽(20)의 상부를 부분적으로 제거함에 따라, 차폐벽(20)의 상면은 오목한 형태의 홈(35)이 형성되며, 차폐층(30)은 차폐벽(20) 상면에 형성된 홈(35)의 내면을 따라 배치된다.
이와 같이 구성되는 본 실시예에 따른 전자 소자 모듈은 전술한 실시예에 비해 차폐벽(20)과 차폐층(30)의 접합 면적을 확장할 수 있다. 따라서 차폐벽(20)과 차폐층(30) 간의 접합 신뢰성을 높일 수 있다.
도 11은 본 발명의 또 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도이다.
본 실시예에 따른 전자 소자 모듈(300)은 차폐벽(20)의 내부 영역에 배치되고, 전자 소자들(1) 사이에 배치되는 적어도 하나의 차폐 격벽(21)을 포함한다.
차폐 격벽(21)은 차폐벽(20)과 연결될 수 있다. 예컨대, 차폐 격벽(21)은 차폐벽(20)과 일체로 형성될 수 있다.
차폐 격벽(21)은 차폐벽(20)과 동일한 방법을 통해 형성될 수 있다. 따라서 차폐벽(20)과 동일한 재질로 형성되며, 차폐벽(20)과 유사한 형상으로 형성될 수 있다.
이와 같이 차폐 격벽(21)을 구비하는 경우, 전자 소자들(1) 간에 전자기파가 전파되는 것을 차단할 수 있다. 따라서, 전자 소자들(1) 간에 전자기파 간섭이 발생하는 것을 방지할 수 있다.
차폐 격벽(21)은 다양한 형태로 변형될 수 있다. 본 실시예에서 차폐 격벽(21)은 차폐벽(20) 내부 공간을 적어도 2개의 공간으로 구획한다. 그러나 이에 한정되는 것은 아니며, 전자 소자들(1) 사이의 전자기파 간섭을 차단할 수만 있다면 다양한 형태로 배치될 수 있다.
도 12는 본 발명의 또 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도이다.
도 12를 참조하면, 본 실시예에 따른 전자 소자 모듈(400)은 일면 전체가 아닌, 일부분에만 차폐층(300)이 배치된다.
본 실시예에서 차폐층(300)은 내측 밀봉부(40a) 상에만 배치되며, 외측 밀봉부(40b)에는 배치되지 않거나 부분적으로 배치될 수 있다. 따라서 외측 밀봉부(40b)는 일면 중 적어도 일부가 차폐층(30)의 외부로 노출될 수 있다. 그러나 이에 한정되는 것은 아니며, 필요에 따라 내측 밀봉부(40a)에도 부분적으로 배치될 수 있다.
본 실시예의 전자 소자 모듈은 도 6에 도시된 공정을 진행한 후 외측 밀봉부(40b)의 표면에 마스크를 배치한 후, 차폐층(30)을 형성하거나, 도 7에 도시된 공정을 진행한 후 식각 등의 방식으로 외측 밀봉부(40b)의 표면에 형성된 차폐층(30)을 제거함으로써 제조될 수 있다.
외측 밀봉부(40b) 내에는 적어도 하나의 통신 소자(1a)가 배치될 수 있다. 본 실시예의 경우, 칩 형태의 안테나 소자가 기판에 실장되는 예를 도시하고 있다. 그러나 이에 한정되는 것은 아니다.
도 13은 본 발명의 또 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도이다.
도 13을 참조하면, 본 실시예에 따른 전자 소자 모듈(500)은 도 12에 도시된 전자 소자 모듈과 유사하게 구성되며 외측 밀봉부(40b)의 두께에서 차이를 갖는다.
본 실시예의 전자 소자 모듈은 도 7에 도시된 공정을 진행한 후, 그라인딩 방식으로 외측 밀봉부(40b)를 부분적으로 제거함으로써 제조될 수 있다. 이에 따라 외측 밀봉부(40b)는 적어도 일부가 내측 밀봉부(40a)보다 두께가 얇게 형성될 수 있다.
본 실시예에서 외측 밀봉부(14b) 내에는 회로 배선 형태의 안테나(16c)가 구비될 수 있다. 안테나(16c)는 기판(10)의 제1면에 배치될 수 있으나 이에 한정되는 것은 아니며, 필요에 따라 외측 밀봉부(40b)의 표면에 회로 배선의 형태의 안테나를 형성하는 등 다양한 변형이 가능하다.
도 12 및 도 13에 도시된 전자 소자 모듈은 안테나와 같은 통신 소자가 외측 밀봉부(40b)에 매립되더라도 차폐층(30)에 의해 전파가 차단되지 않는다. 따라서 전자기파의 차단이 필요한 소자(1)와, 전파의 방사가 필요한 소자(1a, 16c)를 하나의 모듈에 함께 배치할 수 있다.
도 14는 본 발명의 또 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도이다.
도 14를 참조하면, 본 실시예에 따른 전자 소자 모듈(600)은 밀봉부(40)가 기판의 제1면 중 일부에만 배치된다. 그리고 밀봉부(40)의 외부에 연결 부품(1c)이 배치된다.
연결 부품(1c)은 FPCB나 케이블이 연결되는 커넥터일 수 있다. 따라서 본 실시예의 전자 소자 모듈은 연결 부품(1c)을 통해 외부와 전기적으로 연결된다.
또한 본 실시예의 전자 소자 모듈(600)은 기판(10)의 내부나 일면(예컨대 제2면)에 안테나(16c)가 구비될 수 있다.
안테나(16c)는 회로 배선 형태로 형성될 수 있다. 따라서 기판(10)의 배선층(16) 중 일부가 안테나로 이용될 수 있다. 예컨대, 안테나(16c)는 기판(10)의 제2면 상에 배치되거나, 기판(10)의 내부에 배치되되 기판(10)의 제2면과 인접한 배선층(16)에 배치될 수 있다.
본 실시예의 전자 소자 모듈은 연결 부품(1c)을 통해 외부와 전기적으로 연결되므로, 기판(10)의 제2면 전체를 안테나 영역으로 이용할 수 있다. 따라서 안테나의 크기를 확장할 수 있으며, 이에 안테나의 방사 효율을 높일 수 있다.
한편, 본 실시예에서는 회로 배선 형태로 안테나(16c)를 구성하는 경우를 예로 들고 있으나, 이에 한정되는 것은 아니며, 칩 안테나와 같이 기판에 실장 가능한 소자 형태의 안테나를 마련하여 기판의 제2면에 실장하는 등 다양한 변형이 가능하다.
도 15는 본 발명의 또 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도이다.
도 15를 참조하면, 본 실시예에 따른 전자 소자 모듈(700)은 밀봉부(40) 상면의 모서리가 면취된 형태로 형성된다. 그리고 차폐층(30)은 상기한 면취된 면(C, 이하 면취부)에도 배치된다.
본 실시예에서 차폐층(30)은 스퍼터링 방식을 통해 형성될 수 있다. 이 경우 스퍼터링 타깃으로부터 거리가 멀수록 차폐층(30)은 두께가 감소될 수 있다.
스퍼터링 공정에서 스퍼터링 타깃은 일반적으로 밀봉부의 상부에 위치하므로, 밀봉부(40)의 모서리에 면취부(C)를 형성하는 경우, 면취부(C)에 형성되는 차폐층(30)의 두께는 다른 부분(예컨대 밀봉부 상면)에 비해 상대적으로 얇게 형성될 수 있다. 또한 마찬가지의 이유로, 면취부(C)에 형성되는 차폐층(30)은, 전자 소자 모듈의 가장자리 측으로 갈수록 두께가 얇게 형성된다.
이와 같이 구성되는 본 실시예의 전자 소자 모듈은, 블레이드(도 8의 90)에 의해 절단되는 절단면에서 차폐층(30)의 두께를 최대한 얇게 형성한다.
차폐층(30)의 두께가 두꺼운 경우, 도 8에 도시된 절단 공정에서 블레이드(90)에 의해 차폐층(30)의 일부가 밀봉부(40)로부터 박리되거나, 차폐층(30)의 절단면에 버(burr)가 발생될 수 있다.
그러나 본 실시예와 같이 차폐층(30)의 두께를 최소화하는 경우, 상기한 문제들이 야기되는 것을 최소화할 수 있다.
한편, 상기한 면취부(C)는 전술한 도 6의 공정이 완료된 후, 개별 패키지 영역(S)의 경계를 따라 밀봉부(40) 상에 V 형상의 홈을 형성하여 마련할 수 있다. 그러나 이에 한정되는 것은 아니다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.
더하여 각 실시예들은 서로 조합되어 실시될 수 있다.
100, 200, 300, 400, 500, 600, 700: 전자 소자 모듈
1: 전자 소자
10: 기판
20: 차폐벽
30: 차폐층
40: 밀봉부
40a: 내측 밀봉부
40b: 외측 밀봉부

Claims (16)

  1. 기판;
    상기 기판의 제1면에 실장되는 적어도 하나의 전자 소자;
    상기 기판이 제1면에 배치되는 차폐벽;
    상기 전자 소자와 상기 차폐벽을 내부에 매립하며 상기 기판의 제1면에 배치되는 밀봉부; 및
    상기 밀봉부의 일면에 배치되는 차폐층;
    을 포함하며,
    상기 밀봉부는 적어도 일부가 상기 차폐벽의 외부에 배치되고,
    상기 차폐벽과 상기 차폐층은 서로 다른 재질로 형성되는 전자 소자 모듈.
  2. 제1항에 있어서, 상기 차폐벽은,
    상기 전자 소자를 둘러싸는 형태로 배치되며, 상단 중 적어도 일부가 상기 차폐층과 전기적으로 연결되는 전자 소자 모듈.
  3. 제2항에 있어서,
    상기 차폐벽의 내부 영역에 배치되고, 상기 전자 소자들 사이에 배치되는 차폐 격벽을 더 포함하는 전자 소자 모듈.
  4. 제2항에 있어서, 상기 밀봉부는,
    상기 차폐벽의 내부 공간에 배치되는 내측 밀봉부와, 상기 차폐벽의 외측에 배치되는 외측 밀봉부를 포함하는 전자 소자 모듈.
  5. 제2항에 있어서,
    상기 차폐벽은 전도성 필러가 함유된 고분자 물질로 형성되고,
    상기 차폐층은 금속 재질로 형성되는 전자 소자 모듈.
  6. 제1항에 있어서,
    상기 차폐벽과 상기 차폐층 사이의 계면은 상기 밀봉부와 상기 차폐층 사이의 계면과 동일한 평면 상에 배치되는 전자 소자 모듈.
  7. 제1항에 있어서, 상기 차폐벽은,
    상기 차폐층과 접합되는 상면에 홈이 형성되는 전자 소자 모듈.
  8. 제1항에 있어서,
    상기 기판의 제2면에 배치되는 안테나를 더 포함하는 전자 소자 모듈.
  9. 제4항에 있어서, 상기 외측 밀봉부는,
    일면 중 적어도 일부가 상기 차폐층의 외부로 노출되는 전자 소자 모듈.
  10. 제4항에 있어서, 상기 밀봉부는,
    상기 외측 밀봉부 중 적어도 일부가 상기 내측 밀봉부보다 얇은 두께로 형성되는 전자 소자 모듈.
  11. 제4항에 있어서, 상기 전자 소자는,
    상기 외측 밀봉부 내에 배치되는 적어도 하나의 통신 소자를 더 포함하는 전자 소자 모듈.
  12. 제1항에 있어서, 상기 밀봉부의 일면은,
    모서리 부분을 따라 면취 가공된 형태의 면취부가 형성되는 전자 소자 모듈.
  13. 제12항에 있어서, 상기 차폐층은,
    상기 면취부 상에 배치되는 상기 차폐층은, 가장자리 측으로 갈수록 두께가 얇게 형성되는 전자 소자 모듈.
  14. 기판을 마련하는 단계;
    상기 기판 상에 적어도 하나의 전자 소자를 실장하는 단계;
    상기 전자 소자를 내부에 매립하는 밀봉부를 상기 기판 상에 형성하는 단계:
    상기 밀봉부를 부분적으로 제거하여 트렌치를 형성하는 단계;
    상기 트렌치에 도전성 부재를 충진하여 차폐벽을 형성하는 단계; 및
    상기 밀봉부의 상부면에 차폐층을 형성하는 단계;
    를 포함하며,
    상기 차폐벽은 상기 밀봉부의 외부로 노출되지 않고,
    상기 차폐벽과 상기 차폐층은 서로 다른 재질로 형성되는 전자 소자 모듈 제조 방법.
  15. 제14항에 있어서, 차폐벽을 형성하는 단계 이후,
    상기 차폐벽의 상단에 홈을 형성하는 단계를 더 포함하는 전자 소자 모듈 제조 방법.
  16. 제14항에 있어서, 상기 밀봉부는,
    상기 차폐벽이 형성하는 내부 공간에 배치되는 내측 밀봉부와, 상기 차폐벽의 외측에 배치되는 외측 밀봉부를 포함하는 전자 소자 모듈 제조 방법.
KR1020200050093A 2020-04-24 2020-04-24 전자 소자 모듈 및 그 제조 방법 KR20210131689A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200050093A KR20210131689A (ko) 2020-04-24 2020-04-24 전자 소자 모듈 및 그 제조 방법
US16/994,849 US20210335733A1 (en) 2020-04-24 2020-08-17 Electronic device module and method of manufacturing electronic device module
CN202011109632.3A CN113555347A (zh) 2020-04-24 2020-10-16 电子器件模块及制造该电子器件模块的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200050093A KR20210131689A (ko) 2020-04-24 2020-04-24 전자 소자 모듈 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20210131689A true KR20210131689A (ko) 2021-11-03

Family

ID=78130023

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200050093A KR20210131689A (ko) 2020-04-24 2020-04-24 전자 소자 모듈 및 그 제조 방법

Country Status (3)

Country Link
US (1) US20210335733A1 (ko)
KR (1) KR20210131689A (ko)
CN (1) CN113555347A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11398424B2 (en) * 2020-02-18 2022-07-26 Advanced Semiconductor Engineering, Inc. Semiconductor package structure

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011187677A (ja) * 2010-03-09 2011-09-22 Panasonic Corp モジュール
TWI540698B (zh) * 2010-08-02 2016-07-01 日月光半導體製造股份有限公司 半導體封裝件與其製造方法
JP5664666B2 (ja) * 2011-01-07 2015-02-04 株式会社村田製作所 電子部品モジュールの製造方法、及び電子部品モジュール
TW201818529A (zh) * 2016-11-14 2018-05-16 矽品精密工業股份有限公司 電子封裝件及其製法

Also Published As

Publication number Publication date
CN113555347A (zh) 2021-10-26
US20210335733A1 (en) 2021-10-28

Similar Documents

Publication Publication Date Title
KR102470354B1 (ko) 전자 소자 모듈
KR20200123572A (ko) 전자 소자 모듈 및 그 제조 방법
KR20200001102A (ko) 전자 소자 모듈 및 그 제조 방법
US11382207B2 (en) Electronic device module and method of manufacturing electronic device module
KR102428340B1 (ko) 전자 소자 모듈 및 이를 구비하는 전자 기기
KR20180101832A (ko) 전자 소자 모듈 및 그 제조 방법
US11252812B2 (en) Electronic device module
KR20210131689A (ko) 전자 소자 모듈 및 그 제조 방법
KR102387747B1 (ko) 전자 소자 모듈
KR102518174B1 (ko) 전자 소자 모듈
KR20220018645A (ko) 전자 소자 모듈
KR102505198B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR102297901B1 (ko) 전자 소자 모듈
KR20190129650A (ko) 전자 소자 모듈 및 그 제조 방법
KR20220000087A (ko) 전자 소자 모듈
KR102297902B1 (ko) 전자 소자 모듈
KR20200011181A (ko) 전자 소자 모듈
KR20200013373A (ko) 전자 소자 모듈 및 그 제조 방법
KR20210085450A (ko) 전자 소자 모듈 및 그 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application