CN115881675B - 封装基板、其制备方法、封装结构及电子设备 - Google Patents
封装基板、其制备方法、封装结构及电子设备 Download PDFInfo
- Publication number
- CN115881675B CN115881675B CN202310083760.2A CN202310083760A CN115881675B CN 115881675 B CN115881675 B CN 115881675B CN 202310083760 A CN202310083760 A CN 202310083760A CN 115881675 B CN115881675 B CN 115881675B
- Authority
- CN
- China
- Prior art keywords
- layer
- solder mask
- blank area
- pads
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 68
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 59
- 238000002360 preparation method Methods 0.000 title abstract description 10
- 229910000679 solder Inorganic materials 0.000 claims abstract description 138
- 238000000034 method Methods 0.000 claims description 14
- 238000000059 patterning Methods 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 2
- 101000590281 Homo sapiens 26S proteasome non-ATPase regulatory subunit 14 Proteins 0.000 description 16
- 101001114059 Homo sapiens Protein-arginine deiminase type-1 Proteins 0.000 description 16
- 102100023222 Protein-arginine deiminase type-1 Human genes 0.000 description 16
- 238000005538 encapsulation Methods 0.000 description 13
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000009826 distribution Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 5
- 230000000149 penetrating effect Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000005476 soldering Methods 0.000 description 4
- 101100123053 Arabidopsis thaliana GSH1 gene Proteins 0.000 description 3
- 101100298888 Arabidopsis thaliana PAD2 gene Proteins 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 101150092599 Padi2 gene Proteins 0.000 description 3
- 102100035735 Protein-arginine deiminase type-2 Human genes 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920005992 thermoplastic resin Polymers 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 239000011162 core material Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000011256 inorganic filler Substances 0.000 description 1
- 229910003475 inorganic filler Inorganic materials 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
本申请实施例涉及封装技术领域，旨在解决封装结构的屏蔽层与封装结构底部的焊盘的短路问题，并提供一种封装基板、其制备方法、封装结构及电子设备。其中，所述封装基板包括介质层、多个第一焊盘、以及阻焊层。介质层包括底面，多个第一焊盘和阻焊层均位于底面上。每个所述第一焊盘由所述阻焊层完全暴露，所述阻焊层与每个所述第一焊盘之间形成沟槽；所述底面的边缘区域为裸露的空白区域，且所述空白区域与所述沟槽为间隔的。
Description
技术领域
本申请涉及封装技术领域，具体而言，涉及一种封装基板、其制备方法、封装结构及电子设备。
背景技术
现有的射频前端模组的封装结构，通常设置有屏蔽层，一方面，可以防止射频前端模组内部的大功率辐射，另一方面，可以避免射频前端模组内部被其他外部的辐射干扰。然而，该种设置有屏蔽层的封装结构，需要避免屏蔽层与封装结构的底部的焊盘(也称管脚)的短路问题。
发明内容
本申请第一方面提供一种封装基板。所述封装基板包括：
介质层，包括底面；
多个第一焊盘，位于所述底面上；以及
阻焊层，位于所述底面上，每个所述第一焊盘由所述阻焊层完全暴露，所述阻焊层与每个所述第一焊盘之间形成沟槽；所述底面的边缘区域为裸露的空白区域，且所述空白区域与所述沟槽为间隔的。
所述空白区域与所述沟槽实则都是没有覆盖阻焊层，露出的为介质层。所述空白区域与所述沟槽二者为间隔的，是指二者之间至少有阻焊层隔离开。
本申请实施例的封装基板，从两个层面避免其应用于封装结构时，屏蔽层与封装结构的底部的焊盘(即第一焊盘)之间的短路问题。其一，阻焊层未覆盖介质层的底面的边缘区域，使得底面的边缘区域为裸露的空白区域，如此，降低了封装基板应用于封装结构时屏蔽层形成毛刺的风险。其二，空白区域与沟槽为间隔的，或者说空白区域没有与沟槽连通，且阻焊层与第一焊盘之间具有沟槽，在将封装基板在通过焊球焊接至电子部件或基板的情况下，一方面，空白区域与沟槽之间的阻焊层约束焊锡流动空间，另一方面，沟槽也约束了焊锡流动空间，如此，避免了锡珠的形成，降低了锡珠与屏蔽层短路风险以及第一焊盘之间的短路的风险。
一些实施例中，所述阻焊层开设有多个开口，每个所述开口完全暴露一个对应的所述第一焊盘；每个所述开口的尺寸大于一个对应的所述第一焊盘的尺寸，使得所述阻焊层与每个所述第一焊盘之间形成所述沟槽。也就是说，第一焊盘为非阻焊限定焊盘。由于NSMD焊盘的正面和侧面均可用于与焊球接触并连接，因此，第一焊盘的焊接强度相较于SMD焊盘更佳。
一些实施例中，所述空白区域为所述底面的最外侧的环形的区域。如此，通过将底面的最外侧的环形的区域形成为不存在阻焊层的空白区域，使得该封装基板应用于封装结构时，屏蔽层延伸至封装基板的外端面至最底部时，屏蔽层的终点上移，上移距离即为阻焊层的厚度。因此不会形成毛刺，进而避免了毛刺与底部的第一焊盘短路的风险。
一些实施例中，所述阻焊层包括环形部，所述环形部环绕所述多个第一焊盘并位于所述空白区域和所述多个第一焊盘之间。如此，环形部可形成保护环，起到阻止第一焊盘上的焊锡外溢的作用。
一些实施例中，所述环形部包括相对的内边界和外边界，其中，不同所述沟槽中的最靠近所述空白区域的槽壁的连线定义所述内边界，所述阻焊层的形成所述空白区域的边缘定义所述外边界。该种情况下，环形部为一圈连续且封闭的保护环，可限制第一焊盘在焊接过程中焊锡的流动，避免锡珠的形成，进而避免锡珠导致的第一焊盘与屏蔽层之间短路的现象和/或第一焊盘之间的短路的现象。其他实施例中，环形部可为非连续设置的。
一些实施例中，所述封装基板还包括多个第二焊盘；所述多个第二焊盘位于所述介质层的远离所述阻焊层的一侧，并与所述多个第一焊盘电连接。其中，第二焊盘用于与封装基板待封装的元器件电连接。可理解地，第二焊盘和第一焊盘之间可通过贯穿介质层的过孔电连接，但不限于此。
本申请第二方面提供一种封装基板的制备方法。所述封装基板的制备方法包括：
在底面具有多个第一焊盘的介质层上形成阻焊剂层，所述阻焊剂层至少覆盖所述多个第一焊盘以及所述底面的未形成有所述多个第一焊盘的区域；以及
图案化所述阻焊剂层以形成阻焊层；其中，每个所述第一焊盘由所述阻焊层完全暴露，所述阻焊层与每个所述第一焊盘之间形成沟槽，所述底面的边缘区域为裸露的空白区域，且所述空白区域与所述沟槽为间隔的。
该封装基板的制备方法中，在同一图案化制程中，同时形成阻焊层的沟槽、空白区域以及环形部，简化制程。此外，形成的阻焊层既可避免后续屏蔽层毛刺的生成，又可避免后续焊接过程中锡珠的生成，从而解决了屏蔽层与封装结构的底部第一焊盘的短路的问题。
本申请第三方面提供一种封装结构。所述封装结构包括：
本申请第一方面所述的封装基板；
元器件，位于所述介质层的背离所述多个第一焊盘的一侧，并与所述多个第一焊盘电连接；
封装层，位于所述封装基板上并封装所述元器件，所述封装层包括远离所述封装基板的顶面及连接所述顶面的侧面；以及
屏蔽层，覆盖所述顶面、所述侧面及所述封装基板的与所述侧面共面的外端面。
该封装结构包括本申请第一方面所述的封装基板，因此，其至少具有与上述封装基板相同的优点，在此不再赘述。
一些实施例中，所述封装基板包括多个第二焊盘的情况下，所述元器件与所述第二焊盘电连接。
本申请第四方面提供一种电子设备。所述电子设备包括：
电路板；
本申请第三方面所述的封装结构；以及
焊球，位于所述电路板和所述封装结构之间，并电连接所述电路板和所述多个第一焊盘。
该电子设备包括本申请第三方面所述的封装结构，因此，其至少具有与上述封装结构相同的优点，在此不再赘述。
附图说明
图1为一传统的封装结构的剖面示意图。
图2为图1中第一焊盘和阻焊层在介质层上的分布示意图。
图3为图1中阻焊层在介质层上的分布示意图。
图4为于图1中的封装结构上形成焊球后的剖面示意图。
图5为另一传统的封装结构的剖面示意图。
图6为图5中第一焊盘和阻焊层在介质层上的分布示意图。
图7为图5中阻焊层在介质层上的分布示意图。
图8为于图5中的封装结构上形成焊球后的剖面示意图。
图9为本申请一实施例的封装结构的剖面示意图。
图10为图9中第一焊盘和阻焊层在介质层上的分布示意图。
图11为图9中阻焊层在介质层上的分布示意图。
图12为于图9中的封装结构上形成焊球后的剖面示意图。
主要元件符号说明：
封装结构100、100a、100b
封装基板10、10a、10b
外端面11e
介质层11、DL
底面11b
第一焊盘121、PAD1
第二焊盘122、PAD2
阻焊层13、SM
空白区域131、BA
开口132、OP
环形部 133
内边界 1331
外边界 1332
其他部分 134
布线层M1、M2、M3、M4、M5、M6
元器件20、EC
封装层30、ML
顶面 31
侧面 32
屏蔽层40、SL
焊球200、SB
沟槽S
毛刺 1
锡珠 2
如下具体实施方式将结合上述附图进一步说明本申请。
具体实施方式
图1为一传统的封装结构的剖面示意图。如图1所示，封装结构100a包括封装基板10a、元器件EC、封装层ML以及屏蔽层SL。元器件EC位于封装基板10a上并与封装基板10a电连接。封装层ML位于封装基板10a上并完全包覆元器件EC。屏蔽层SL覆盖的封装层ML外表面并延伸覆盖封装基板10a的外表面。
封装基板10a包括多个布线层、多个介质层DL以及阻焊层SM。图1中示意出了六个布线层，分别为布线层M1、布线层M2、布线层M3、布线层M4、布线层M5、布线层M6。相邻的布线层之间通过介质层DL隔离。不同的布线层之间通过贯穿介质层DL的过孔(图未示)导通。布线层M6包括第一焊盘PAD1，布线层M1包括第二焊盘PAD2。元器件EC与第二焊盘PAD2电连接。阻焊层SM开设有多个开口OP，每个开口OP暴露一个第一焊盘PAD1。如图1和图2所示，阻焊层SM上的开口OP的尺寸小于第一焊盘PAD1的尺寸，开口OP仅暴露第一焊盘PAD1的部分。第一焊盘PAD1在开口OP处裸露出的部分形成焊垫，焊垫的大小取决于阻焊层的开口OP的大小。即第一焊盘PAD1为阻焊层限定(solder mask defined，SMD)焊盘。
此外，图3为图1中阻焊层在介质层上的分布示意图。如图2和图3所示，介质层DL的最外圈的区域(在图2中，为虚线矩形框与介质层DL的侧边之间的区域)，阻焊层SM完整存在。
本申请的发明人发现，如图4所示，由于封装基板10a的最外圈存在阻焊层SM，使得屏蔽层SL延伸至封装基板10a的侧面时，屏蔽层SL的终点到阻焊层SM的底面，容易产生毛刺1。而且，在通过焊球SB将第一焊盘PAD1焊接至其他电子部件(如电路板)过程中，由于第一焊盘PAD1的四周全部为阻焊层，容易形成锡珠2，存在屏蔽层SL与第一焊盘PAD1之间短路的风险。
图5为另一传统的封装结构的剖面示意图。如图5和图1所示，封装结构100b中第一焊盘PAD1同样为SMD焊盘。封装结构100b与封装结构100a的区别在于阻焊层SM的结构。封装结构100b中，在第一焊盘PAD1和介质层DL的侧边之间的区域未设置阻焊层SM，而是形成一空白区域BA。如图6和图7所示，阻焊层SM的外围的轮廓大致呈锯齿形。阻焊层SM的最外圈开窗，使得介质层DL的最外圈未被阻焊层SM覆盖。第一焊盘PAD1的侧边直接暴露在空白区域BA。
本申请的发明人发现，如图8所示，由于封装基板10b的最外圈未覆盖阻焊层SM，在通过焊球SB将第一焊盘PAD1焊接至其他电子部件(如电路板)过程中，第一焊盘PAD1上的焊锡的流动未被约束而容易外溢形成锡珠2，仍存在屏蔽层SL和第一焊盘PAD1之间短路的风险。
为此，本申请实施例提供一种封装基板，以避免屏蔽层与封装结构的底部的焊盘之间的短路问题。该封装基板包括介质层、多个第一焊盘以及阻焊层。介质层包括底面。多个第一焊盘以及阻焊层均位于底面上。每个第一焊盘由所述阻焊层完全暴露，所述阻焊层与每个第一焊盘之间形成沟槽；底面的边缘区域为裸露的空白区域，且空白区域与沟槽为间隔的。
本申请实施例的封装基板，从两个层面避免其应用于封装结构时，屏蔽层与封装结构的底部的焊盘(即第一焊盘)之间的短路问题。其一，阻焊层未覆盖介质层的底面的边缘区域，使得底面的边缘区域为裸露的空白区域，如此，降低了封装基板应用于封装结构时屏蔽层形成毛刺的风险。其二，空白区域与沟槽为间隔的，或者说空白区域没有被沟槽裸露，且阻焊层与第一焊盘之间具有沟槽，在将封装基板在通过焊球焊接至电子部件或基板的情况下，一方面，空白区域与沟槽之间的阻焊层约束焊锡流动空间，另一方面，沟槽也约束了焊锡流动空间，如此，避免了锡珠的形成，降低了锡珠与屏蔽层短路风险以及第一焊盘之间的短路的风险。
此外，本申请实施例还提供上述封装基板的制备方法、应用上述封装基板的封装结构及应用上述封装结构的电子设备。
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。
如图9所示，本申请一实施例的封装结构100包括封装基板10、元器件20、封装层30、以及屏蔽层40。元器件20位于封装基板10上并与封装基板10电连接。封装层30位于封装基板10上并完全包覆元器件20，以封装元器件20。封装层30包括远离封装基板10的顶面31及连接顶面31的多个侧面32。屏蔽层40覆盖的封装层30的顶面31、封装层30的所有侧面32，并延伸覆盖封装基板10与侧面32共面的外端面11e。
元器件20可包括滤波器芯片、低噪声放大器芯片、功率放大器芯片和转换器芯片中的一种或多种的组合。此外，元器件20还可包括电容、电感和电阻等的被动元件中的一种或多种的组合。
封装层30的材料例如为环氧树脂，但不限于此。封装层30可通过塑封工艺形成。封装层30具有固定、密封和保护元器件20的作用。例如，当封装结构100受到外部冲击，例如跌落时，封装层30可以对元器件20起到缓冲作用，从而增强元器件20的可靠性。
屏蔽层40为导电材料，例如，屏蔽层40可为铜或不锈钢，其厚度例如为3至5微米，但不限于此。屏蔽层40可采用气相沉积法、溅射法、电镀法、喷涂法或丝网印刷法等技术来形成，使封装结构具有自屏蔽性能。
封装基板10例如为印刷电路板。封装基板10包括多个布线层、多个介质层DL以及阻焊层13。图9中示意出了六个布线层，自上至下(或者说自元器件20指向封装基板10的方向)，六个布线层分别为布线层M1、布线层M2、布线层M3、布线层M4、布线层M5、布线层M6。相邻的布线层之间通过介质层DL隔离。不同的布线层之间通过贯穿介质层DL的过孔(图未示)导通。布线层M6包括第一焊盘121，布线层M1包括第二焊盘122。元器件20与第二焊盘122电连接。可理解地，布线层M1及布线层M6还包括其他的走线。
介质层DL的材料可以为低介电常数材料如二氧化硅，但不限于此。例如介质层DL的材料还可为诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂以及热固性树脂和热塑性树脂与无机填料一起浸在诸如玻璃纤维(或玻璃布或玻璃织物)的芯材料中的树脂，例如，半固化片。布线层的材料可以为铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料形成，但不限于此。阻焊层13例如为绿油，但不限于此。第一焊盘121例如为铜垫。
以下为描述方便，命名最远离元器件的介质层DL为介质层11。介质层11包括底面11b。布线层M6和阻焊层13位于底面11b上。第二焊盘122位于介质层11远离底面11b的一侧，第二焊盘122与第一焊盘121通过贯穿介质层DL的过孔电连接。如此，元器件20可通过封装基板10与外部器件互连。
可理解地，其他实施例中，布线层及介质层的数量不限于图9所示。
如图10所示，介质层11的底面11b的边缘区域不存在焊盘和阻焊层，阻焊层13的位于底面11b的最外圈的区域开窗，使得底面11b的最外圈的区域形成为裸露的空白(blanking)区域131。空白区域131为底面11b的最外侧的环形的区域，空白区域131与外端面11e连接。如此，屏蔽层40延伸至封装基板10的外端面11e至最底部时，屏蔽层40的终点上移，上移距离即为阻焊层的厚度，因此不会形成毛刺，进而避免了毛刺与底部的第一焊盘121短路的风险。
此外，多个第一焊盘121间隔分布在介质层11的底面11b上。如图11所示，阻焊层13开设有多个开口132。其中，多个开口132和多个第一焊盘121的数量一一对应。每个开口132暴露一个第一焊盘121
请结合参阅图9和图10，每个开口132完全暴露一个对应的第一焊盘121。其中，每个开口132的尺寸大于一个对应的第一焊盘121的尺寸，使得阻焊层13与每个第一焊盘121之间形成沟槽S。沟槽S环绕每个第一焊盘121的四周。其中，第一焊盘121的尺寸小于阻焊层13的开口132，使得第一焊盘121形成的焊垫的大小基本取决于第一焊盘121自身的尺寸。第一焊盘121为非阻焊限定(none solder mask defined，NSMD)焊盘。由于NSMD焊盘的正面和侧面均可用于与焊球接触并连接，因此，第一焊盘121的焊接强度相较于SMD焊盘更佳。
如图12所示，在将第一焊盘121利用焊球200焊接至其他电子部件(如电路板)上时，沟槽S可约束多余的焊锡的流动空间，从而避免锡珠的形成，进而避免锡珠导致的第一焊盘121与屏蔽层40之间短路的现象和/或第一焊盘121之间的短路的现象。
空白区域131与沟槽S为间隔的。或者说，空白区域131与每个开口132为间隔的。空白区域131没有被沟槽S或者说开口132裸露。在空白区域131与沟槽S之间存在有阻焊层。其中，每个第一焊盘121和空白区域131之间均有阻焊层隔绝，以使得阻焊层13包括环绕所有的第一焊盘121且位于空白区域131和所有的第一焊盘121之间的环形部133。环形部133为图10中虚线框与空白区域131之间的部分。需要说明的是，图10中的虚线框为人为定义的虚拟的线，该虚线框只用于示意环形部133的形状而不具有其他含义。
具体地，环形部133形成一圈连续且封闭的保护环(guard ring)，可起到阻止第一焊盘121上的焊锡外溢的作用。其中，环形部133包括相对的内边界1331和外边界1332。图10所示的实施例中，内边界1331和外边界1332均为矩形，环形部133为矩形环。不同沟槽S的最靠近空白区域131的槽壁的连线定义内边界1331，阻焊层13的形成空白区域131的边缘定义环形部133的外边界。其他实施例中，环形部133的形状不限于此。
由于环形部133的设置，可限制第一焊盘121在焊接过程中焊锡的流动，避免锡珠的形成，进而避免锡珠导致的第一焊盘121与屏蔽层40之间短路的现象和/或第一焊盘121之间的短路的现象。可理解地，阻焊层13还包括连接环形部133并覆盖介质层11上不需要焊接的区域的其他部分134。
其他实施例中，环形部133的对应于相邻开口132之间的部分可被去除，即，环形部133可为非连续设置的。具体地，环形部133包括间隔设置的多个子部，每个子部位于开口132和空白区域131之间，以隔离开口132和空白区域131，使开口132和空白区域131为非贯通的，相邻的子部之间为镂空图案，该镂空图案构成空白区域的一部分。
综上，本申请实施例的封装结构中，由于封装基板的阻焊层定义有环绕介质层的底面边缘处四周的空白区域，可减少屏蔽层形成毛刺的风险，进而避免因毛刺而导致的屏蔽层与封装结构的底部的焊盘(即第一焊盘)之间短路的风险。此外，在第一焊盘和空白区域之间阻焊层还形成有保护环，且在每个第一焊盘的周边形成有沟槽，可避免焊锡流动而形成锡珠，进而降低因锡珠而导致的屏蔽层与封装结构的底部的焊盘(即第一焊盘)短路的风险和/或第一焊盘之间短路的风险。
此外，本申请实施例还提供上述封装基板的制备方法。该封装基板的制备方法包括以下步骤S1至S3。可理解地，某些步骤可省略或合并。
步骤S1：提供具有多个第一焊盘的介质层。
一些实施例中，步骤S1中提供的可以为如图9所示的具有多个布线层和多个介质层DL的线路板。其中，布线层M6形成在介质层11的底面11b上，布线层M6包括多个第一焊盘121。布线层M1位于介质层11远离底面11b的一侧，并包括多个第二焊盘122以与待封装的元器件电连接。其他实施例中，步骤S1中，提供的线路板包含的介质层及布线层的数量可变更。例如，布线层M2、布线层M3、布线层M4中的一层或多层可被省略，又或者，提供的线路板具有多于6层的布线层。
步骤S2：在介质层上形成阻焊剂层。
具体地，阻焊剂层(图未示)完全覆盖多个第一焊盘121以及底面11b的暴露的区域。
步骤S3：图案化阻焊剂层以形成阻焊层。每个所述第一焊盘由所述阻焊层完全暴露，所述阻焊层与每个所述第一焊盘之间形成沟槽，所述底面的边缘区域为裸露的空白区域，且所述空白区域与所述沟槽为间隔的。
具体地，在步骤S3中，阻焊剂层的位于底面的最外侧的环形区域被刻蚀掉，而形成一个阻焊层空白的环形带(即空白区域)；阻焊剂层在空白区域与第一焊盘之间的部分被保留，而形成阻焊层的环形部，同时，每个第一焊盘上方以及四周的阻焊剂层被刻蚀掉，以使每个第一焊盘从一个开口中裸露出，且每个第一焊盘的四周形成有沟槽。
该封装基板的制备方法中，在同一图案化制程中，同时形成阻焊层的沟槽、空白区域以及环形部，简化制程。此外，形成的阻焊层既可避免后续屏蔽层毛刺的生成，又可避免后续焊接过程中锡珠的生成，从而解决了屏蔽层与封装结构的底部第一焊盘的短路的问题。
本申请实施例还提供应用上述封装结构的电子设备(图未示)。其中，该电子设备包括电路板(图未示)、上述的封装结构100以及焊球200。焊球200位于电路板和所述封装结构100之间，并电连接电路板和多个第一焊盘121。电子设备可为手机、平板电脑等移动终端，也可为智能手表或手环等穿戴电子设备，也可为电视机等具有射频需求的电子设备，在此不作限定。
以上实施方式仅用以说明本申请的技术方案而非限制，尽管参照以上较佳实施方式对本申请进行了详细说明，本领域的普通技术人员应当理解，可以对本申请的技术方案进行修改或等同替换都不应脱离本申请技术方案的精神和范围。
Claims (5)
1.一种封装结构，其特征在于，包括：
封装基板，所述封装基板包括：
介质层，包括底面；
多个第一焊盘，位于所述底面上；以及
阻焊层，位于所述底面上，每个所述第一焊盘由所述阻焊层完全暴露，所述阻焊层与每个所述第一焊盘之间形成沟槽；所述底面的最外侧的、连续且封闭的环形区域为裸露所述介质层的空白区域；所述阻焊层包括一圈连续且封闭的环形部，所述环形部环绕所述多个第一焊盘，并位于所述空白区域和所述多个第一焊盘之间，所述环形部为相对的内边界和外边界之间的阻焊层，不同所述沟槽中的最靠近所述空白区域的槽壁的连线定义所述内边界，所述阻焊层的形成所述空白区域的边缘定义所述外边界，所述空白区域与所述沟槽被所述环形部隔开；
元器件，位于所述介质层的背离所述多个第一焊盘的一侧，并与所述多个第一焊盘电连接；
封装层，位于所述封装基板上并封装所述元器件，所述封装层包括远离所述封装基板的顶面及连接所述顶面的侧面；以及
屏蔽层，覆盖所述顶面、所述侧面及所述封装基板的与所述侧面共面的外端面，所述空白区域与所述外端面连接，所述屏蔽层的终点与所述空白区域平齐，所述屏蔽层与所述环形部被所述空白区域隔开。
2.如权利要求1所述的封装结构，其特征在于，所述阻焊层开设有多个开口，每个所述开口完全暴露一个对应的所述第一焊盘；每个所述开口的尺寸大于一个对应的所述第一焊盘的尺寸，使得所述阻焊层与每个所述第一焊盘之间形成所述沟槽。
3.如权利要求2所述的封装结构，其特征在于，所述封装基板还包括多个第二焊盘，所述多个第二焊盘位于所述介质层的远离所述阻焊层的一侧，并与所述多个第一焊盘及所述元器件电连接。
4.一种电子设备，其特征在于，包括：
电路板；
如权利要求1至3中任意一项所述的封装结构；以及
焊球，位于所述电路板和所述封装结构之间，并电连接所述电路板和所述多个第一焊盘。
5.一种封装基板的制备方法，所述封装基板应用于如权利要求1至3中任意一项所述的封装结构，其特征在于，所述封装基板的制备方法包括：
在底面具有多个第一焊盘的介质层上形成阻焊剂层，所述阻焊剂层至少覆盖所述多个第一焊盘以及所述底面的未形成有所述多个第一焊盘的区域；以及
图案化所述阻焊剂层以形成阻焊层；其中，每个所述第一焊盘由所述阻焊层完全暴露，所述阻焊层与每个所述第一焊盘之间形成沟槽，所述底面的最外侧的、连续且封闭的环形区域为裸露所述介质层的空白区域，所述阻焊层包括一圈连续且封闭的环形部，所述环形部环绕所述多个第一焊盘，并位于所述空白区域和所述多个第一焊盘之间，所述环形部为相对的内边界和外边界之间的阻焊层，不同所述沟槽中的最靠近所述空白区域的槽壁的连线定义所述内边界，所述阻焊层的形成所述空白区域的边缘定义所述外边界，所述空白区域与所述沟槽被所述环形部隔开，所述空白区域与所述沟槽在所述图案化的制程中同时形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310083760.2A CN115881675B (zh) | 2023-02-08 | 2023-02-08 | 封装基板、其制备方法、封装结构及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310083760.2A CN115881675B (zh) | 2023-02-08 | 2023-02-08 | 封装基板、其制备方法、封装结构及电子设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115881675A CN115881675A (zh) | 2023-03-31 |
| CN115881675B true CN115881675B (zh) | 2024-04-02 |
Family
ID=85760908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310083760.2A Active CN115881675B (zh) | 2023-02-08 | 2023-02-08 | 封装基板、其制备方法、封装结构及电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115881675B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104716053A (zh) * | 2013-12-13 | 2015-06-17 | 株式会社东芝 | 半导体装置的制造方法及半导体装置 |
| JP2016034005A (ja) * | 2014-07-31 | 2016-03-10 | 京セラサーキットソリューションズ株式会社 | 配線基板の製造方法 |
| CN107564878A (zh) * | 2017-08-15 | 2018-01-09 | 华天科技（昆山）电子有限公司 | 凸点增强型封装结构 |
| CN112825318A (zh) * | 2019-11-21 | 2021-05-21 | 三星电机株式会社 | 电子组件模块 |
| CN215266288U (zh) * | 2021-04-30 | 2021-12-21 | 深圳荣耀智能机器有限公司 | 封装基板、封装结构及电子设备 |
| CN115279021A (zh) * | 2022-08-05 | 2022-11-01 | 杭州逗酷软件科技有限公司 | 电路板与电子设备 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6107998B1 (ja) * | 2016-03-23 | 2017-04-05 | Tdk株式会社 | 電子回路パッケージ |
-
2023
- 2023-02-08 CN CN202310083760.2A patent/CN115881675B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104716053A (zh) * | 2013-12-13 | 2015-06-17 | 株式会社东芝 | 半导体装置的制造方法及半导体装置 |
| JP2016034005A (ja) * | 2014-07-31 | 2016-03-10 | 京セラサーキットソリューションズ株式会社 | 配線基板の製造方法 |
| CN107564878A (zh) * | 2017-08-15 | 2018-01-09 | 华天科技（昆山）电子有限公司 | 凸点增强型封装结构 |
| CN112825318A (zh) * | 2019-11-21 | 2021-05-21 | 三星电机株式会社 | 电子组件模块 |
| CN215266288U (zh) * | 2021-04-30 | 2021-12-21 | 深圳荣耀智能机器有限公司 | 封装基板、封装结构及电子设备 |
| CN115279021A (zh) * | 2022-08-05 | 2022-11-01 | 杭州逗酷软件科技有限公司 | 电路板与电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115881675A (zh) | 2023-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7102230B2 (en) | Circuit carrier and fabrication method thereof | |
| US5972734A (en) | Interposer for ball grid array (BGA) package | |
| KR101933408B1 (ko) | 전자부품 패키지 및 이를 포함하는 전자기기 | |
| US7298042B2 (en) | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument | |
| KR100800478B1 (ko) | 적층형 반도체 패키지 및 그의 제조방법 | |
| US6252298B1 (en) | Semiconductor chip package using flexible circuit board with central opening | |
| US5689091A (en) | Multi-layer substrate structure | |
| US5866942A (en) | Metal base package for a semiconductor device | |
| US7049682B1 (en) | Multi-chip semiconductor package with integral shield and antenna | |
| US8693211B2 (en) | Wiring substrate and semiconductor device | |
| US6303878B1 (en) | Mounting structure of electronic component on substrate board | |
| KR100541649B1 (ko) | 테이프 배선 기판과 그를 이용한 반도체 칩 패키지 | |
| US6596560B1 (en) | Method of making wafer level packaging and chip structure | |
| US20080157295A1 (en) | Methods and apparatus for multichip module packaging | |
| US6194778B1 (en) | Semiconductor package with improved cross talk and grounding, and method of manufacturing same | |
| KR20170019023A (ko) | 전자기 간섭 차폐부를 갖는 반도체 패키지 및 제조 방법 | |
| KR20100021899A (ko) | 테이프 배선 기판, 칩-온-필름 패키지 및 장치 어셈블리 | |
| KR20060048884A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3063846B2 (ja) | 半導体装置 | |
| US6596620B2 (en) | BGA substrate via structure | |
| US20090102050A1 (en) | Solder ball disposing surface structure of package substrate | |
| US20040157363A1 (en) | Semiconductor device, method of manufacturing the same, circuit board, and electronic instrument | |
| US9412703B1 (en) | Chip package structure having a shielded molding compound | |
| EP3319120A1 (en) | Semiconductor device | |
| CN115881675B (zh) | 封装基板、其制备方法、封装结构及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |