JP2015053297A - 回路モジュール及び回路モジュールの製造方法 - Google Patents

回路モジュール及び回路モジュールの製造方法 Download PDF

Info

Publication number
JP2015053297A
JP2015053297A JP2013169423A JP2013169423A JP2015053297A JP 2015053297 A JP2015053297 A JP 2015053297A JP 2013169423 A JP2013169423 A JP 2013169423A JP 2013169423 A JP2013169423 A JP 2013169423A JP 2015053297 A JP2015053297 A JP 2015053297A
Authority
JP
Japan
Prior art keywords
thickness
sealing body
shield
circuit module
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013169423A
Other languages
English (en)
Other versions
JP5527785B1 (ja
Inventor
麦谷　英児
Hideji Mugitani
英児 麦谷
甲斐　岳彦
Takehiko Kai
岳彦 甲斐
島村　雅哉
Masaya Shimamura
雅哉 島村
哲夫 佐治
Tetsuo Saji
哲夫 佐治
中村　浩
Hiroshi Nakamura
浩 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2013169423A priority Critical patent/JP5527785B1/ja
Application granted granted Critical
Publication of JP5527785B1 publication Critical patent/JP5527785B1/ja
Publication of JP2015053297A publication Critical patent/JP2015053297A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

【課題】高いシールド効果を有し、かつ低背化に適した回路モジュール及びその製造方法を提供すること。【解決手段】本発明に係る回路モジュールは、回路基板と、実装部品と、封止体と、シールドとを具備する。回路基板は、実装面を有する。実装部品は、実装面に実装されている。封止体は、実装面上に形成され、実装部品を被覆する封止体であって、第１の厚みを有する第１の封止体部分と、第１の厚みより大きい第２の厚みを有する第２の封止体部分とを有する。シールドは、封止体を被覆するシールドであって、第１の封止体部分上に形成され、第３の厚みを有する第１のシールド部分と、第２の封止体部分上に形成され、第３の厚みより小さい第４の厚みを有し、第４の厚みは第２の厚みとの和が、第１の厚みと第３の厚みの和に等しい第２のシールド部分とを有する。【選択図】図９

Description

本発明は、実装部品が回路基板に実装され、封止された回路モジュールに関する。
回路基板に実装された実装部品の周囲を、合成樹脂等からなる封止体によって封止した回路モジュールが利用されている。このような回路モジュールにおいて、電磁波に起因する障害（以下、電磁障害）を防止するため、封止体の表面を導電性材料で被覆し、シールドとして利用するものが存在する。電磁障害には、例えば、干渉や不要輻射等がある。シールドを設けることによって、シールド内の実装部品が発する電磁波に起因するシールド外の電子機器等に対する電磁障害を防止し（Emission改善）、あるいはシールド内の実装部品に対するシールド外からの電磁波に起因する電磁障害が防止される（イミュニティ向上）。
例えば特許文献１には、回路基板に実装された電子部品の周囲が絶縁性樹脂層によって封止され、絶縁性樹脂層の表面が導電性樹脂層によって被覆された回路モジュールが開示されている。導電性樹脂層によってノイズシールド効果が実現されている。
特開２００６−２８６９１５号公報
ここで、上述したシールドは、厚いほど高いシールド効果が得られる。しかしながら、シールドを厚くすると、回路モジュールのサイズ（特に厚み）が大きくなるという問題がある。特に近年、電子装置の小型化が進み、回路モジュールについても小型化（低背化）が要求されている。加えて、シールドを厚くすると、シールド材料が多量に必要となり、回路モジュールの製造コストが増大するという問題もある。
以上のような事情に鑑み、本発明の目的は、高いシールド効果を有し、かつ低背化に適した回路モジュール及びその製造方法を提供することにある。
上記目的を達成するため、本発明の一形態に係る回路モジュールは、回路基板と、実装部品と、封止体と、シールドとを具備する。
上記回路基板は、実装面を有する。
上記実装部品は、上記実装面に実装されている。
上記封止体は、上記実装面上に形成され、上記実装部品を被覆する封止体であって、第１の厚みを有する第１の封止体部分と、上記第１の厚みより大きい第２の厚みを有する第２の封止体部分とを有する。
上記シールドは、上記封止体を被覆するシールドであって、上記第１の封止体部分上に形成され、第３の厚みを有する第１のシールド部分と、上記第２の封止体部分上に形成され、前記第３の厚みより小さい第４の厚みを有し、上記第４の厚みは上記第２の厚みとの和が、上記第１の厚みと上記第３の厚みの和に等しい第２のシールド部分とを有する。
上記目的を達成するため、本発明の一形態に係る回路モジュールの製造方法は、回路基板の実装面に実装部品を実装する。
上記実装面上に、上記実装部品を被覆する封止体であって、第１の厚みを有する第１の封止体部分と、上記第１の厚みより大きい第２の厚みを有する第２の封止体部分とを有する封止体を形成する。
上記封止体上に、上記実装面と平行な面を形成するようにシールド材料を塗布し、シールドを形成する。
本発明の実施形態に係る回路モジュールの斜視図である。 同回路モジュールの平面図である。 同回路モジュールの断面図（図２中Ａ−Ａ線）である。 同回路モジュールの実装部品の配置を示す模式図である。 同回路モジュールの封止体の平面図である。 同回路モジュールの封止体の断面図（図５中Ｂ−Ｂ線）である。 同回路モジュールの封止体の厚みを示す模式図である。 同回路モジュールの封止体の厚みを示す模式図である。 同回路モジュールの断面図（図２中Ｂ−Ｂ線）である。 同回路モジュールのシールドの厚みを示す模式図である。 同回路モジュールの製造方法を示す模式図である。 同回路モジュールの製造方法を示す模式図である。 本発明の第１の変形例に係る回路モジュールの断面図である。 本発明の第２の変形例に係る回路モジュールの封止体及びシールドの厚みを示す模式図である。
本発明の一実施形態に係る回路モジュールは、回路基板と、実装部品と、封止体と、シールドとを具備する。
上記回路基板は、実装面を有する。
上記実装部品は、上記実装面に実装されている。
上記封止体は、上記実装面上に形成され、上記実装部品を被覆する封止体であって、第１の厚みを有する第１の封止体部分と、上記第１の厚みより大きい第２の厚みを有する第２の封止体部分とを有する。
上記シールドは、上記封止体を被覆するシールドであって、上記第１の封止体部分上に形成され、第３の厚みを有する第１のシールド部分と、上記第２の封止体部分上に形成され、前記第３の厚みより小さい第４の厚みを有し、上記第４の厚みは上記第２の厚みとの和が、上記第１の厚みと上記第３の厚みの和に等しい第２のシールド部分とを有する。
この構成によれば、厚みの厚い第１のシールド部分によって、実装部品のうちシールドの必要性が大きい実装部分に対して高いシールド効果が得られる。ここで、シールドの全体を厚くすると、回路モジュールの厚みが大きくなり、回路モジュールを低背化させることが困難となる。これに対し、上記構成によれば、厚みの大きい第１のシールド部分が厚みの小さい第１の封止体部分上に形成されるため、回路モジュールの厚みを維持したまま、シールドの必要性の高い実装部品を有効にシールドすることが可能であり、即ち高いシールド効果を有し、かつ低背化に適した回路モジュールとすることが可能である。
上記実装部品は、ＲＦ（Radio Frequency）回路を構成するＲＦ部品を含み、
上記第１の封止体部分は、上記ＲＦ部品を被覆してもよい。
通信機器等に利用されるＲＦ回路は、回路モジュールの外部からの電磁障害の影響を受けやすく、また回路モジュールの外部に対して電磁障害を与えやすい。このため、ＲＦ回路はシールドによって保護する必要性が高い。上記構成によれば、ＲＦ回路を構成するＲＦ部品を第１の封止体部分が被覆し、即ちＲＦ部品上に厚みの大きい第１のシールド部分が配置されるため、ＲＦ回路に対して高いシールド効果を発生させることが可能である。
上記第２の封止体部分は、上記実装部品のうち上記実装面からの実装高が最も高い実装部品を被覆し、上記第２の厚みは上記実装高が最も高い実装部品の実装高より大きく、
上記第１の封止体部分は、上記実装高が最も高い実装部品を被覆せず、上記第１の厚みは上記実装高が最も高い実装部品の実装高より小さい
第２の封止体部分は実装高が最も高い実装部品（以下、最高実装部品とする）を被覆する必要があるため、第２の封止体部分は最高実装部品の実装高以下の厚みとすることはできない。しかしながら、第１の封止体部分は最高実装部品の実装高より小さい厚みとすることができる。即ち、回路モジュールの厚みが最高実装部品の実装高によって決定される場合であっても、最高実装部品の実装高に係わらず第１のシールド部分の厚み（第３の厚み）を大きくすることが可能である。
上記第３の厚みは７５μｍ以上２００μｍ以下であり、
上記第４の厚みは１μｍ以上７５μｍ以下であってもよい。
この構成によれば、シールドは、７５μｍ以上２００μｍの厚みを有する第１のシールド部分によって高いシールド効果を発生させることができ、１μｍ以上７５μｍの厚みを有する第２のシールド部分によって回路モジュールの厚みの増加を防止することが可能である。
本発明の一実施形態に係る回路モジュールの製造方法は、回路基板の実装面に実装部品を実装する。
上記実装面上に、上記実装部品を被覆する封止体であって、第１の厚みを有する第１の封止体部分と、上記第１の厚みより大きい第２の厚みを有する第２の封止体部分とを有する封止体を形成する。
上記封止体上に、上記実装面と平行な面を形成するようにシールド材料を塗布し、シールドを形成する。
この構成によれば、第１の封止体部分の厚み（第１の厚み）と第１のシールド部分の厚み（第３の厚み）の和と、第２の封止部分の厚み（第２の厚み）と第４のシールド部分の厚み（第４の厚み）の和を等しくすることが可能であり、第１の封止体部分上に第１のシールド部分が形成され、第２の封止体部分上に第２のシールド部分が形成された回路モジュールを製造することが可能となる。
［回路モジュールの構成］
図１は、本実施形態に係る回路モジュール１００の斜視図であり、図２は回路モジュール１００の平面図である。図３は回路モジュール１００の断面図であり、図２におけるＡ−Ａ線の断面図である。なお各図において、Ｘ方向、Ｙ方向及びＺ方向は互いに直交する方向を示す。
図１乃至図３に示すように、回路モジュール１００は、回路基板１０１、実装部品１０２、封止体１０３及びシールド１０４を備える。回路モジュール１００の大きさや形状は特に限定されないが、例えば数十ｍｍ角で厚み数ｍｍの直方体形状であるものとすることができる。
回路基板１０１は、実装部品１０２等が実装される基板である。回路基板１０１は、ガラスエポキシ系材料や絶縁性セラミック材料等の絶縁性材料からなる層が積層された多層基板であるものとすることができ、その層内には、図示しない層内配線が形成されているものとすることができる。以下、回路基板１０１の、実装部品１０２が実装される側の面を実装面１０１ａとする。
実装部品１０２は、実装面１０１ａに実装された部品である。図４は、実装部品１０２の配置例を示す平面図であり、図２においてシールド１０４及び封止体１０３を省略した図である。実装部品１０２は、例えば、集積回路（ＩＣ）、コンデンサ、インダクタ、抵抗、水晶振動子、デュプレクサ、フィルタ、パワーアンプ等である。実装部品１０２は、はんだＨ（図３参照）によるはんだ接合によって実装面１０１ａに実装されているものとすることができる。
ここで、実装部品１０２の一部は、ＲＦ（Radio Frequency）回路を構成する部品であるものとすることができる。以下、ＲＦ回路を構成する実装部品１０２をＲＦ部品１０２ａとする。ＲＦ部品１０２ａは例えば、ＲＦＩＣ（Radio Frequency Integrated Circuit）、ＤＣ−ＤＣコンバータ、パワーアンプ、プロセッサ等である。
図４に示すように、ＲＦ部品１０２ａは回路基板１０１上の一定領域に実装されるものとすることができる。以下、ＲＦ部品１０２ａが実装される範囲をＲＦ領域１０２Ｒとする。なお、ＲＦ領域１０２Ｒは、回路基板１０１上において複数が設けられてもよい。
封止体１０３は、封止材料からなり、実装面１０１ａ上において実装部品１０２を被覆する。封止材料は例えば、シリカやアルミナが添加されたエポキシ樹脂等の絶縁性樹脂である。封止体１０３は、実装部品１０２が実装面１０１ａに実装された後、流体状の封止材料が実装部品１０２の周囲に充填され、硬化されたものとすることができる。封止体１０３の厚みについては後述する。
シールド１０４は、導電性材料であるシールド材料からなり、電磁障害に対するシールドとして機能する。シールド材料は、例えば、ＡｇやＣｕ等の導電性粒子を含有するエポキシ樹脂等の導電性樹脂であるものとすることができる。シールド１０４の厚みについては後述する。
回路モジュール１００は、以上のような全体構成を有する。上述のように実装部品１０２を被覆する封止体１０３の周囲にシールド１０４が設けられており、実装部品１０２に対する電磁障害や実装部品１０２による回路モジュール１００外への電磁障害がシールド１０４によって防止されている。
［封止体及びシールドの厚みについて］
封止体１０３の厚みについて説明する。図５は封止体１０３の平面図であり、図２においてシールド１０４を省略した図である。図６は、封止体１０３等の断面図であり、図５におけるＢ−Ｂ線の断面図である。
図５及び図６に示すように、封止体１０３は、第１封止体部分１０３ａと第２封止体部分１０３ｂを有する。第１封止体部分１０３ａと第２封止体部分１０３ｂは封止体１０３において厚みが異なる部分である。
図７は、第１封止体部分１０３ａと第２封止体部分１０３ｂの厚みを示す模式図である。同図に示すように、封止体１０３の厚みとは、実装面１０１ａから封止体１０３の表面までの厚みを意味する。第１封止体部分１０３ａの厚みを厚みＤ１とし、第２封止体部分１０３ｂの厚みを厚みＤ２とすると、厚みＤ２は厚みＤ１より大きい。
ここで、図５に示すように、第１封止体部分１０３ａは、少なくともＲＦ領域１０２Ｒを被覆するものとすることができる。また、第１封止体部分１０３ａはＲＦ領域１０２Ｒに加えさらに他の領域を被覆するものであってもよい。
図８は、封止体１０３の厚みと実装部品１０２の高さの関係を示す模式図である。同図に示すように実装部品１０２のうち、実装高（実装面１０１ａからの高さ）が最も高い実装部品を最高実装部品１０２ｂとし、最高実装部品１０２ｂの実装高を高さＨとする。第１封止体部分１０３ａは、最高実装部品１０２ｂを被覆せず、第２封止体部分１０３ｂは最高実装部品１０２ｂを被覆するものとすることができる。
図８に示すように、第２封止体部分１０３ｂの厚みＤ２は、最高実装部品１０２ｂが露出しないように少なくとも高さＨより大きくする必要がある。一方、第１封止体部分１０３ａは最高実装部品１０２ｂを被覆しないので、第１封止体部分１０３ａの厚みＤ１は高さＨよりも小さくすることが可能である。
一般に、最高実装部品１０２ｂとなり得るのはプロセッサやメモリであり、ＲＦ回路を構成するＲＦ部品はプロセッサやメモリより実装高が小さい場合がほとんどである。即ち、第１封止体部分１０３ａがＲＦ領域１０２Ｒを被覆する場合には、第１封止体部分１０３ａは最高実装部品１０２ｂを被覆しないものとなる。
なお、第１封止体部分１０３ａと第２封止体部分１０３ｂの間には、図６等に示すように、封止体１０３の厚みが漸次変化する部分（傾斜する部分）が設けられるものとすることができる。また、第１封止体部分１０３ａと第２封止体部分１０３ｂが隣接し、即ち第１封止体部分１０３ａと第２封止体部分１０３ｂが段差を形成するように構成されていてもよい。
シールド１０４の厚みについて説明する。図９は回路モジュール１００の断面図であり、図２におけるＢ−Ｂ線の断面図である。同図に示すように、シールド１０４は、第１シールド部分１０４ａと第２シールド部分１０４ｂを有する。第１シールド部分１０４ａと第２シールド部分１０４ｂはシールド１０４において厚みが異なる部分である。図７及び図９に示すように、第１シールド部分１０４ａは第１封止体部分１０３ａ上に形成され、第２シールド部分１０４ｂは第２封止体部分１０３ｂ上に形成されている。
図１０は、第１シールド部分１０４ａと第２シールド部分１０４ｂの厚みを示す模式図である。同図に示すように、シールド１０４の厚みとは、封止体１０３の表面からシールド１０４の表面までの厚みを意味する。第１シールド部分１０４ａの厚みを厚みＤ３とし、第２シールド部分１０４ｂの厚みを厚みＤ４とする。ここで厚みＤ３は厚みＤ４より大きく、かつ厚みＤ３と厚みＤ４は、厚みＤ１と厚みＤ３の和と、厚みＤ２と厚みＤ４の和が等しくなる厚みである。これにより、シールド１０４の表面は、実装面１０１ａと平行な平面を構成する。
具体的には、厚みＤ３は７５μｍ以上２００μｍ以下とすることができ、厚みＤ４は１μｍ以上７５μｍ以下とすることができる。なお、第１シールド部分１０４ａと第２シールド部分１０４ｂの間には、図９等に示すように、シールド１０４の厚みが漸次変化する部分が設けられるものとすることができる。また、第１シールド部分１０４ａと第２シールド部分１０４ｂが隣接してもよい。
第１シールド部分１０４ａは第１封止体部分１０３ａ上に形成されるため、上述のように、第１封止体部分１０３ａをＲＦ領域１０２Ｒを被覆するように形成した場合には、第１シールド部分１０４ａは、ＲＦ領域１０２Ｒ上に形成される。
［効果］
回路モジュール１００においてシールド１０４は、電磁障害に対するシールドとして機能する。具体的には、シールド１０４によって、回路モジュール１００の外部から実装部品１０２に対する外来ノイズ、干渉、イミュニティ（電磁両立性）障害等が防止される。また、シールド１０４によって、実装部品１０２から回路モジュール１００外への不要輻射等も防止される。
ここで、本実施形態に係るシールド１０４は、厚みの大きい第１シールド部分１０４ａを有しているため、上述したようなシールド効果は第１シールド部分１０４ａにおいて特に有効に発生させることが可能である。
一方で、シールド１０４の全領域の厚みを大きくすると、回路モジュール１００の厚みが大きくなってしまい、回路モジュール１００の小型化（低背化）に対して不利となる。これに対し、本実施形態に係る回路モジュール１００においては、その厚みを維持したまま、必要な部分にのみ高いシールド効果を発生させることが可能である。
特に第２封止体部分１０３ｂの厚みが最高実装部品１０２ｂを被覆する必要から大きくならざるを得ない場合であっても、最高実装部品１０２ｂを被覆しない第１封止体部分１０３ａの厚みは小さくすることが可能である。これにより、回路モジュール１００の厚みを大きくすることなく、第１シールド部分１０４ａの厚みを大きくすることができ、第１シールド部分１０４ａによるシールド効果を十分大きいものとすることが可能である。
ここで、回路モジュール１００に実装することが可能なＲＦ回路は、シールドを施す必要性が大きい。例えば、ＲＦ回路が携帯電話の送信回路に利用される場合、ＲＦ回路からの漏れ電力が他の回路部品（ＧＰＳやセンサ等）に干渉するおそれがある。また、ＲＦ回路を構成するＲＦＩＣ内部の発振信号の高周波が輻射し、回路モジュール１００を搭載した機器がＥＭＩ（Electro Magnetic Interference)規格に不合格となるおそれがある。さらに、回路モジュール１００を搭載した機器の内部におけるＤＣＤＣコンバータのスイッチングノイズ、プロセッサのスイッチングノイズ（デジタルノイズ）や他の通信機器からの送信波がＲＦ回路への妨害波となるおそれがる。
このため、上述のように第１シールド部分１０４ａを、ＲＦ回路を構成するＲＦ領域１０２Ｒ上に形成することにより、回路モジュール１００の厚みを維持したまま、ＲＦ回路を重点的にシールドすることが可能となる。
さらに、シールド１０４は導電性粒子等を含有するシールド材料からなり、封止体１０３を構成する封止材料より高い熱伝導性を有する。第１シールド部分１０４ａは第２シールド部分１０４ｂに比べて実装面１０１ａに接近しているため、第１シールド部分１０４ａの下に位置する実装部品１０２に対して高い報熱効果を発生させることが可能である。例えばＲＦ回路はＲＦＩＣやパワーアンプ等の発熱性の高い部品で構成されることが一般的であるため、放熱性の点でも本実施形態の構成は有効である。
加えて、シールド１０４の一部（第１シールド部分１０４ａ）のみの厚みを厚くすることにより、シールド１０４の全体を厚みを厚くする場合に比べ、シールド材料の使用量を低減することが可能であり、回路モジュール１００の製造コストを抑制することができる。
［回路モジュールの製造方法］
回路モジュール１００の製造方法について説明する。図１１及び図１２は回路モジュール１００の製造方法を示す模式図である。なお、回路モジュール１００は、一枚の回路基板上に複数を同時に形成し、各回路モジュール１００に分割することによって製造することが可能である。
図１１（ａ）に示すように、実装部品１０２が実装された回路基板１０１上に封止材料Ｆを塗布する。封止材料Ｆの塗布は、スピンコート法、スクリーン印刷法、真空印刷法等の各種塗布方法によってすることができる。
続いて、図１１（ｂ）に示すように、塗布した封止材料Ｆ上に開口を有するマスクＭを被せ、さらに封止材料Ｆを塗布する。これにより図１１（ｃ）に示すように２段階の厚みを有する封止材料Ｆが形成される。続いて、封止材料Ｆを硬化させる。封止材料Ｆの硬化は例えばベーキングによってすることができる。
続いて、図１２（ａ）に示すように、硬化させた封止材料Ｆを回路モジュール１００毎にハーフカットする。ハーフカットは例えばダイシングによってすることができる。これにより封止体１０３が形成される。
続いて、図１２（ｂ）に示すように、封止体１０３上にシールド材料Ｓを塗布する。シールド材料Ｓの塗布は例えば印刷によってすることができる。ここで、シールド材料Ｓは、封止体１０３の厚みに係わらず、実装面１０１ａに対して均一な厚みとなるように塗布する。続いて、シールド材料Ｓを硬化させる。シールド材料Ｓの硬化は例えばベーキングによってすることができる。
続いて、図１２（ｃ）に示すように、シールド材料Ｓ及び回路基板１０１を回路モジュール１００毎にカット（フルカット）し、シールド１０４を形成する。このカットは例えばダイシングによってすることができる。これにより、図９に示すような回路モジュール１００が製造される。なお、回路モジュール１００の製造方法はここに示すものに限られない。
［変形例］
本実施形態に係る回路モジュール１００の変形例について説明する。
（第１の変形例）
図１３は、第１の変形例に係る回路モジュール１００の断面図である。同図に示すように、回路モジュール１００は、内部シールド１０５を有していてもよい。内部シールド１０５は、実装部品１０２を隔てるように配置され、実装部品１０２の間の電磁障害を防止するものである。例えば、内部シールド１０５は、上述したＲＦ領域１０２Ｒの周囲を囲むように配置されているものとすることができる。
内部シールド１０５は、導電性材料からなり、シールド１０４に電気的に接続されている。内部シールド１０５は、封止体１０３にレーザー照射等によってトレンチ（溝）を形成し、その上にシールド材料を塗布することにより、シールド１０４と共に形成することができる。また、内部シールド１０５は、金属板等を封止体１０３に埋設することによって形成してもよい。
内部シールド１０５をシールドの必要性が高い領域（ＲＦ領域１０２Ｒ等）を囲むように配置し、当該領域上に厚みの大きい第１シールド部分１０４ａを形成することにより、当該領域に対してより高いシールド効果を発生させることが可能である。
（第２の変形例）
図１４は第２の変形例に係る回路モジュール１００の、封止体１０３及びシールド１０４の厚みを示す模式図である。同図に示すように、封止体１０３は、第１封止体部分１０３ａ及び第２封止体部分１０３ｂに加え、第３封止体部分１０３ｃを有するものとすることも可能である。第３封止体部分１０３ｃは、第２封止体部分１０３ｂより厚い厚み（図中厚みＤ５）を有するものとすることができる。
シールド１０４も第１シールド部分１０４ａ及び第２シールド部分１０４ｂに加え、第３シールド部分１０４ｃを有するものとすることが可能である。第３シールド部分１０４ｃは第３封止体部分１０３ｃ上に形成され、その厚み（図中厚みＤ６）は、厚みＤ５との和が、厚みＤ１と厚みＤ３の和（厚みＤ２と厚みＤ４の和）と等しくなる厚みであるものとすることができる。
この場合でも回路モジュール１００の厚みを維持したまま、必要な部分にのみ高いシールド効果を発生させることが可能である。なお、この変形例においては、封止体１０３及びシールド１０４が三段階の厚みを有するものとしたが、さらに多段階の厚みを有するものとすることも可能である。
１００…回路モジュール
１０１…回路基板
１０２…実装部品
１０２ａ…ＲＦ部品
１０２ｂ…最高実装部品
１０２Ｒ…ＲＦ領域
１０３…封止体
１０３ａ…第１封止体部分
１０３ｂ…第２封止体部分
１０４…シールド
１０４ａ…第１シールド部分
１０４ｂ…第２シールド部分

Claims (5)

  1. 実装面を有する回路基板と、
    前記実装面に実装された実装部品と、
    前記実装面上に形成され、前記実装部品を被覆する封止体であって、第１の厚みを有する第１の封止体部分と、前記第１の厚みより大きい第２の厚みを有する第２の封止体部分とを有する封止体と、
    前記封止体を被覆するシールドであって、前記第１の封止体部分上に形成され、第３の厚みを有する第１のシールド部分と、前記第２の封止体部分上に形成され、前記第３の厚みより小さい第４の厚みを有し、前記第４の厚みは前記第２の厚みとの和が、前記第１の厚みと前記第３の厚みの和に等しい第２のシールド部分とを有するシールドと
    を具備する回路モジュール。
  2. 請求項１に記載の回路モジュールであって、
    前記実装部品は、ＲＦ（Radio Frequency）回路を構成するＲＦ部品を含み、
    前記第１の封止体部分は、前記ＲＦ部品を被覆する
    回路モジュール。
  3. 請求項１に記載の回路モジュールであって、
    前記第２の封止体部分は、前記実装部品のうち前記実装面からの実装高が最も高い実装部品を被覆し、前記第２の厚みは前記実装高が最も高い実装部品の実装高より大きく、
    前記第１の封止体部分は、前記実装高が最も高い実装部品を被覆せず、前記第１の厚みは前記実装高が最も高い実装部品の実装高より小さい
    回路モジュール。
  4. 請求項１に記載の回路モジュールであって、
    前記第３の厚みは７５μｍ以上２００μｍ以下であり、
    前記第４の厚みは１μｍ以上７５μｍ以下である
    回路モジュール。
  5. 回路基板の実装面に実装部品を実装し、
    前記実装面上に、前記実装部品を被覆する封止体であって、第１の厚みを有する第１の封止体部分と、前記第１の厚みより大きい第２の厚みを有する第２の封止体部分とを有する封止体を形成し、
    前記封止体上に、前記実装面と平行な面を形成するようにシールド材料を塗布し、シールドを形成する
    回路モジュールの製造方法。
JP2013169423A 2013-08-08 2013-08-19 回路モジュール及び回路モジュールの製造方法 Active JP5527785B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013169423A JP5527785B1 (ja) 2013-08-08 2013-08-19 回路モジュール及び回路モジュールの製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013165378 2013-08-08
JP2013165378 2013-08-08
JP2013169423A JP5527785B1 (ja) 2013-08-08 2013-08-19 回路モジュール及び回路モジュールの製造方法

Publications (2)

Publication Number Publication Date
JP5527785B1 JP5527785B1 (ja) 2014-06-25
JP2015053297A true JP2015053297A (ja) 2015-03-19

Family

ID=51175775

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013169423A Active JP5527785B1 (ja) 2013-08-08 2013-08-19 回路モジュール及び回路モジュールの製造方法

Country Status (4)

Country Link
US (2) US8890309B1 (ja)
JP (1) JP5527785B1 (ja)
CN (1) CN104347540B (ja)
HK (1) HK1204390A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017002775A1 (ja) * 2015-06-30 2017-01-05 株式会社村田製作所 高周波モジュールおよびその製造方法
WO2017043621A1 (ja) * 2015-09-11 2017-03-16 株式会社村田製作所 高周波モジュール
JP2017076663A (ja) * 2015-10-13 2017-04-20 日本精工株式会社 電子部品実装基板
JP2018026394A (ja) * 2016-08-08 2018-02-15 アルプス電気株式会社 回路モジュール及び回路モジュールの製造方法
JP2019012714A (ja) * 2017-06-29 2019-01-24 株式会社ディスコ 半導体パッケージの製造方法
JPWO2018079278A1 (ja) * 2016-10-25 2019-09-12 株式会社村田製作所 回路モジュール
JP2019201150A (ja) * 2018-05-17 2019-11-21 株式会社東芝 回路装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6262776B2 (ja) * 2014-02-04 2018-01-17 太陽誘電株式会社 回路モジュール
USD757538S1 (en) * 2015-02-17 2016-05-31 Ubotic Company Limited Sensor housing
US11637544B2 (en) 2016-11-24 2023-04-25 Daishinku Corporation Piezoelectric resonator device and system-in-package module including the same
CN109840238A (zh) * 2017-11-29 2019-06-04 北京搜狗科技发展有限公司 一种主板和翻译机
JP2021158202A (ja) * 2020-03-26 2021-10-07 シャープ株式会社 シールド構造および電子機器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06125191A (ja) * 1992-10-12 1994-05-06 Nippon Chemicon Corp シールド部品
JP2003209386A (ja) * 2002-01-17 2003-07-25 Hitachi Kokusai Electric Inc 高周波部品のシールドケース構造
JP4029822B2 (ja) * 2003-10-27 2008-01-09 三菱電機株式会社 電子回路装置
US6979899B2 (en) * 2003-12-31 2005-12-27 Texas Instruments Incorported System and method for high performance heat sink for multiple chip devices
JP2006286915A (ja) 2005-03-31 2006-10-19 Taiyo Yuden Co Ltd 回路モジュール
JP4650244B2 (ja) * 2005-12-02 2011-03-16 株式会社村田製作所 回路モジュールおよびその製造方法
JP4983219B2 (ja) * 2006-11-22 2012-07-25 株式会社村田製作所 部品内蔵基板
JP2009016715A (ja) * 2007-07-09 2009-01-22 Tatsuta System Electronics Kk シールド及び放熱性を有する高周波モジュール及びその製造方法
JP4138862B1 (ja) * 2008-01-15 2008-08-27 松下電器産業株式会社 回路基板モジュール及び電子機器
US8202765B2 (en) * 2009-01-22 2012-06-19 International Business Machines Corporation Achieving mechanical and thermal stability in a multi-chip package
JP2011165931A (ja) * 2010-02-10 2011-08-25 Mitsubishi Electric Corp 高周波回路モジュール
JP2012019091A (ja) * 2010-07-08 2012-01-26 Sony Corp モジュールおよび携帯端末
JP2012015548A (ja) * 2011-10-04 2012-01-19 Tatsuta Electric Wire & Cable Co Ltd シールド及び放熱性を有する高周波モジュール及びその製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10546820B2 (en) 2015-06-30 2020-01-28 Murata Manufacturing Co., Ltd. Radio frequency module and method for manufacturing the same
JPWO2017002775A1 (ja) * 2015-06-30 2018-04-12 株式会社村田製作所 高周波モジュールおよびその製造方法
WO2017002775A1 (ja) * 2015-06-30 2017-01-05 株式会社村田製作所 高周波モジュールおよびその製造方法
WO2017043621A1 (ja) * 2015-09-11 2017-03-16 株式会社村田製作所 高周波モジュール
JPWO2017043621A1 (ja) * 2015-09-11 2018-06-14 株式会社村田製作所 高周波モジュール
US10342116B2 (en) 2015-09-11 2019-07-02 Murata Manufacturing Co., Ltd. High-frequency module
JP2017076663A (ja) * 2015-10-13 2017-04-20 日本精工株式会社 電子部品実装基板
JP2018026394A (ja) * 2016-08-08 2018-02-15 アルプス電気株式会社 回路モジュール及び回路モジュールの製造方法
JPWO2018079278A1 (ja) * 2016-10-25 2019-09-12 株式会社村田製作所 回路モジュール
JP2019012714A (ja) * 2017-06-29 2019-01-24 株式会社ディスコ 半導体パッケージの製造方法
TWI752239B (zh) * 2017-06-29 2022-01-11 日商迪思科股份有限公司 半導體封裝件的製造方法
JP2019201150A (ja) * 2018-05-17 2019-11-21 株式会社東芝 回路装置
JP7013323B2 (ja) 2018-05-17 2022-01-31 株式会社東芝 回路装置

Also Published As

Publication number Publication date
US9018039B2 (en) 2015-04-28
CN104347540A (zh) 2015-02-11
HK1204390A1 (en) 2015-12-18
JP5527785B1 (ja) 2014-06-25
US8890309B1 (en) 2014-11-18
CN104347540B (zh) 2018-12-07
US20150044822A1 (en) 2015-02-12

Similar Documents

Publication Publication Date Title
JP5527785B1 (ja) 回路モジュール及び回路モジュールの製造方法
CN110073488B (zh) 模块
US9177881B2 (en) High-frequency semiconductor package and high-frequency semiconductor device
US9101050B2 (en) Circuit module having electrical shield
JP5756500B2 (ja) 回路モジュール
JP5622906B1 (ja) 回路モジュールの製造方法
US11302606B2 (en) High-frequency module
JP5517379B1 (ja) 回路モジュール
JP2015079774A (ja) 回路モジュール
JPWO2017043621A1 (ja) 高周波モジュール
US10149417B2 (en) Magnetism suppressing sheet and manufacturing method thereof
US20210243887A1 (en) Electronic component module and manufacturing method of electronic component module
JP2005136272A (ja) 高周波部品搭載用半導体装置
JP7320923B2 (ja) モジュール
JP2018006437A (ja) 複合デバイス
JP2016082021A (ja) 回路モジュール
JP2013110299A (ja) 複合モジュール
KR20150030470A (ko) 고주파 모듈

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140409

R150 Certificate of patent or registration of utility model

Ref document number: 5527785

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250