JPWO2017002775A1 - 高周波モジュールおよびその製造方法 - Google Patents

高周波モジュールおよびその製造方法 Download PDF

Info

Publication number
JPWO2017002775A1
JPWO2017002775A1 JP2017526350A JP2017526350A JPWO2017002775A1 JP WO2017002775 A1 JPWO2017002775 A1 JP WO2017002775A1 JP 2017526350 A JP2017526350 A JP 2017526350A JP 2017526350 A JP2017526350 A JP 2017526350A JP WO2017002775 A1 JPWO2017002775 A1 JP WO2017002775A1
Authority
JP
Japan
Prior art keywords
resin layer
sealing resin
groove
frequency module
shield
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017526350A
Other languages
English (en)
Other versions
JP6414639B2 (ja
Inventor
義久 増田
義久 増田
良一 北
良一 北
一生 山元
一生 山元
勝樹 中西
勝樹 中西
幸雄 中沢
幸雄 中沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2017002775A1 publication Critical patent/JPWO2017002775A1/ja
Application granted granted Critical
Publication of JP6414639B2 publication Critical patent/JP6414639B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/06—Hermetically-sealed casings
    • H05K5/064—Hermetically-sealed casings sealed by potting, e.g. waterproof resin poured in a rigid casing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0037—Housings with compartments containing a PCB, e.g. partitioning walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Ceramic Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

封止樹脂層の表面に段差を設けて高周波モジュールの余分な部分を減らすとともに、シールド壁を当該段差と交差するように配設することで、実装部品の配置自由度を向上する。高周波モジュール１ａは、配線基板２と、配線基板２の上面２ａに実装された複数の部品３ａ，３ｂと、配線基板２の上面２ａに積層され、複数の部品３ａ，３ｂを覆う封止樹脂層４と、封止樹脂層４の上面４ａに形成され、複数の部品３ａ，３ｂのうち所定の部品３ａ，３ｂ間を通る溝７と、溝７内の導電性ペーストで形成されたシールド壁５とを備え、封止樹脂層４の上面４ａに高所と低所を形成する段差が設けられ、溝７は、配線基板２の平面視で段差と交差するように配設されている。

Description

本発明は、配線基板に実装された複数の部品を被覆する封止樹脂層と、部品間のノイズの相互干渉を防止するためのシールド壁とを備える高周波モジュールおよびその製造方法に関する。
携帯端末装置などに搭載される高周波モジュールには、電磁波を遮蔽するためのシールド層が設けられる場合がある。この種の高周波モジュールの中には、配線基板上に実装された部品が封止樹脂により被覆されるとともに、当該封止樹脂の表面を被覆するようにシールド層が設けられるものがある。
シールド層は、外部からのノイズを遮蔽するために設けられているが、配線基板に複数の部品が実装される場合は、これらの部品から発生するノイズが、他の部品に干渉するという問題がある。そこで、従来では、外部のみならず、実装部品間のノイズを相互に遮蔽するシールドが設けられた高周波モジュールが提案されている。
例えば、図１０に示すように、特許文献１に記載の高周波モジュール１００は、配線基板１０１上に複数の部品１０２が実装され、これらの部品１０２が封止樹脂層１０３で覆われる。封止樹脂層１０３の上面には、所定の部品間を通るトレンチ１０４（溝）が形成される。シールド層１０５は、封止樹脂層１０３の表面を被覆するとともにトレンチ１０４に充填される導電性樹脂で形成される。また、シールド層１０５は、トレンチ１０４の底部で、配線基板１０１上の表面導体１０６に接続される。表層導体１０６は、高周波モジュール１００のグランド端子に電気的に接続されている。
この構成によると、封止樹脂層１０３の表面を被覆する導電性樹脂により、部品１０２に対する外部からのノイズを遮蔽できる。また、トレンチ１０４に充填された導電性樹脂により所定の部品間のノイズの相互干渉を防止することもできる。
特許第５６２２９０６号公報（段落００３０〜００４０、図４等参照）
しかしながら、従来の高周波モジュール１００では、封止樹脂層１０３の表面が平坦なため、例えば、配線基板１０１に実装された部品１０２の厚みに差がある場合には、厚みが薄い方の部品１０２の上に、封止樹脂層１０３の余分な部分が形成される。近年では、このような余分な部分を減らして、高周波モジュール１００の小型化を図りたいという要望がある。また、高周波モジュール１００の小型化のために、部品１０２の配置自由度の向上も要求されている。
本発明は、上記した課題に鑑みてなされたものであり、封止樹脂層の表面に段差を設けて高周波モジュールの余分な部分を減らすとともに、シールド壁を当該段差と交差するように配設することで、実装部品の配置自由度を向上することを目的とする。
上記した目的を達成するために、本発明の高周波モジュールは、配線基板と、前記配線基板の主面に実装された複数の部品と、前記配線基板の前記主面に積層され、前記複数の部品を覆う封止樹脂層と、前記封止樹脂層に形成され、前記複数の部品のうち所定の部品と他の部品との間を通る溝と、前記溝内に配置され、導体で形成されたシールド壁とを備え、前記封止樹脂層において前記配線基板の前記主面側に位置する面の反対面には、段差が設けられ、前記溝は、前記配線基板を平面視して前記段差と交差するように配設されていることを特徴としている。
この構成によると、封止樹脂層の前記反対面に段差が設けられるため、例えば、複数の部品のうち、厚い方の部品を封止樹脂層の段差の高所側に配置し、薄い方の部品を封止樹脂層の低所側に配置するなどして、封止樹脂層の余分な部分を減らすことができる。また、シールド壁が、封止樹脂層の段差と交差するように配設されるため、配線基板の主面に実装された部品の配置自由度を向上することができる。
また、前記シールド壁は、前記封止樹脂層において前記段差の高所側に形成される溝のうち、前記段差に達しない手前までの部分において、前記導体が前記高所の高さまで充填されてなる第１部分と、前記段差の高所側に形成される溝の残り部分において、前記導体が前記段差の低所の高さまで充填されてなる第２部分とで構成され、前記シールド壁の前記第１部分と前記第２部分の段差により前記溝に前記導体が充填されていない未充填領域が形成されていてもよい。
溝に導電性ペーストを充填してシールド壁を形成する場合、高所側の溝に導電性ペーストを充填しようとすると、段差の低所側に当該導電性ペーストが漏れることが考えられる。しかしながら、この構成によると、封止樹脂層の高所側の高さで形成されるシールド壁の第１部分は、段差の手間までの部分であるため、このような導電性ペーストの漏れを低減することができる。
また、少なくとも前記封止樹脂層の前記反対面および前記溝の前記未充填領域の壁面を被覆するシールド膜をさらに備えていてもよい。この場合、溝の未充填領域の壁面が、シールド膜で被覆されるため、部品間のシールド特性を向上することができる。
また、前記溝の前記未充填領域の幅が、前記未充填領域以外の幅よりも広く形成されていてもよい。この構成によると、例えば、成膜技術でシールド膜を形成する場合に、溝の未充填領域の壁面にシールド膜が周り込み易くなり、当該壁面の被覆を確実に行うことができる。
また、前記シールド壁は、前記導体が前記溝全体に充填されてなるようにしてもよい。この場合、溝の壁面をシールド膜で被覆する必要がないため、シールド膜を容易に形成することができる。
また、前記段差は、高所から低所に向かって傾斜していてもよい。この場合、例えば、段差を金型を用いて成形する場合に、封止樹脂層の金型抜けがよくなる。
また、前記段差は、階段状の角部を面取りしたような形状を有していてもよい。この場合、封止樹脂層の段差形状の多様化を図ることができる。
また、前記平面視で、前記溝と前記段差とが斜めに交差するようにしてもよい。この構成によると、高周波モジュールの部品の配置自由度等の設計自由度を向上することができる。
また、前記封止樹脂層の前記段差が、前記平面視で曲面状をなしていてもよい。この場合、高周波モジュールの設計自由度を向上することができる。
また、少なくとも前記封止樹脂層の前記反対面を被覆するシールド膜を備え、前記シールド壁は、前記段差の高所側に配設された部分と低所側に配設された部分とに分離して設けられ、前記シールド膜は、前記シールド壁の前記高所側に配設された部分と前記低所側に配設された部分との間の前記溝の壁面をさらに被覆するようにしてもよい。この場合、シールド壁を高所側に配設された部分と、低所側に配設された部分とに分離して設けることで、封止樹脂層の段差と交差するシールド壁を容易に形成することができる。また、シールド壁の両部分の間の溝の壁面はシールド膜で被覆されるため、高周波モジュールにおける部品間のシールド特性を確保することができる。
また、本発明の高周波モジュールの製造方法は、配線基板と、前記配線基板の主面に実装された複数の部品と、前記配線基板の前記主面に積層され、前記複数の部品を覆う封止樹脂層とを備え、前記封止樹脂層において前記配線基板の前記主面に接する面の反対面に段差が設けられた部品封止体を準備する準備工程と、前記封止樹脂層に形成され、前記複数の部品のうち所定の部品と他の部品の間を通り、かつ、前記配線基板を平面視して前記段差と交差するように配設された溝と、該溝に配設されるシールド壁とを形成するシールド壁形成工程と、成膜技術により、少なくとも前記封止樹脂層の前記反対面を被覆するシールド膜を形成するシールド膜形成工程とを備え、前記シールド壁形成工程は、前記封止樹脂層の前記反対面において前記段差の高所側に形成される溝のうち、前記段差の近くまでの途中部分をレーザ加工により形成する第１工程と、前記第１工程で形成された前記溝の途中部分に導電性ペーストを充填して、前記シールド壁の第１部分を形成する第２工程と、レーザ加工により前記溝の残り部分を形成する第３工程と、前記溝の残り部分に、前記封止樹脂層の前記段差の低所側の高さまで導電性ペーストを流し込み、前記シールド壁の第２部分を形成するとともに、導電性ペーストが充填されていない未充填領域を前記溝に形成する第４工程とを備え、前記シールド膜形成工程で、前記封止樹脂層の前記反対面とともに、前記溝の前記未充填領域の壁面を被覆することを特徴としている。
例えば、封止樹脂層の段差と交差する溝の全体を一度に形成した場合、段差の高所側の溝に導電性ペーストを充填すると、該導電性ペーストが低所側に漏れることが考えられる。
そこで、この構成によると、シールド壁を形成する際、第１工程で高所側の溝の途中部分までを形成した後、第２工程で当該途中部分に導電性ペーストを充填してシールド壁の第１部分を形成するため、高所側の溝に充填される導電性ペーストが、封止樹脂層の低所側に漏れるのを防止できる。また、第３工程および第４工程により、シールド壁の残りの第２部分を形成したときに、溝に導電性ペーストの未充填領域が形成されるが、当該溝の未充填領域の壁面は、シールド膜で被覆される。したがって、封止樹脂層の段差と交差するシールド壁を形成する場合に、段差の高所側に充填された導電性ペーストが低所側に漏れるという不具合を防止しつつ、部品間のシールド特性を確保できる高周波モジュールを製造することができる。
また、本発明の高周波モジュールの他の製造方法は、配線基板と、前記配線基板の主面に実装された複数の部品と、前記配線基板の前記主面に積層された前記複数の部品を封止する封止樹脂層とを備え、前記封止樹脂層において前記配線基板の前記主面に接する面の反対面に段差が設けられた部品封止体を準備する準備工程と、前記封止樹脂層に形成され、前記複数の部品のうち所定の部品と他の部品の間を通り、かつ、前記配線基板の平面視で前記段差と交差するように配設された溝と、該溝に配設されるシールド壁とを形成するシールド壁形成工程と、成膜技術により、少なくとも前記封止樹脂層の前記反対面を被覆するシールド膜を形成するシールド膜形成工程とを備え、前記シールド壁形成工程は、前記溝のうち、前記段差の高所側における前記段差の近くまでの部分と、前記段差の低所側における前記段差の近くまでの部分とをレーザ加工により形成する第５工程と、前記溝の前記高所側の前記段差の近くまでの部分、および、前記低所側の前記段差の近くまでの部分それぞれに導電性ペーストを充填して、前記封止樹脂層の前記高所側に配設された部分と、前記低所側に配設された部分とに分離した前記シールド壁を形成する第６工程と、前記第５工程で形成された部分以外の前記溝の残り部分をレーザ加工で形成する第７工程とを備え、前記シールド膜形成工程で、前記封止樹脂層の前記反対面とともに、前記溝の前記残り部分の壁面を被覆することを特徴としている。
この場合、シールド壁における封止樹脂層の高所側に配設される部分と低所側に配設される部分とに分けて形成するため、封止樹脂層の段差と交差する溝の全体を一度に形成した場合に発生する、溝に充填される導電性ペーストが低所側に漏れるという不具合を防止することができる。また、シールド壁の高所側に配設される部分と低所側に配設される部分とを一度に形成することができるため、導電性ペーストの充填工数を削減することができる。また、両部分の間の溝の壁面は、シールド膜で被覆される。したがって、封止樹脂層の段差と交差するシールド壁を形成する場合に、段差の高所側に充填された導電性ペーストが低所側に漏れるという不具合を防止しつつ、部品間のシールド特性を確保できる高周波モジュールを製造することができる。
本発明によれば、封止樹脂層の前記反対面に段差が設けられるため、例えば、複数の部品のうち、厚い方の部品を封止樹脂層の段差の高所側に配置し、薄い方の部品を封止樹脂層の低所側に配置するなどして、封止樹脂層の余分な部分を減らすことができる。また、シールド壁が、封止樹脂層の段差と交差するように配設されるため、配線基板の主面に実装された部品の配置自由度を向上することができる。
本発明の第１実施形態にかかる高周波モジュールの斜視図である。 図１の高周波モジュールの平面図である。 図１の高周波モジュールの製造方法を説明するための図である。 溝形状の変形例を示す図である。 封止樹脂層の段差形状の変形例を示す図である。 封止樹脂層の段差形状の他の変形例を示す図である。 本発明の第２実施形態にかかる高周波モジュールを示す図である。 本発明の第３実施形態にかかる高周波モジュールを示す図である。 本発明の第４実施形態にかかる高周波モジュールの斜視図である。 従来の高周波モジュールの断面図である。
＜第１実施形態＞
本発明の第１実施形態にかかる高周波モジュールについて、図１および図２を参照して説明する。なお、図１は高周波モジュールの斜視図、図２は高周波モジュールの平面図である。なお、図２ではシールド膜を図示省略している。
この実施形態にかかる高周波モジュール１ａは、図１および図２に示すように、配線基板２と、該配線基板２の上面２ａに実装された複数の部品３ａ，３ｂと、配線基板２の上面２ａに積層された封止樹脂層４と、封止樹脂層４の表面を被覆するシールド膜６と、封止樹脂層４内に設けられたシールド壁５とを備え、例えば、高周波信号が用いられる電子機器のマザー基板等に搭載される。
配線基板２は、例えば、低温同時焼成セラミックやガラスエポキシ樹脂などで形成されている。配線基板２の上面２ａ（本発明の「配線基板の主面」に相当）には、各部品３ａ，３ｂの実装用の実装電極（図示省略）や、シールド壁５に接続される表層導体（図示省略）が形成されるとともに、下面２ｃには、外部接続用の外部電極（図示省略）が形成される。また、配線基板２の内部には、各種配線電極（図示省略）やビア導体（図示省略）が形成されている。また、表層導体は、配線基板２の内部に形成されたグランド電極（配線電極）に電気的に接続される。なお、配線基板２は単層構造および多層構造のいずれであってもよい。
実装電極、表層導体、外部電極および配線電極は、いずれもＣｕやＡｇ、Ａｌ等の配線電極として一般的に採用される金属で形成されている。また、各ビア導体は、ＡｇやＣｕ等の金属で形成されている。なお、シールド壁５に接続される表層導体には、例えば、半田膜等の表層導体を保護する金属部材が積層されていてもよい。
各部品３ａ，３ｂは、ＳｉやＧａＡｓ等の半導体で形成された半導体素子や、チップインダクタ、チップコンデンサ、チップ抵抗等のチップ部品で構成される。
封止樹脂層４は、配線基板２の上面２ａと各部品３ａ，３ｂとを被覆するように配線基板２に積層される。封止樹脂層４は、エポキシ樹脂等の封止樹脂として一般的に採用される樹脂で形成することができる。また、この実施形態では、封止樹脂層４における配線基板２に接する面の反対面である上面４ａに高所と低所を形成する段差が形成されている。この段差は、略平行に配置された高所面４ａ１および低所面４ａ２と、これらの面４ａ１，４ａ２に垂直な方向であって、両面を繋ぐ段差面４ａ３とにより形成されている。
シールド壁５は、封止樹脂層４の上面４ａに形成された溝７内の導体により形成される。具体的には、図１および２に示すように、封止樹脂層４の上面４ａには、封止樹脂層４の段差と交差するとともに、所定の部品３ａ，３ｂ間を通る溝７が形成され、該溝７に導体が配設されることでシールド壁５が形成される。また、この実施形態の溝７は、その全長に渡り、封止樹脂層４を厚み方向に貫通するように設けられており、配線基板２の上面２ａの表層導体と、溝７内のシールド壁５とが接続できるように構成されている。また、シールド壁５は、その上端部が後述するシールド膜６の天面と電気的に接続される。
また、シールド壁５は、封止樹脂層４の段差の高所側（高所面４ａ１）に形成される溝のうち、段差に達しない手前までの部分において、高所面４ａ１の高さまで導体（導電性ペースト）が充填されてなる高所部分５ａ（本発明の「シールド壁の第１部分」に相当）と、溝７の残り部分において、封止樹脂層４の低所面４ａ２の高さまで導体が充填されてなる低所部分５ｂ（本発明の「シールド壁の第２部分」に相当）とで構成されている。ここで、シールド壁５の高所部分５ａと低所部分５ｂとの段差により、封止樹脂層４の高所側の溝７に、導体が充填されていない未充填領域７ａが形成される。なお、シールド壁５は、例えば、Ｃｕ、Ａｇ、Ａｌのいずれかの金属フィラを含有する導電性ペーストで形成することができる。
シールド膜６は、配線基板２内の各種配線電極や各部品３ａ，３ｂに対する外部からのノイズを遮蔽するためのものであり、封止樹脂層４の上面４ａおよび周側面４ｂ、並びに配線基板２の側面２ｂを被覆するように封止樹脂層４に積層される。なお、シールド膜６は、配線基板２の側面２ｂに露出したグランド電極（図示省略）に接続されている。
また、シールド膜６は、封止樹脂層４の表面に積層された密着膜と、密着膜に積層された導電膜と、導電膜に積層された保護膜とを有する多層構造で形成することができる。
密着膜は、導電膜と封止樹脂層４との密着強度を高めるために設けられたものであり、例えば、ＳＵＳなどの金属で形成することができる。導電膜は、シールド膜６の実質的なシールド機能を担う層であり、例えば、Ｃｕ、Ａｇ、Ａｌのうちのいずれかの金属で形成することができる。保護膜は、導電膜が腐食したり、傷が付いたりするのを防止するために設けられたものであり、例えば、ＳＵＳで形成することができる。
（高周波モジュールの製造方法）
次に、高周波モジュール１ａの製造方法について、図３を参照して説明する。なお、図３（ａ）〜図３（ｅ）は、いずれも、図２のＡ−Ａ矢視断面図であり、高周波モジュール１ａの製造方法の各工程を示す。
まず、部品３ａ，３ｂを実装するための実装電極、シールド壁５に接続される表層導体、各種配線電極およびビア導体が形成された配線基板２を周知の方法で準備する。
次に、配線基板２の上面２ａに、半田実装などの周知の表面実装技術を用いて各部品３ａ，３ｂを実装する。
次に、各部品３ａ，３ｂを被覆するように、配線基板２の上面２ａに封止樹脂層４を積層して部品封止体を形成する（準備工程）。このとき、封止樹脂層４の上面４ａに段差を形成する。このような封止樹脂層４は、例えば、トランスファモールド方式、コンプレッションモールド方式などで形成することができる。
次に、封止樹脂層４に、所定の部品３ａ，３ｂ間に配置されたシールド壁５を形成する（シールド壁形成工程）。このとき、シールド壁５を、高所部分５ａと低所部分５ｂとに分けて形成する。具体的には、図３（ａ）に示すように、封止樹脂層４の上面４ａの段差の高所側（高所面４ａ１）に形成される溝７のうち、段差の近くまでの途中部分７ｂをレーザ加工により形成する（第１工程）。
次に、図３（ｂ）に示すように、溝７の途中部分７ｂに導電性ペーストを充填した後、当該ペーストを硬化させてシールド壁５の高所部分５ａを形成する（第２工程）。このとき、シールド壁５の高所部分５ａは、封止樹脂層４の高所面４ａ１と略同じ高さとなる。なお、溝７の途中部分７ｂは、段差の手前で止まっているため、高所部分５ａに充填される導電性ペーストが、封止樹脂層４の低所側（低所面４ａ２）に流れ出すのを防止することができる。
次に、図３（ｃ）に示すように、レーザ加工により溝７の残り部分７ｃを形成する（第３工程）。このとき、溝７の途中部分７ｂと残り部分７ｃとを確実に繋げるために、シールド壁５の高所部分５ａを若干削るようにするとよい。
次に、図３（ｄ）に示すように、溝７の残り部分７ｃに、封止樹脂層４の低所側（低所面４ａ２）の高さまで導電性ペーストを流し込み、シールド壁５の低所部分５ｂを形成するとともに、溝７の封止樹脂層４の高所側に形成される部分に導電性ペーストが充填されていない未充填領域７ａを形成する（第４工程）。この第４工程で、高所部分５ａと低所部分５ｂとが接続されて、シールド壁５の全体が完成する。なお、溝７の未充填領域７ａは、シールド壁５の段差（高所部分５ａと低所部分５ｂの接続部）の位置が、封止樹脂層４の段差の位置に対して、配線基板２の平面視で、封止樹脂層４の高所側にずれることにより形成される。
次に、図３（ｅ）に示すように、封止樹脂層４の上面４ａ、周側面４ｂおよび配線基板２の側面２ｂを被覆するシールド膜６を、例えば、スパッタ法や蒸着法などの成膜技術を用いて形成して、高周波モジュール１ａが完成する（シールド膜形成工程）。このとき、溝７の未充填領域７ａの壁面７ａ１も併せて被覆する。
したがって、上記した実施形態によれば、封止樹脂層４の上面４ａに段差が設けられるため、例えば、複数の部品３ａ，３ｂのうち、厚みが厚い方の部品３ａ，３ｂを封止樹脂層４の段差の高所側に配置し、薄い方の部品３ａ，３ｂを封止樹脂層４の低所側に配置するなどして、封止樹脂層４の余分な部分を減らすことができる。また、シールド壁５が、封止樹脂層４の段差と交差するように配設されるため、配線基板２の上面２ａに実装された部品３ａ，３ｂの配置自由度を向上することができる。
また、この実施形態の高周波モジュール１ａの製造方法によれば、溝７を途中部分７ｂと残り部分７ｃとに分けて形成することで、封止樹脂層４の高所側の溝７に充填された導電性ペーストが、封止樹脂層４の低所側に流れ出すのを防止できる。また、シールド壁５を高所部分５ａと低所部分５ｂとに分けて形成することで、溝７に導電性ペーストが充填されていない未充填部分７ａが形成されるが、当該未充填領域７ａの壁面７ａ１は、シールド膜６により被覆されるため、高周波モジュール１ａの部品３ａ，３ｂ間のシールド特性を確保することができる。したがって、封止樹脂層４の上面４ａに段差を設けて小型化を図るとともに、シールド壁５を形成するための溝７を封止樹脂層４の段差と交差するように配設して部品３ａ，３ｂの配置自由度等の設計自由度の向上を図ることができる高周波モジュール１ａを容易に製造することができる。
（溝形状の変形例）
次に、シールド壁５を形成するための溝７の変形例について、図４を参照して説明する。なお、図４（ａ）および図４（ｂ）は、それぞれ溝形状の変形例を示すモジュール１ａの斜視図である。また、図４（ａ）および図４（ｂ）は、いずれもシールド膜６を図示省略している。
溝７は、導電性ペーストの未充填領域７ａの幅Ｗ２，Ｗ３が、未充填領域７ａ以外の幅Ｗ１よりも広く形成されていてもよい。このように構成すると、シールド膜６による未充填領域７ａの壁面７ａ１の被覆を容易に行うことができる。なお、図４（ａ）は、未充填領域７ａの溝の幅Ｗ２を、封止樹脂層４の低所側から高所側に向けて広げた場合の図、図４（ｂ）は、未充填領域７ａの溝の幅Ｗ３を、封止樹脂層４の高所側から低所側に向けて広げた場合の図を示している。
（段差形状の変形例）
次に、封止樹脂層４の上面４ａの段差形状の変形例について、図５および図６を参照して説明する。なお、図５（ａ）〜図５（ｆ）は、いずれも配線基板２の上面２ａに垂直であって、かつ、封止樹脂層４の段差と交差する方向の断面図を示している。また、図６は本例にかかる高周波モジュール１ａの平面図を示している。また、図５（ａ）〜図５（ｆ）では、封止樹脂層４と配線基板２以外の構成を図示省略し、図６ではシールド膜６を図示省略している。
封止樹脂層４の段差形状は、適宜、変更することができる。例えば、図５（ａ）に示すように、封止樹脂層４の段差は、高所（高所面４ａ１）から低所（低所面４ａ２）に向かって傾斜していてもよい。このようにすると、例えば、封止樹脂層４の段差を金型で成形する場合の封止樹脂層４の金型からの抜けが容易になる。
また、図５（ｂ）に示すように、封止樹脂層４の段差が、階段状の角部を面取りしたような形状を有していてもよい。この場合、段差面４ａ３が、低所面４ａ２から垂上する方向の第１面４ａ４と、第１面４ａ４の上端と高所面４ａ１とを接続する傾斜面（第２面４ａ５）とで構成される。この構成によると、封止樹脂層４の金型からの抜けを容易にしつつ、封止樹脂層４の低所面４ａ２の面積を広くすることができる。
また、図５（ｃ）に示すように、封止樹脂層４の段差が複数形成されていてもよい。また、図５（ｄ）に示すように、凸部４０ａを有するような段差形状であってもよい。また、図５（ｅ）に示すように、段差面４ａ３が、高所面４ａ１と低所面４ａ２とをなだらかに接続する曲面状に形成されていてもよい。また、図５（ｆ）に示すように、凹部４０ｂを有するような段差形状であってもよい。また、図６に示すように、封止樹脂層４の段差が、配線基板２の平面視で曲面状をなしていてもよい。なお、この場合は、封止樹脂層４の段差の一部が、平面視で曲面状をなす構成であってもよい。
＜第２実施形態＞
次に、本発明の第２実施形態にかかる高周波モジュール１ｂについて、図７を参照して説明する。なお、図７は高周波モジュール１ｂを示す図であって、図２のＡ−Ａ矢視断面図に相当するものである。
この実施形態にかかる高周波モジュール１ｂが、図１および図２を参照して説明した第１実施形態の高周波モジュール１ａと異なるところは、図７に示すように、封止樹脂層４の段差形状と、シールド壁５０の構成が異なることである。その他の構成は、第１実施形態の高周波モジュール１ａと同じであるため、同一符号を付すことにより説明を省略する。
この場合、封止樹脂層４の段差は、高所面４ａ１と低所面４ａ２と、高所面４ａ１と低所面４ａ２とを接続する傾斜面（段差面４ａ３）とで形成されている。また、シールド壁５０は、封止樹脂層４の高所側に配設された部分５０ａ（以下、高所部分５０ａという）と、低所側に配設された部分５０ｂ（以下、低所部分５０ｂという）とに分離して設けられ、両部分５０ａ，５０ｂの間に導電性ペーストの未充填領域７ａが形成される。このとき、シールド壁５０の高所部分５０ａは、封止樹脂層４の高所面４ａ１の高さで形成され、低所部分５０ｂは、封止樹脂層４の低所面４ａ２の高さで形成される。また、シールド膜６は、封止樹脂層４の上面４ａ、周側面４ｂおよび配線基板２の側面２ｂを被覆するとともに、溝７の未充填領域７ａの壁面７ａ１を併せて被覆する。
（高周波モジュール１ｂの製造方法）
次に、高周波モジュール１ｂの製造方法について説明する。なお、準備工程までは、第１実施形態の高周波モジュール１ａの製造方法と同じであるため、これ以降の工程について説明する。
部品封止体を形成した後、シールド壁５０を形成する（シールド壁形成工程）。この場合、溝７のうち、まず、封止樹脂層４の段差の高所側における段差の近くまでの部分と、段差の低所側における段差の近くまでの部分とをレーザ加工により形成する（第５工程）。
次に、溝７の両部分それぞれに導電性ペーストを充填した後、導電性ペーストを硬化させて、高所部分５０ａと低所部分５０ｂとに分離したシールド壁５０を形成する（第６工程）。次に、第５工程で形成された部分以外の溝７の残り部分をレーザ加工で形成する（第７工程）。このとき、溝７を確実に繋げるために、シールド壁５０の高所部分５０ａと低所部分５０ｂの両方を若干削るようにするとよい。
次に、成膜技術を用いて、シールド膜６を形成して高周波モジュール１ｂが完成する（シールド膜形成工程）。このとき、シールド膜６は、封止樹脂層４の上面４ａおよび周側面４ｂ、配線基板２の側面２ｂとともに、溝７の残り部分（溝７の高所部分５０ａと低所部分５０ｂの間の部分）の壁面７ａ１を被覆する。
この実施形態によると、第１実施形態の高周波モジュール１ａと同様の効果が得られる。また、シールド壁５０の形成に当たり、高所部分５０ａの導電性ペーストの充填と低所部分５０ｂの導電性ペーストの充填とを一度に行うことができるため、工数の削減を図ることができる。
＜第３実施形態＞
次に、本発明の第３実施形態にかかる高周波モジュール１ｃについて、図８を参照して説明する。なお、図８（ａ）は配線基板２の段差形状を示す断面図、図８（ｂ）は高周波モジュール１ｃの平面図である。なお、図８（ａ）では配線基板２と封止樹脂層４のみを図示し、図８（ｂ）では封止樹脂層４、シールド壁５および溝７０のみを図示している。
この実施形態の高周波モジュール１ｃが、図１および図２を参照して説明した第１実施形態の高周波モジュール１ａと異なるところは、図８に示すように、封止樹脂層４の上面４ａの段差は、高所面４ａ１および低所面４ａ２と、高所（高所面４ａ１）から低所（低所面４ａ２）に向かって傾斜する段差面４ａ３とで形成されていることと、シールド壁５の溝７０の構成が異なることである。その他の構成は、第１実施形態の高周波モジュール１ａと同じであるため、同一符号を付すことにより説明を省略する。
この場合、配線基板２の平面視で、シールド壁５を形成するための溝７０が、封止樹脂層４の段差と斜めに交差するように配設される。この構成によると、高周波モジュール１ｃの部品３ａ，３ｂの配置自由度等の設計自由度を向上することができる。
＜第４実施形態＞
次に、本発明の第４実施形態にかかる高周波モジュール１ｄについて、図９を参照して説明する。なお、図９はシールド膜６を除いた状態の高周波モジュール１ｄの斜視図である。
この実施形態の高周波モジュール１ｄが、図１および図２を参照して説明した第１実施形態の高周波モジュール１ａと異なるところは、図９に示すように、封止樹脂層４の上面４ａの段差は、高所面４ａ１および低所面４ａ２と、高所（高所面４ａ１）から低所（低所面４ａ２）に向かって傾斜する段差面４ａ３とで形成されていることと、シールド壁５１の構成が異なることである。その他の構成は、第１実施形態の高周波モジュール１ａと同じであるため、同一符号を付すことにより説明を省略する。
この場合、シールド壁５１は、溝７全体に導電性ペーストが充填されてなる。換言すると、溝７には第１実施形態の未充填領域７ａが形成されずに、シールド壁５１の上面と、封止樹脂層４の上面４ａとが同一平面を成すようにシールド壁５１が形成される。このようにすると、第１実施形態の高周波モジュール１ａのように、溝７の未充填領域７ａの壁面７ａ１を、シールド膜６で被覆する必要がなくなるので、シールド膜６の形成が容易になる。
なお、本発明は上記した各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能である。例えば、上記した各実施形態や変形例の構成を組合わせてもよい。
また、上記した各実施形態では、シールド壁５，５０，５１を、平面視で直線状に形成する場合について説明したが、屈曲部を有していてもよい。
本発明は、配線基板に実装された複数の部品を被覆する封止樹脂層と、部品間のノイズの相互干渉を防止するためのシールド壁とを備える種々の高周波モジュールに適用することができる。
１ａ〜１ｄ 高周波モジュール
２ 配線基板
２ａ 上面（主面）
３ａ，３ｂ 部品
４ 封止樹脂層
４ａ 上面（反対面）
５，５０，５１ シールド壁
５ａ 高所部分（第１部分）
５ｂ 低所部分（第２部分）
６ シールド膜
７ 溝
７ａ 未充填領域
７ｂ 途中部分
７ｃ 残り部分

Claims (12)

  1. 配線基板と、
    前記配線基板の主面に実装された複数の部品と、
    前記配線基板の前記主面に積層され、前記複数の部品を覆う封止樹脂層と、
    前記封止樹脂層に形成され、前記複数の部品のうち所定の部品と他の部品との間を通る溝と、
    前記溝内に配置され、導体で形成されたシールド壁とを備え、
    前記封止樹脂層において前記配線基板の前記主面側に位置する面の反対面には、段差が設けられ、
    前記溝は、前記配線基板を平面視して前記段差と交差するように配設されていることを特徴とする高周波モジュール。
  2. 前記シールド壁は、前記封止樹脂層において前記段差の高所側に形成される溝のうち、前記段差に達しない手前までの部分において、前記導体が前記高所の高さまで充填されてなる第１部分と、前記段差の高所側に形成される溝の残り部分において、前記導体が前記段差の低所の高さまで充填されてなる第２部分とで構成され、
    前記シールド壁の前記第１部分と前記第２部分の段差により前記溝に前記導体が充填されていない未充填領域が形成されていることを特徴とする請求項１に記載の高周波モジュール。
  3. 少なくとも前記封止樹脂層の前記反対面および前記溝の前記未充填領域の壁面を被覆するシールド膜をさらに備えることを特徴とする請求項２に記載の高周波モジュール。
  4. 前記溝の前記未充填領域の幅が、前記未充填領域以外の幅よりも広く形成されていることを特徴とする請求項２または３に記載の高周波モジュール。
  5. 前記シールド壁は、前記導体が前記溝全体に充填されてなることを特徴とする請求項１に記載の高周波モジュール。
  6. 前記段差は、高所から低所に向かって傾斜していることを特徴とする請求項１ないし５のいずれかに記載の高周波モジュール。
  7. 前記段差は、階段状の角部を面取りしたような形状を有することを特徴とする請求項１ないし５のいずれかに記載の高周波モジュール。
  8. 前記平面視で、前記溝と前記段差とが斜めに交差することを特徴とする請求項１ないし７のいずれかに記載の高周波モジュール。
  9. 前記封止樹脂層の前記段差が、前記平面視で曲面状をなしていることを特徴とする請求項１ないし８のいずれかに記載の高周波モジュール。
  10. 少なくとも前記封止樹脂層の前記反対面を被覆するシールド膜を備え、
    前記シールド壁は、前記段差の高所側に配設された部分と低所側に配設された部分とに分離して設けられ、
    前記シールド膜は、前記シールド壁の前記高所側に配設された部分と前記低所側に配設された部分との間の前記溝の壁面をさらに被覆することを特徴とする請求項１に記載の高周波モジュール。
  11. 配線基板と、前記配線基板の主面に実装された複数の部品と、前記配線基板の前記主面に積層され、前記複数の部品を覆う封止樹脂層とを備え、前記封止樹脂層において前記配線基板の前記主面に接する面の反対面に段差が設けられた部品封止体を準備する準備工程と、
    前記封止樹脂層に形成され、前記複数の部品のうち所定の部品と他の部品の間を通り、かつ、前記配線基板を平面視して前記段差と交差するように配設された溝と、該溝に配設されるシールド壁とを形成するシールド壁形成工程と、
    成膜技術により、少なくとも前記封止樹脂層の前記反対面を被覆するシールド膜を形成するシールド膜形成工程とを備え、
    前記シールド壁形成工程は、
    前記封止樹脂層の前記反対面において前記段差の高所側に形成される溝のうち、前記段差の近くまでの途中部分をレーザ加工により形成する第１工程と、
    前記第１工程で形成された前記溝の途中部分に導電性ペーストを充填して、前記シールド壁の第１部分を形成する第２工程と、
    レーザ加工により前記溝の残り部分を形成する第３工程と、
    前記溝の残り部分に、前記封止樹脂層の前記段差の低所側の高さまで導電性ペーストを流し込み、前記シールド壁の第２部分を形成するとともに、導電性ペーストが充填されていない未充填領域を前記溝に形成する第４工程とを備え、
    前記シールド膜形成工程で、前記封止樹脂層の前記反対面とともに、前記溝の前記未充填領域の壁面を被覆することを特徴とする高周波モジュールの製造方法。
  12. 配線基板と、前記配線基板の主面に実装された複数の部品と、前記配線基板の前記主面に積層された前記複数の部品を封止する封止樹脂層とを備え、前記封止樹脂層において前記配線基板の前記主面に接する面の反対面に段差が設けられた部品封止体を準備する準備工程と、
    前記封止樹脂層に形成され、前記複数の部品のうち所定の部品と他の部品の間を通り、かつ、前記配線基板の平面視で前記段差と交差するように配設された溝と、該溝に配設されるシールド壁とを形成するシールド壁形成工程と、
    成膜技術により、少なくとも前記封止樹脂層の前記反対面を被覆するシールド膜を形成するシールド膜形成工程とを備え、
    前記シールド壁形成工程は、
    前記溝のうち、前記段差の高所側における前記段差の近くまでの部分と、前記段差の低所側における前記段差の近くまでの部分とをレーザ加工により形成する第５工程と、
    前記溝の前記高所側の前記段差の近くまでの部分、および、前記低所側の前記段差の近くまでの部分それぞれに導電性ペーストを充填して、前記封止樹脂層の前記高所側に配設された部分と、前記低所側に配設された部分とに分離した前記シールド壁を形成する第６工程と、
    前記第５工程で形成された部分以外の前記溝の残り部分をレーザ加工で形成する第７工程とを備え、
    前記シールド膜形成工程で、前記封止樹脂層の前記反対面とともに、前記溝の前記残り部分の壁面を被覆することを特徴とする高周波モジュールの製造方法。
JP2017526350A 2015-06-30 2016-06-28 高周波モジュールおよびその製造方法 Active JP6414639B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015130858 2015-06-30
JP2015130858 2015-06-30
PCT/JP2016/069066 WO2017002775A1 (ja) 2015-06-30 2016-06-28 高周波モジュールおよびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2017002775A1 true JPWO2017002775A1 (ja) 2018-04-12
JP6414639B2 JP6414639B2 (ja) 2018-10-31

Family

ID=57609432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017526350A Active JP6414639B2 (ja) 2015-06-30 2016-06-28 高周波モジュールおよびその製造方法

Country Status (4)

Country Link
US (1) US10546820B2 (ja)
JP (1) JP6414639B2 (ja)
CN (1) CN107710901B (ja)
WO (1) WO2017002775A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010225620A (ja) * 2009-03-19 2010-10-07 Panasonic Corp 回路モジュール
US20140146495A1 (en) * 2010-12-01 2014-05-29 Apple Inc. Printed Circuit Board With Integral Radio-Frequency Shields
JP2015053297A (ja) * 2013-08-08 2015-03-19 太陽誘電株式会社 回路モジュール及び回路モジュールの製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5977613A (en) * 1996-03-07 1999-11-02 Matsushita Electronics Corporation Electronic component, method for making the same, and lead frame and mold assembly for use therein
WO2015015863A1 (ja) * 2013-07-29 2015-02-05 株式会社村田製作所 アンテナ一体型無線モジュールおよびこのモジュールの製造方法
JP5622906B1 (ja) 2013-08-09 2014-11-12 太陽誘電株式会社 回路モジュールの製造方法
JP2015072935A (ja) * 2013-09-03 2015-04-16 太陽誘電株式会社 回路モジュール及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010225620A (ja) * 2009-03-19 2010-10-07 Panasonic Corp 回路モジュール
US20140146495A1 (en) * 2010-12-01 2014-05-29 Apple Inc. Printed Circuit Board With Integral Radio-Frequency Shields
JP2015053297A (ja) * 2013-08-08 2015-03-19 太陽誘電株式会社 回路モジュール及び回路モジュールの製造方法

Also Published As

Publication number Publication date
WO2017002775A1 (ja) 2017-01-05
US10546820B2 (en) 2020-01-28
US20180190595A1 (en) 2018-07-05
CN107710901B (zh) 2020-04-28
JP6414639B2 (ja) 2018-10-31
CN107710901A (zh) 2018-02-16

Similar Documents

Publication Publication Date Title
US10849257B2 (en) Module
JP7120295B2 (ja) 高周波モジュール
JP6806166B2 (ja) 高周波モジュール
US10349512B2 (en) High-frequency module
US11602089B2 (en) High-frequency module
JP6950757B2 (ja) 高周波モジュール
US10667381B2 (en) High frequency module
US10312172B2 (en) High-frequency module
WO2017043621A1 (ja) 高周波モジュール
WO2018101381A1 (ja) 高周波モジュール
US10741463B2 (en) Shielded module
WO2018181709A1 (ja) 高周波モジュール
JP6900660B2 (ja) シールド層を有するモジュール
JP6414639B2 (ja) 高周波モジュールおよびその製造方法
JP2016213348A (ja) 高周波モジュール
WO2018101383A1 (ja) 高周波モジュール
JP6495701B2 (ja) 電子部品収納用パッケージおよびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171226

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180918

R150 Certificate of patent or registration of utility model

Ref document number: 6414639

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150