CN104347540B - 电路模块以及电路模块的制造方法 - Google Patents

电路模块以及电路模块的制造方法 Download PDF

Info

Publication number
CN104347540B
CN104347540B CN201410386726.3A CN201410386726A CN104347540B CN 104347540 B CN104347540 B CN 104347540B CN 201410386726 A CN201410386726 A CN 201410386726A CN 104347540 B CN104347540 B CN 104347540B
Authority
CN
China
Prior art keywords
thickness
installing component
body portion
shielding
circuit module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410386726.3A
Other languages
English (en)
Other versions
CN104347540A (zh
Inventor
麦谷英儿
甲斐岳彦
岛村雅哉
佐治哲夫
中村浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiahe Fuyiai Co ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Publication of CN104347540A publication Critical patent/CN104347540A/zh
Application granted granted Critical
Publication of CN104347540B publication Critical patent/CN104347540B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

本发明提供一种具有高屏蔽效果且适于低背化的电路模块及其制造方法。本发明所涉及的电路模块具备电路基板、安装部件、封装体和屏蔽。电路基板具有安装面。安装部件被安装在安装面上。封装体为形成在安装面上、覆盖安装部件的封装体，其具有第一封装体部分和第二封装体部分，其中，第一封装体部分具有第一厚度，第二封装体部分具有比第一厚度大的第二厚度。屏蔽为覆盖封装体的屏蔽，其具有第一屏蔽部分和第二屏蔽部分，其中第一屏蔽部分形成在第一封装体部分上且具有第三厚度，第二屏蔽部分形成在第二封装体部分上且具有比第三厚度小的第四厚度，第四厚度与第二厚度之和等于第一厚度与第三厚度之和。

Description

电路模块以及电路模块的制造方法
技术领域
本发明涉及在电路基板上安装、封装安装部件的电路模块。
背景技术
对安装于电路基板上的安装部件的周围，通过由合成树脂等构成的封装体来进行封装的电路模块正在被使用。在这样的电路模块中，为了防止电磁波引起的干扰(以下称电磁干扰)，则采用导电体覆盖封装体的表面，将其作为屏蔽来使用。电磁干扰例如是干涉或非必要辐射等。通过设置屏蔽，可以防止屏蔽内的安装部件发射的电磁波引起的对屏蔽外的电子设备的电磁干扰(改善Emission)，或者防止屏蔽外的电磁波引起的对屏蔽内的安装部件的电磁干扰(提高免疫)。
例如，在专利文献1中公开了如下电路模块：利用绝缘树脂层对安装在电路基板上的电子部件的周围进行封装，绝缘树脂层的表面被导电树脂层所覆盖。通过导电树脂层实现了屏蔽噪声的效果。
专利文献1：日本特开2006-286915号公报
此处，上述的屏蔽越厚获得的屏蔽效果越好。然而，屏蔽变厚时，存在电路模块的尺寸(特别是厚度)增大的问题。特别是近些年来，电子装置的小型化得到发展，对于电路模块来说也被要求小型化(低背化)。此外，在屏蔽变厚时，也存在需要大量的屏蔽材料，增加电路模块的制造成本的问题。
发明内容
鉴于如上所述的情况，本发明的目的是提供一种具有高屏蔽效果且适于低背化的电路模块及其制造方法。
为了达到上述目的，本发明的一个方式所涉及的电路模块具备电路基板、安装部件、封装体和屏蔽。
上述电路基板具有安装面。
上述安装部件被安装在上述安装面上。
上述封装体为形成在上述安装面上、覆盖上述安装部件的封装体，其具有：第一封装体部分，其具有第一厚度；第二封装体部分，其具有比上述第一厚度大的第二厚度。
上述屏蔽为覆盖上述封装体的屏蔽，其具有：第一屏蔽部分，其形成在上述第一封装体部分上且具有第三厚度；第二封装体部分，其形成在上述第二封装体部分上且具有比上述第三厚度小的第四厚度，上述第四厚度与上述第二厚度之和等于上述第一厚度与上述第三厚度之和。
为了达到上述目的，本发明的一个方式所涉及的电路模块的制造方法，将安装部件安装在电路基板的安装面上。
在上述安装面上形成封装体，上述封装体为覆盖上述安装部件的封装体，其中，上述封装体具有：第一封装体部分，其具有第一厚度；第二封装体部分，其具有比上述第一厚度大的第二厚度。
在上述封装体上，涂布屏蔽材料形成与上述安装面平行的面，进而形成屏蔽。
附图说明
图1是本发明的实施方式所涉及的电路模块的立体图。
图2是该电路模块的平面图。
图3是沿着图2中的A-A线的该电路模块的剖面图。
图4是示出该电路模块的安装部件的配置的示意图。
图5是该电路模块的封装体的平面图。
图6是沿着图5中的B-B线的该电路模块的封装体的剖面图。
图7是示出该电路模块的封装体厚度的示意图。
图8是示出该电路模块的封装体厚度的示意图。
图9是沿着图2中B-B线的该电路模块的剖面图。
图10是示出该电路模块的屏蔽厚度的示意图。
图11是示出该电路模块的制造方法的示意图。
图12是示出该电路模块的制造方法的示意图。
图13是本发明的第一变形例所涉及的电路模块的剖面图。
图14是示出本发明的第二变形例所涉及的电路模块的封装体及屏蔽的厚度的示意图。
附图符号的说明
100：电路模块；101：电路基板；102：安装部件；102a：RF部件；102b：最高安装部件；102R：RF区域；103：封装体；103a：第一封装体部分；103b：第二封装体部分；104：屏蔽；104a：第一屏蔽部分；104b：第二屏蔽部分。
具体实施方式
本发明的一个实施方式所涉及的电路模块具备电路基板、安装部件、封装体和屏蔽。
上述电路基板具有安装面。
上述安装部件被安装在上述安装面上。
上述封装体为形成在上述安装面上、覆盖上述安装部件上的封装体，其具有：第一封装体部分，其具有第一厚度；第二封装体，其具有比上述第一厚度大的第二厚度。
上述屏蔽为覆盖上述封装体的屏蔽，其具有：第一屏蔽部分，其形成在上述第一封装体部分上且具有第三厚度；第二屏蔽部分，其形成在上述第二封装体部分上且具有比上述第三厚度小的第四厚度，上述第四厚度与上述第二厚度之和等于上述第一厚度与上述第三厚度之和。
根据这种结构，通过厚度厚的第一屏蔽部分，对于安装部件内的屏蔽必要性大的安装部分来说，可以获得高的屏蔽效果。在此，若屏蔽的整体变厚，则电路模块的厚度变大，进而使得电路模块低背化变得困难。对此，根据上述结构，由于厚度大的第一屏蔽部分形成在厚度小的第一封装体部分上，因此在维持电路模块的厚度的状态下，能够对屏蔽必要性高的安装部件进行有效的屏蔽，即能够形成具有高屏蔽效果、且适于低背化的电路模块。
上述安装部件包含构成RF(Radio Frequency)电路的RF部件，上述第一封装体部分可以覆盖在上述RF部件上。
在通信设备等中所使用的RF电路容易受到来自电路模块外部的电磁干扰的影响，还容易对电路模块外部施加电磁干扰。因此，通过屏蔽来保护RF电路的必要性高。根据上述结构，第一封装体部分覆盖在构成RF电路的RF部件上，即由于在RF部件上配置了厚度大的第一屏蔽部分，因此对RF电路能够产生高的屏蔽效果。
上述第二封装体部分覆盖上述安装部件中从上述安装面起的安装高度最高的安装部件，上述第二厚度比上述安装高度最高的安装部件的安装高度大，上述第一封装体部分未覆盖上述安装高度最高的安装部件，上述第一厚度比上述安装高度最高的安装部件的安装高度小。
由于有必要将第二封装体部分覆盖在安装高度最高的安装部件上(以下称为最高安装部件)，因此，第二封装体部分的厚度不得低于最高安装部件的安装高度。但是，第一封装体部分的厚度可以比最高安装部件的安装高度小。也就是说，即使在电路模块的厚度由最高安装部件的安装高度来决定时，不论最高安装部件的安装高度是多少，都能够增大第一屏蔽部分的厚度(第三厚度)。
上述第三厚度在75μm以上200μm以下，上述第四厚度可以在1μm以上75μm以下。
根据这种结构，具有75μm以上200μm以下的厚度的第一屏蔽部分能够产生高屏蔽效果，具有1μm以上75μm以下的厚度的第二屏蔽部分能够防止电路模块的厚度的增加。
本发明的一个实施方式所涉及的电路模块的制造方法，将安装部件安装在电路基板的安装面上。
在上述安装面上形成封装体，上述封装体为覆盖上述安装部件的封装体，上述封装体具有：第一封装体部分，其具有第一厚度；第二封装体部分，其具有比上述第一厚度大的第二厚度。
在上述封装体上涂布屏蔽材料形成与上述安装面平行的面，进而形成屏蔽。
根据这种结构，第一封装体部分的厚度(第一厚度)与第一屏蔽部分的厚度(第三厚度)之和能够等于第二封装体部分的厚度(第二厚度)与第四屏蔽部分的厚度(第四厚度)之和，能够制造出在第一封装体部分上形成第一屏蔽部分，在第二封装体部分上形成第二屏蔽部分的电路模块。
(电路模块的结构)
图1是本实施方式所涉及的电路模块100的立体图，图2是电路模块100的平面图。图3是电路模块100的剖面图，其是沿图2中A-A线的剖面图。另外，在各个图中，X方向、Y方向以及Z方向表示相互正交的方向。
如图1至图3所示，电路模块100具备电路基板101、安装部件102、封装体103以及屏蔽104。电路模块100的大小、形状未被特别限定，例如可以为边长数十毫米、厚度几毫米的长方体形状。
电路基板101是安装有安装部件102等的基板。电路基板101可以是将由环氧玻璃类材料、绝缘陶瓷材料等绝缘材料构成的层层叠而成的多层基板，在此层内能够形成未图示的层内配线。以下，将电路基板101上安装有安装部件102的一侧面作为安装面101a。
安装部件102是被安装在安装面101a上的部件。图4示出安装部件102的配置示例的平面图，其中省略了图2中的屏蔽104以及封装体103。安装部件102，例如是集成电路(IC)、电容器、电感、电阻、晶体振荡器、双工器、滤波器、功率放大器等。安装部件102可以通过焊锡H(参照图3)的焊接方式被安装在安装面101a上。
此处，安装部件102的一部分能够作为构成RF(Radio Frequency)电路的部件。以下，将构成RF电路的安装部件102作为RF部件102a。RF部件102a例如为RFIC(RadioFrequency Integrated Circuit)、DC-DC转换器、功率放大器、处理器等。
如图4所示，RF部件102a能够安装在电路基板101上的一定区域。以下，将安装RF部件102a的范围作为RF区域102R。而且，RF区域102R可以在电路基板101上设置多个。
封装体103由封装材料制成，并覆盖在安装面101a上的安装部件102上。封装材料，例如是添加了二氧化硅、氧化铝的环氧树脂等绝缘树脂。封装体103可以通过在安装部件102被安装在安装面101a上之后，将流体状的封装材料填充在安装部件102的周围，并对封装材料进行硬化而得到。关于封装体103的厚度将在后面说明。
屏蔽104由为导电材料的屏蔽材料制成，发挥作为对抗电磁干扰的屏蔽的作用。屏蔽材料，例如可以是含有Ag、Cu等导电粒子的环氧树脂等导电树脂。关于屏蔽104的厚度将在后面描述。
电路模块100具有以上那种整体结构。如上所述，在覆盖安装部件102的封装体103的周围设置了屏蔽104，通过屏蔽104，可以防止对安装部件102的电磁干扰或由安装部件102向电路模块100外的电磁干扰。
(关于封装体以及屏蔽的厚度)
以下，对封装体103的厚度进行说明。图5是封装体103的平面图，其中省略了图2中的屏蔽104。图6是封装体103等的剖面图，其是沿图5的B-B线的剖面图。
如图5以及图6所示，封装体103具有第一封装体部分103a和第二封装体部分103b。第一封装体部分103a和第二封装体部分103b是封装体103中厚度不同的部分。
图7是表示第一封装体部分103a和第二封装体部分103b的厚度的示意图。如该图所示，封装体103的厚度是从安装面101a起到封装体103的表面的厚度。将第一封装体部分103a的厚度作为厚度D1，将第二封装体部分103b的厚度作为厚度D2时，厚度D2比厚度D1大。
此处，如图5所示，第一封装体部分103a至少能够覆盖RF区域102R。另外，第一封装体部分103a也可以覆盖除了RF区域102R以外的其他区域。
图8是表示封装体103的厚度和安装部件102的高度关系的示意图。如该图所示，在安装部件102中，将安装高度(从安装面101a起的高度)最高的安装部件作为最高安装部件102b，将最高安装部件102b的安装高度作为高度H。第一封装体部分103a未覆盖最高安装部件102b，第二封装体部分103b能够覆盖最高安装部件102b。
如图8所示，第二封装体部分103b的厚度D2需要至少比高度H大，使得最高安装部件102b不能露出。另一方面，由于第一封装体部分103a不覆盖最高安装部件102b，因此第一封装体部分103a的厚度D1可以比高度H小。
可以成为最高安装部件102b的，一般是处理器或存储器，多数情况下，构成RF电路的RF部件与处理器或存储器相比，安装高度要小。也就是说，在第一封装体部分103a覆盖RF区域102R时，第一封装体部分103a不会覆盖最高安装部件102b。
而且，如图6等所示，在第一封装体部分103a和第二封装体部分103b之间能够设置封装体103的厚度逐渐变化的部分(倾斜部分)。另外，第一封装体部分103a和第二封装体部分103b邻接，即第一封装体部分103a和第二封装体部分103b形成段差。
以下，对屏蔽104的厚度进行说明。图9是电路模块100的剖面图，其是沿图2中B-B线的剖面图。如该图所示，屏蔽104具有第一屏蔽部分104a和第二屏蔽部分104b。第一屏蔽部分104a和第二屏蔽部分104b是屏蔽104中厚度不同的部分。如图7以及图9所示，第一屏蔽部分104a形成在第一封装体部分103a上，第二屏蔽部分104b形成在第二封装体部分103b上。
图10是表示第一屏蔽部分104a和第二屏蔽部分104b的厚度的示意图。如该图所示，屏蔽104的厚度为从封装体103的表面起到屏蔽104的表面的厚度。将第一屏蔽部分104a的厚度作为厚度D3，将第二屏蔽部分104b的厚度作为厚度D4。此处，厚度D3比厚度D4大，且厚度D3和厚度D4的厚度能够使得厚度D1与厚度D3之和等于厚度D2与厚度D4之和。据此，屏蔽104的表面构成与安装面101a平行的平面。
具体而言，厚度D3可以为75μm以上200μm以下，厚度D4可以为1μm以上75μm以下。而且，如图9等所示，在第一屏蔽部分104a和第二屏蔽部分104b之间可以设置屏蔽104的厚度逐渐变化的部分。另外，第一屏蔽部分104a和第二屏蔽部分104b可以邻接。
如上所述，由于第一屏蔽部分104a形成在第一封装体部分103a上，因此在形成了覆盖RF区域102R的第一封装体部分103a的情况下，第一屏蔽部分104a被形成在RF区域102R上。
(效果)
电路模块100中的屏蔽104发挥作为对抗电磁干扰的屏蔽作用。具体而言，通过屏蔽104能够防止电路模块100的外部对安装部件102的外部噪声、干涉、抗扰性(电磁兼容性)障碍等。另外，通过屏蔽104也可以防止安装部件102向电路模块100外的不必要的辐射等。
在此，本实施方式所涉及的屏蔽104，由于具有厚度大的第一屏蔽部分104a，因此如上所述的屏蔽效果能够特别有效地在第一屏蔽部分104a中产生。
在另一方面，若将屏蔽104的整个区域的厚度变大，则电路模块100的厚度变大，这样对于电路模块100的小型化(低背化)是不利的。对此，在本实施方式所涉及的电路模块100能够维持其厚度，仅在必要的部分产生高屏蔽效果。
特别的，即使在不得不将第二封装体部分103b的厚度变大以覆盖最高安装部件102b的情况下，未覆盖最高安装部件102b的第一封装体部分103a的厚度也可以变小。据此，可以不增加电路模块100的厚度，增加第一屏蔽部分104a的厚度，那么由第一屏蔽部分104a所带来的屏蔽效果就足够大。
在此，对可以安装在电路模块100上的RF电路施加屏蔽的必要性较大。例如，如果RF电路被使用在移动电话的发送电路中，从RF电路漏出的电流有可能会对其他的电路部件(GPS或传感器等)造成干扰。另外，构成RF电路的RFIC内部的振荡信号的高频辐射出来，有可能造成装载了电路模块100的设备不符合EMI(Electro Magnetic Interference)标准。进一步，装载了电路模块100的设备内部的DC/DC转换器的开关噪声、处理器的切换噪声(数字噪声)或来自其他通信设备的发送波可能形成对RF电路的干扰波。
因此，如上所述，通过将第一屏蔽部分104a形成在构成RF电路的RF区域102R上，能够在维持电路模块100的厚度不变的同时，对RF电路进行集中屏蔽。
进一步，屏蔽104由含有导电粒子等的屏蔽材料构成，该材料具有比构成封装体103的封装材料更高的热传导性。由于第一屏蔽部分104a与第二屏蔽部分104b相比更接近于安装面101a，因此能够对位于第一屏蔽部分104a下面的安装部件102产生高的放热效果。例如，由于一般RF电路由RFIC或功率放大器等发热性高的部件构成，因此在散热性方面本实施方式的结构也是有效的。
此外，通过仅将屏蔽104的一部分(第一屏蔽部分104a)的厚度变厚，与将屏蔽104的整体的厚度变厚的情况相比，能够减少屏蔽材料的使用量，抑制电路模块100的制造成本。
(电路模块的制造方法)
以下，对电路模块100的制造方法进行说明。图11以及图12为表示电路模块100的制造方法的示意图。而且，可以通过在一张电路基板上同时形成多个电路模块100，然后分割成各个电路模块100的方式来制造。
如图11(a)所示，在安装有安装部件102的电路基板101上涂布封装材料F。封装材料F的涂布可以通过旋涂法、丝网印刷法、真空印刷法等各种涂布方法来实现。
接下来，如图11(b)所示，在涂布了封装材料F上覆盖具有开口的掩膜M，进而涂布封装材料F。据此，形成了如图11(c)所示的具有两个阶段厚度的封装材料F。接着，使封装材料F硬化。封装材料F的硬化例如能够通过烘烤来实现。
接着，如图12(a)所示，在每个电路模块100上对硬化的封装材料F进行半切。半切能够通过例如切割来实现。据此，形成了封装体103。
接下来，如图12(b)所示，在封装体103上涂布屏蔽材料S。屏蔽材料S的涂布例如能够通过印刷来实现。此处，屏蔽材料S与封装体103的厚度无关，形成相对于安装面101a均匀的厚度来进行涂布。接着，使屏蔽材料S硬化，屏蔽材料S的硬化例如能够通过烘烤来实现。
接着，如图12(c)所示，在每个电路模块100上将屏蔽材料S以及电路基板101切断(全切)，形成屏蔽104。此切断例如能够通过切割来进行。据此，如图9所示的电路模块100被制造而成。另外，电路模块100的制造方法并不限定于此处所示的方法。
(变形例)
以下，对本实施方式所涉及的电路模块100的变形例进行说明。
(第一变形例)
图13是第一变形例所涉及的电路模块100的剖面图。如该图所示，电路模块100可以具有内部屏蔽105。内部屏蔽105隔开安装部件102而配置，用于防止安装部件102之间的电磁干扰。例如，内部屏蔽105可以围绕上述RF区域102R的周围而配置。
内部屏蔽105由导电材料制成，与屏蔽104电连接。内部屏蔽105通过采用激光照射等在封装体103上形成沟槽(槽)，并在沟槽上涂布屏蔽材料，与屏蔽104同时形成。而且，内部屏蔽105可以通过将金属板等埋设在封装体103下而形成。
将内部屏蔽105围绕屏蔽必要性高的区域(RF区域102R等)而配置，通过在该区域上形成厚度大的第一屏蔽部分104a，能够对该区域产生更高的屏蔽效果。
(第二变形例)
图14是表示第二变形例所涉及的电路模块100的封装体103以及屏蔽104的厚度的示意图。如该图所示，封装体103除了第一封装体部分103a以及第二封装体部分103b以外，还可以具有第三封装体部分103c。第三封装体部分103c能够具有比第二封装体部分103b的更厚的厚度(图中厚度D5)。
屏蔽104除了第一屏蔽部分104a以及第二屏蔽部分104b以外，也可以具有第三屏蔽部分104c。第三屏蔽部分104c形成在第三封装体部分103c上，其厚度(图中厚度D6)与厚度D5之和可以等于厚度D1与厚度D3之和(厚度D2与厚度D4之和)。
即使在此种情况下，也能够维持电路模块100的厚度，仅在必要的部分产生高的屏蔽效果。而且，在此变形例中，虽然封装体103以及屏蔽104具有三个阶段的厚度，也可以进一步具有多阶段的厚度。

Claims (4)

1.一种电路模块，该电路模块具备：
具有安装面的电路基板；
安装在所述安装面上的安装部件；
封装体，其是形成在所述安装面上、覆盖所述安装部件的封装体，所述封装体由绝缘树脂制成，所述封装体具有：
第一封装体部分，其具有第一厚度；
第二封装体部分，其具有比所述第一厚度大的第二厚度，
屏蔽，其是覆盖所述封装体的屏蔽，所述屏蔽具有：
第一屏蔽部分，其形成在所述第一封装体部分上且具有第三厚度；
第二屏蔽部分，其形成在所述第二封装体部分上且具有比所述第三厚度小的第四厚度，所述第四厚度与所述第二厚度之和等于所述第一厚度与所述第三厚度之和；
所述第二封装体部分覆盖所述安装部件中从所述安装面起的安装高度最高的安装部件，所述第二厚度比所述安装高度最高的安装部件的安装高度大；
所述第一封装体部分未覆盖所述安装高度最高的安装部件，所述第一厚度比所述安装高度最高的安装部件的安装高度小。
2.根据权利要求1所述的电路模块，其特征在于，
所述安装部件包含构成RF(Radio Frequency)电路的RF部件，所述第一封装体部分覆盖所述RF部件。
3.根据权利要求1所述的电路模块，其特征在于，
所述第三厚度在75μm以上200μm以下，所述第四厚度在1μm以上75μm以下。
4.一种电路模块的制造方法，所述电路模块的制造方法包括：
将安装部件安装在电路基板的安装面上；
在所述安装面上形成封装体，所述封装体为覆盖所述安装部件的封装体，其中，所述封装体由绝缘树脂制成，所述封装体具有：第一封装体部分，其具有第一厚度；第二封装体部分，其具有比所述第一厚度大的第二厚度；
在所述封装体上涂布屏蔽材料形成与所述安装面平行的面，进而形成屏蔽；
所述制造方法的特征在于，
所述第二封装体部分覆盖所述安装部件中从所述安装面起的安装高度最高的安装部件，所述第二厚度比所述安装高度最高的安装部件的安装高度大；
所述第一封装体部分未覆盖所述安装高度最高的安装部件，所述第一厚度比所述安装高度最高的安装部件的安装高度小。
CN201410386726.3A 2013-08-08 2014-08-07 电路模块以及电路模块的制造方法 Active CN104347540B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013165378 2013-08-08
JP2013-165378 2013-08-08

Publications (2)

Publication Number Publication Date
CN104347540A CN104347540A (zh) 2015-02-11
CN104347540B true CN104347540B (zh) 2018-12-07

Family

ID=51175775

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410386726.3A Active CN104347540B (zh) 2013-08-08 2014-08-07 电路模块以及电路模块的制造方法

Country Status (4)

Country Link
US (2) US8890309B1 (zh)
JP (1) JP5527785B1 (zh)
CN (1) CN104347540B (zh)
HK (1) HK1204390A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015119151A1 (ja) * 2014-02-04 2015-08-13 太陽誘電株式会社 回路モジュール
USD757538S1 (en) * 2015-02-17 2016-05-31 Ubotic Company Limited Sensor housing
WO2017002775A1 (ja) * 2015-06-30 2017-01-05 株式会社村田製作所 高周波モジュールおよびその製造方法
JP6528850B2 (ja) * 2015-09-11 2019-06-12 株式会社村田製作所 高周波モジュール
JP2017076663A (ja) * 2015-10-13 2017-04-20 日本精工株式会社 電子部品実装基板
JP6707419B2 (ja) * 2016-08-08 2020-06-10 アルプスアルパイン株式会社 回路モジュール及び回路モジュールの製造方法
CN109892023B (zh) * 2016-10-25 2022-03-22 株式会社村田制作所 电路模块
CN109716646A (zh) * 2016-11-24 2019-05-03 株式会社大真空 压电振动器件以及具备其的sip模块
JP2019012714A (ja) * 2017-06-29 2019-01-24 株式会社ディスコ 半導体パッケージの製造方法
CN109840238A (zh) * 2017-11-29 2019-06-04 北京搜狗科技发展有限公司 一种主板和翻译机
JP7013323B2 (ja) * 2018-05-17 2022-01-31 株式会社東芝 回路装置
JP2021158202A (ja) * 2020-03-26 2021-10-07 シャープ株式会社 シールド構造および電子機器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101911857A (zh) * 2008-01-15 2010-12-08 松下电器产业株式会社 电路基板模块及电子设备

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06125191A (ja) * 1992-10-12 1994-05-06 Nippon Chemicon Corp シールド部品
JP2003209386A (ja) * 2002-01-17 2003-07-25 Hitachi Kokusai Electric Inc 高周波部品のシールドケース構造
JP4029822B2 (ja) * 2003-10-27 2008-01-09 三菱電機株式会社 電子回路装置
US6979899B2 (en) * 2003-12-31 2005-12-27 Texas Instruments Incorported System and method for high performance heat sink for multiple chip devices
JP2006286915A (ja) 2005-03-31 2006-10-19 Taiyo Yuden Co Ltd 回路モジュール
JP4650244B2 (ja) * 2005-12-02 2011-03-16 株式会社村田製作所 回路モジュールおよびその製造方法
JP4983219B2 (ja) * 2006-11-22 2012-07-25 株式会社村田製作所 部品内蔵基板
JP2009016715A (ja) * 2007-07-09 2009-01-22 Tatsuta System Electronics Kk シールド及び放熱性を有する高周波モジュール及びその製造方法
US8202765B2 (en) * 2009-01-22 2012-06-19 International Business Machines Corporation Achieving mechanical and thermal stability in a multi-chip package
JP2011165931A (ja) * 2010-02-10 2011-08-25 Mitsubishi Electric Corp 高周波回路モジュール
JP2012019091A (ja) * 2010-07-08 2012-01-26 Sony Corp モジュールおよび携帯端末
JP2012015548A (ja) * 2011-10-04 2012-01-19 Tatsuta Electric Wire & Cable Co Ltd シールド及び放熱性を有する高周波モジュール及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101911857A (zh) * 2008-01-15 2010-12-08 松下电器产业株式会社 电路基板模块及电子设备

Also Published As

Publication number Publication date
US8890309B1 (en) 2014-11-18
JP5527785B1 (ja) 2014-06-25
HK1204390A1 (zh) 2015-12-18
US9018039B2 (en) 2015-04-28
CN104347540A (zh) 2015-02-11
JP2015053297A (ja) 2015-03-19
US20150044822A1 (en) 2015-02-12

Similar Documents

Publication Publication Date Title
CN104347540B (zh) 电路模块以及电路模块的制造方法
US20220277878A1 (en) Inductor component
CN104377176B (zh) 电路模块
CN105304582B (zh) 封装结构及其制法
CN110073488B (zh) 模块
US9054115B2 (en) Methods for fabricating an overmolded semiconductor package with wirebonds for electromagnetic shielding
CN104425461B (zh) 电路模块
EP2787530B1 (en) High-frequency semiconductor package and high-frequency semiconductor device
KR101332332B1 (ko) 전자파 차폐수단을 갖는 반도체 패키지 및 그 제조 방법
US8772088B2 (en) Method of manufacturing high frequency module and high frequency module
US9362209B1 (en) Shielding technique for semiconductor package including metal lid
CN104347541B (zh) 电路模块以及电路模块的制造方法
TWI605564B (zh) 封裝結構及其製法
CN206835541U (zh) 板级屏蔽件、电子装置、系统级封装模块和屏蔽模块
US20130015563A1 (en) Semiconductor package
WO2014035533A1 (en) Ultra slim rf package for ultrabooks and smart phones
US20130234337A1 (en) Semiconductor package and fabrication method thereof
US10586771B2 (en) Conductive shield for semiconductor package
US20150102473A1 (en) Chip package and packaging method
US20150282327A1 (en) Multilayer electronic device and manufacturing method therefor
US20130133940A1 (en) System in package module and method of fabricating the same
KR101070799B1 (ko) 반도체패키지 및 그 제조방법
CN211088262U (zh) 一种电磁屏蔽结构
CN111081696A (zh) 半导体封装和制造半导体封装的方法
KR20100082180A (ko) 전자파 차폐 기능을 갖는 전자 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1204390

Country of ref document: HK

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220606

Address after: Kanagawa

Patentee after: Jiahe fuyiai Co.,Ltd.

Address before: Tokyo

Patentee before: TAIYO YUDEN Co.,Ltd.