CN211088262U - 一种电磁屏蔽结构 - Google Patents
一种电磁屏蔽结构 Download PDFInfo
- Publication number
- CN211088262U CN211088262U CN201922415361.3U CN201922415361U CN211088262U CN 211088262 U CN211088262 U CN 211088262U CN 201922415361 U CN201922415361 U CN 201922415361U CN 211088262 U CN211088262 U CN 211088262U
- Authority
- CN
- China
- Prior art keywords
- chip
- carrier
- layer
- shielding
- shield
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本实用新型属于屏蔽材料制备技术领域,具体涉及一种电磁屏蔽结构。该电磁屏蔽结构包括载体;屏蔽体,设置在所述载体上;芯片,设置在所述载体上,且相邻屏蔽体间设置至少一个所述芯片,所述芯片的高度不大于所述屏蔽体的高度;塑封层,与所述芯片和所述屏蔽体设置于所述载体的同侧,且包覆所述屏蔽体和所述芯片。该结构将屏蔽体设置在载体上,然后再在载体上设置芯片,可以对芯片进行有效屏蔽,且该电磁屏蔽结构的封装体积小、工艺集成度高,降低了封装工艺的复杂度,可以满足电子产品轻薄短小的需求。
Description
技术领域
本实用新型属于屏蔽材料制备技术领域,具体涉及一种电磁屏蔽结构。
背景技术
电磁屏蔽是用屏蔽体阻止高频电磁场在空间传播的一种措施,当电磁波在通过金属或对电磁波有衰减作用的阻挡层时,会受到一定程度的衰减,说明该阻挡层材料有屏蔽作用,为屏蔽体。一般情况下,屏蔽体可由铜、铝、钢等金属制成,但对于恒定和极低频磁场,也可采用铁氧体等材料作为屏蔽体。屏蔽体可以避免在同一系统或不同系统产生电磁噪声或干扰而引起系统性能恶化的问题。
根据屏蔽目的的不同,屏蔽体可分为静电屏蔽体、磁屏蔽体和电磁屏蔽体三种。静电屏蔽体是由逆磁材料(如铜、铝)制成,并和地连接,可以使电场终止在屏蔽体的金属表面上,并把电荷转送入地。磁屏蔽体是由磁导率很高的强磁材料(如钢)制成,可把磁力线限制于屏蔽体内。电磁屏蔽体主要用来遏止高频电磁场的影响,使干扰场在屏蔽体内形成涡流并在屏蔽体与被保护空间的分界面上产生反射,从而大大削弱干扰场在被保护空间的场强值,达到了屏蔽效果。有时为了增强屏蔽效果,还可采用多层屏蔽体,其外层一般采用电导率高的材料,以加大反射作用,而其内层则采用磁导率高的材料,以加大涡流效应。
中国专利文献CN110010480A,公开了一种晶圆级的射频芯片电磁屏蔽封装工艺,该工艺使用晶圆级TSV形成空腔结构,在TSV通孔中填充金属,形成金属电磁屏蔽结构,然后通过晶圆级键合于贴有芯片的晶圆键合,形成电磁屏蔽空腔结构;该工艺技术成本较高,且工艺十分复杂。此外,现有技术中的屏蔽结构通常由带有隔离墙的框架、以及盖子组成,该屏蔽结构通常占用较大面积、单个组装、效率低、组装工艺复杂,易引起内部芯片的损坏。
实用新型内容
因此,本实用新型要解决的技术问题在于克服现有技术中的电磁屏蔽器件体积大、效率低、生产成本高等缺陷,从而提供一种电磁屏蔽结构及其封装方法。
为此,本实用新型提供了以下技术方案。
本实用新型提供了一种电磁屏蔽结构,包括,
载体;
屏蔽体,设置在所述载体上;
芯片,设置在所述载体上,且相邻屏蔽体间设置至少一个所述芯片,所述芯片的高度不大于所述屏蔽体的高度;
塑封层,与所述芯片和所述屏蔽体设置于所述载体的同侧,且包覆所述屏蔽体和所述芯片。
所述载体上设置有粘连层,所述塑封层、所述芯片和所述屏蔽体设置于所述粘连层上。
所述芯片的焊点朝向所述载体设置。
所述芯片的焊点背向所述载体设置。
所述电磁屏蔽结构还包括重布线层,设置在所述塑封层背向所述载体的一侧,且所述重布线的导线与所述芯片电连接。
所述电磁屏蔽结构还包括焊球,设置在所述重布线层背向所述塑封层的一侧,且所述焊球与所述芯片通过重布线层与芯片实现电连接。
所述屏蔽体为金属和/或陶瓷屏蔽体。
本实用新型还提供了一种上述电磁屏蔽结构的封装方法,包括以下步骤,
在载体上形成屏蔽体;
将芯片贴装在载体上;
在载体上形成塑封层,所述塑封层与所述芯片和所述屏蔽体位于载体的同侧,且所述塑封层包覆屏蔽体和所述芯片;
以所述屏蔽体的中轴线为切割线切割,得到电磁屏蔽结构。
进一步地,在载体上形成屏蔽体的步骤包括,
所述屏蔽体与所述载体键合,在载体上形成屏蔽体;或,
在载体上设置粘连层,所述屏蔽体与所述粘连层粘合,在载体上形成屏蔽体。
进一步地,在所述载体上形成屏蔽体的步骤之前,还包括在所述载体上形成标记;
在所述载体上形成屏蔽体的步骤之后,根据所述标记贴装所述芯片。
在载体上形成塑封层的步骤之后,还包括,
对所述塑封层减薄,然后在所述塑封层上形成重布线层。
所述封装方法还包括,
在所述重布线层背向所述塑封层的一侧设置焊球,使焊球与所述芯片通过重布线层电连接。
本实用新型技术方案,具有如下优点:
1.本实用新型提供的电磁屏蔽结构,包括载体;屏蔽体,设置在所述载体上;芯片,设置在所述载体上,且相邻屏蔽体间设置至少一个所述芯片,所述芯片的高度不大于所述屏蔽体的高度;塑封层,与所述芯片和所述屏蔽体设置于所述载体的同侧,且包覆所述屏蔽体和所述芯片。该结构将屏蔽体设置在载体上,然后再在载体上设置芯片,可以对芯片进行有效屏蔽,且该电磁屏蔽结构的封装体积小、工艺集成度高,降低了封装工艺的复杂度,可以满足电子产品轻薄短小的需求。
2.本实用新型提供的电磁屏蔽结构,该结构利用现有的晶圆级封装工艺,将屏蔽体与载体相贴合,对芯片进行屏蔽,同时实现了电磁屏蔽和芯片贴装,可在同一条晶圆级产线上实现所有的工艺,工艺集成度更高,封装体积更小,生产效率也更高,进一步降低了成本。
3.本实用新型提供的电磁屏蔽结构的封装方法,该方法包括在载体上形成屏蔽体;将芯片贴装在载体上;在所述芯片和所述屏蔽体的同侧形成塑封层,包覆屏蔽体和所述芯片;以所述屏蔽体的中轴线为切割线切割,得到电磁屏蔽结构。该方法制得的电磁屏蔽结构包括屏蔽体,而非单个的屏蔽罩,可以提高加工效率,减小电磁屏蔽结构的体积;本实用新型实现了采用晶圆级封装工艺制备电磁屏蔽结构,可以在同一条晶圆级产线上实现所有工艺,无需再添加专门制备电磁屏蔽结构的产线,工艺集成度更高,生产效率更高,进一步降低了生产成本,使整个结构的封装体积进一步降低,可以满足电子产品轻薄短小的需求。
附图说明
为了更清楚地说明本实用新型具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本实用新型的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本实用新型实施例1中电磁屏蔽结构的示意图;
图2是本实用新型实施例2中电磁屏蔽结构的示意图;
图3A和图3B是本实用新型实施例3中电磁屏蔽结构的示意图;
图4A-4D是本实用新型实施例4中电磁屏蔽结构封装方法的流程示意图;
图5A-5G是本实用新型实施例5中电磁屏蔽结构封装方法的流程示意图;
图6A-6D是本实用新型实施例6中电磁屏蔽结构封装方法的流程示意图;
附图标记:
1-载体;2-粘连层;3-屏蔽体;4-重布线层;5-塑封层;6-芯片;7-焊球;
4-1-重布线中的导线;
6-1-焊点。
具体实施方式
提供下述实施例是为了更好地进一步理解本实用新型,并不局限于所述最佳实施方式,不对本实用新型的内容和保护范围构成限制,任何人在本实用新型的启示下或是将本实用新型与其他现有技术的特征进行组合而得出的任何与本实用新型相同或相近似的产品,均落在本实用新型的保护范围之内。
实施例中未注明具体实验步骤或条件者,按照本领域内的文献所描述的常规实验步骤的操作或条件即可进行。所用试剂或仪器未注明生产厂商者,均为可以通过市购获得的常规试剂产品。
实施例1
本实施例提供了一种电磁屏蔽结构,如图1所示,包括,
载体1,载体为晶圆载体,载体上设置有粘连层2;
屏蔽体3,屏蔽体为铜屏蔽体,设置在粘连层2上,相邻屏蔽体间设置一个芯片;
芯片6,设置在粘连层上,芯片的焊点6-1朝向载体,芯片的高度低于屏蔽体的高度;
塑封层5,与芯片和屏蔽体设置在载体的同侧,包覆两个屏蔽体和一个芯片。
作为一种可替换的实施方式,载体还可以是硅衬底、玻璃和金属中的一种。
作为另一种可替换的实施方式,屏蔽体还可以是其他金属屏蔽体,如金屏蔽体、锡屏蔽体等;屏蔽体还可以是具有可封装的特性的陶瓷屏蔽体。
作为另一种可替换的实施方式,屏蔽体的个数不限于两个,芯片的个数不限于一个,屏蔽体和芯片的位置关系根据需求确定,不限于相邻屏蔽体之间设置一个芯片,还可以是相邻屏蔽体间设置多个芯片、多个屏蔽体将芯片封闭在屏蔽体内部或屏蔽体设置在芯片的顶部等多种形式。
实施例2
本实施例提供了一种电磁屏蔽结构,如图2所示,包括,
载体1,载体为硅衬底载体,载体上设置有粘连层2;
屏蔽体3,设置在粘连层2上,屏蔽体为具有可封装特性的陶瓷屏蔽体,相邻屏蔽体间设置一个芯片;
芯片3,设置在粘连层2上,芯片的焊点6-1背向载体,芯片的高度与屏蔽体的高度相同;
塑封层5,与芯片和屏蔽体设置在载体的同侧,包覆两个屏蔽体和一个芯片。
作为一种优选的实施方式,电磁屏蔽结构还包括,
重布线层4,设置在塑封层背向载体的一侧,重布线层的导线4-1与芯片电连接;
焊球7,设置在重布线层背向塑封层的一侧,通过重布线层中的导线4-1与芯片电连接。
作为一种可替换的实施方式,载体还可以是晶圆、玻璃和金属中的一种。
作为另一种可替换的实施方式,屏蔽体的材料可以是金属屏蔽体,如铜屏蔽体、金屏蔽体、锡屏蔽体等。
作为另一种可替换的实施方式,屏蔽体的个数不限于两个,芯片的个数不限于一个,屏蔽体和芯片的位置关系根据需求确定,不限于相邻屏蔽体之间设置一个芯片,还可以是相邻屏蔽体间设置多个芯片、多个屏蔽体将芯片封闭在屏蔽体内部或屏蔽体设置在芯片的顶部等多种形式。
实施例3
本实施例提供了一种电磁屏蔽结构,如图3A所示,包括,
载体1,载体为晶圆;
屏蔽体3,屏蔽体为金屏蔽体,设置在载体上,相邻屏蔽体间设置两个芯片;
芯片6,设置在载体上,芯片的焊点6-1背向载体,芯片的高度与屏蔽体的高度相同;
塑封层5,与芯片和屏蔽体设置在载体的同侧,包覆两个屏蔽体和两个芯片。
作为一种可替换的实施方式,载体还可以是晶圆、玻璃和金属中的一种。
作为另一种可替换的实施方式,芯片的高度还可以低于屏蔽体的高度。
作为另一种可替换的实施方式,屏蔽体的材料可以是其他金属屏蔽体,如铜屏蔽体、锡屏蔽体等;屏蔽体的个数和芯片的个数不限于两个,也可以是多个屏蔽体和多个芯片,屏蔽体还可以是设置在芯片的顶部,屏蔽体和芯片的位置关系可以根据使用需求确定,不限于将在相邻屏蔽体间设置两个芯片,还可以是相邻屏蔽体间设置多个芯片、多个屏蔽体将芯片封闭在屏蔽体内部或屏蔽体设置在芯片的顶部等多种形式。
作为一种优选的实施方式,如图3B所示,电磁屏蔽结构还包括,
重布线层4,设置在塑封层背向载体的一侧,重布线层的导线4-1与芯片电连接;
焊球7,设置在重布线层背向塑封层的一侧,通过重布线层中的导线与芯片电连接。
实施例4
本实施例提供了一种电磁屏蔽结构的封装方法,制备流程如图4A-4D所示,包括以下步骤,
在载体晶圆1上涂覆临时粘接材料,形成粘连层2,然后在载体上的两个位置进行标记,起到定位的作用,提高芯片与晶圆的贴装准确性,如图4A所示。
将四个屏蔽体与粘连层进行贴合,在载体上形成四个屏蔽体3,如图4B所示,其中,屏蔽体的形状为H型,屏蔽体为铜屏蔽体。
根据两个标记的位置,将两个芯片6与两个标记进行对位,在晶圆指定位置(即标记的位置)贴装芯片,该方法可以提高芯片的贴装准确性,相邻两个屏蔽体间设置一个芯片,芯片的焊点6-1朝向载体晶圆,芯片的高度低于屏蔽体的高度,如图4C所示。
在晶圆上进行塑封,形成塑封层5,塑封层与屏蔽体和芯片位于载体晶圆的同侧,塑封层包覆芯片和屏蔽体,如图4D所示。
以屏蔽体的中轴线为切割线进行切割,得到电磁屏蔽结构,如图4D所示。
该封装方法可以利用现有的晶圆级封装工艺,将屏蔽体与载体相贴合,便于对芯片进行屏;可以同时实现电磁屏蔽和芯片贴装,在同一条晶圆级产线上就可以实现所有工艺,集成度高,封装后的电磁屏蔽结构的体积小,简化了封装工艺,提高了生产效率。
实施例5
本实施例提供了一种电磁屏蔽结构的封装方法,制备流程如图5A-5G所示,包括以下步骤,
在载体硅衬底1上涂覆临时粘接材料,形成粘连层2,然后在载体硅衬底上的三个位置进行标记,起到定位的作用,提高芯片与硅的贴装准确性,如图5A所示。
四个屏蔽体与粘连层进行贴合,在载体上形成四个屏蔽体3,如图5B所示,其中,屏蔽体的形状为H型,屏蔽体为陶瓷屏蔽体,陶瓷屏蔽体具有可封装的特性。
根据标记的位置,将三个芯片6与标记进行对位,在硅衬底指定位置(标记的位置)贴装芯片,可以提高芯片的贴装准确性,芯片和屏蔽体间隔设置,相邻屏蔽体间设置一个芯片,芯片的焊点背向载体硅衬底,芯片与屏蔽体的高度相同,如图5C所示。
在硅衬底上进行塑封,形成塑封层5,塑封层与屏蔽体和芯片位于载体硅衬底的同侧,包覆芯片和屏蔽体,如图5D所示。
对塑封层进行减薄处理,使芯片的焊点6-1露出,如图5E所示。
在塑封层背向硅的一侧进行重布线,形成重布线层4,重布线层中的导线4-1与芯片的焊点6-1电连接,如图5F所示。
在重布线层背向塑封层的一侧设置焊球7,使焊球与芯片通过重布线层中的导线实现电连接,如图5G。
以屏蔽体的中轴线为切割线进行切割,得到电磁屏蔽结构,如图5G所示。
实施例6
本实施例提供了一种电磁屏蔽结构的封装方法,制备流程如图6A-6D所示,包括以下步骤,
在载体晶圆1的制定位置上形成四个标记,起到定位的作用,提高芯片与晶圆的贴装准确性,如图6A所示。
三个屏蔽体3与晶圆进行键合,在载体形成三个屏蔽体,如图6B所示,其中,屏蔽体的形状为H型,屏蔽体为金屏蔽体。
根据标记的位置,将四个芯片6与标记进行对位,在晶圆指定位置上贴装芯片,提高芯片的贴装准确性,相邻屏蔽体间设置两个芯片,芯片的高度低于屏蔽体的高度,如图6C所示。
在晶圆上进行塑封,形成塑封层,塑封层与屏蔽体和芯片位于载体晶圆的同侧,塑封层包覆芯片和屏蔽体,如图6D所示。
以屏蔽体的中轴线为切割线进行切割,得到电磁屏蔽结构,如图6D所示。
显然,上述实施例仅仅是为清楚地说明所作的举例,而并非对实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明创造的保护范围之中。
Claims (7)
1.一种电磁屏蔽结构,其特征在于,包括,
载体;
屏蔽体,设置在所述载体上;
芯片,设置在所述载体上,且相邻屏蔽体间设置至少一个所述芯片,所述芯片的高度不大于所述屏蔽体的高度;
塑封层,与所述芯片和所述屏蔽体设置于所述载体的同侧,且包覆所述屏蔽体和所述芯片。
2.根据权利要求1所述的电磁屏蔽结构,其特征在于,所述载体上设置有粘连层,所述塑封层、所述芯片和所述屏蔽体设置于所述粘连层上。
3.根据权利要求2所述的电磁屏蔽结构,其特征在于,所述芯片的焊点朝向所述载体设置。
4.根据权利要求1或2所述的电磁屏蔽结构,其特征在于,所述芯片的焊点背向所述载体设置。
5.根据权利要求4所述的电磁屏蔽结构,其特征在于,还包括重布线层,设置在所述塑封层背向所述载体的一侧,且所述重布线的导线与所述芯片电连接。
6.根据权利要求5所述的电磁屏蔽结构,其特征在于,还包括焊球,设置在所述重布线层背向所述塑封层的一侧,且所述焊球与所述芯片通过重布线层与芯片实现电连接。
7.根据权利要求3、5或6所述的电磁屏蔽结构,其特征在于,所述屏蔽体为金属和/或陶瓷屏蔽体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201922415361.3U CN211088262U (zh) | 2019-12-27 | 2019-12-27 | 一种电磁屏蔽结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201922415361.3U CN211088262U (zh) | 2019-12-27 | 2019-12-27 | 一种电磁屏蔽结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN211088262U true CN211088262U (zh) | 2020-07-24 |
Family
ID=71631421
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201922415361.3U Active CN211088262U (zh) | 2019-12-27 | 2019-12-27 | 一种电磁屏蔽结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN211088262U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111009510A (zh) * | 2019-12-27 | 2020-04-14 | 上海先方半导体有限公司 | 一种电磁屏蔽结构及其封装方法 |
-
2019
- 2019-12-27 CN CN201922415361.3U patent/CN211088262U/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111009510A (zh) * | 2019-12-27 | 2020-04-14 | 上海先方半导体有限公司 | 一种电磁屏蔽结构及其封装方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9922938B2 (en) | Semiconductor device package integrated with coil for wireless charging and electromagnetic interference shielding, and method of manufacturing the same | |
US8420437B1 (en) | Method for forming an EMI shielding layer on all surfaces of a semiconductor package | |
US7030469B2 (en) | Method of forming a semiconductor package and structure thereof | |
US20090184403A1 (en) | Method of forming a semiconductor package and structure thereof | |
US20140291821A1 (en) | Semiconductor package having grounding member and method of manufacturing the same | |
CN107305883A (zh) | 电子封装件及其制法 | |
CN108512523A (zh) | 压电声波器件的封装方法及封装结构 | |
US9824979B2 (en) | Electronic package having electromagnetic interference shielding and associated method | |
US20120235259A1 (en) | Semiconductor package and method of fabricating the same | |
CN104701273A (zh) | 一种具有电磁屏蔽功能的芯片封装结构 | |
US9653414B2 (en) | Shielded QFN package and method of making | |
CN102280433A (zh) | 晶圆级芯片尺寸封装结构及其封装方法 | |
US9209101B2 (en) | Semiconductor package with a conductive shielding member | |
KR20110020548A (ko) | 반도체 패키지 및 그의 제조방법 | |
TWI332275B (en) | Semiconductor package having electromagnetic interference shielding and fabricating method thereof | |
CN211088262U (zh) | 一种电磁屏蔽结构 | |
US11901308B2 (en) | Semiconductor packages with integrated shielding | |
US20080237821A1 (en) | Package structure and manufacturing method thereof | |
CN103354228A (zh) | 半导体封装件及其制造方法 | |
CN209169126U (zh) | 一种芯片封装结构 | |
US20130045574A1 (en) | Semiconductor package and method of manufacturing the semiconductor package | |
CN111009510A (zh) | 一种电磁屏蔽结构及其封装方法 | |
CN203690290U (zh) | 无引线平面表贴式厚膜混合集成电路 | |
TW201214650A (en) | Chip package having fully covering shield connected to GND ball | |
CN111564436A (zh) | 扇出型封装结构及封装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |