CN203690290U - 无引线平面表贴式厚膜混合集成电路 - Google Patents

无引线平面表贴式厚膜混合集成电路 Download PDF

Info

Publication number
CN203690290U
CN203690290U CN201320842343.3U CN201320842343U CN203690290U CN 203690290 U CN203690290 U CN 203690290U CN 201320842343 U CN201320842343 U CN 201320842343U CN 203690290 U CN203690290 U CN 203690290U
Authority
CN
China
Prior art keywords
thick film
ceramic substrate
integrated circuit
chip
semiconductor bare
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201320842343.3U
Other languages
English (en)
Inventor
杨成刚
赵晓辉
苏贵东
王德成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guizhou Zhenhua Fengguang Semiconductor Co Ltd
Original Assignee
Guizhou Zhenhua Fengguang Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guizhou Zhenhua Fengguang Semiconductor Co Ltd filed Critical Guizhou Zhenhua Fengguang Semiconductor Co Ltd
Priority to CN201320842343.3U priority Critical patent/CN203690290U/zh
Application granted granted Critical
Publication of CN203690290U publication Critical patent/CN203690290U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Wire Bonding (AREA)

Abstract

无引线平面表贴式厚膜混合集成电路，由陶瓷基片、厚膜导带、厚膜阻带、厚膜电容、厚膜电感、半导体裸芯片、片式元器件和封装芯片组成，陶瓷基片开有通孔，内填金属浆料形成金属通孔；陶瓷基片底面有平面对外连接端；在陶瓷基片的正面、底面集成有厚膜导带、厚膜阻带、厚膜电容、厚膜电感，其上覆盖有绝缘介质保护层；在陶瓷基片正面已进行引线键合的半导体裸芯片区域，覆盖有绝缘介质涂封层；片式元器件、半导体裸芯片焊接在相应的焊接区之上；封装芯片焊接在球型焊接区上。本实用新型特点有：①体积大幅缩小；②减小高频干扰；③实现表贴式安装，缩小装备体积，提升高频性能；④提高装备系统可靠性。可应用于多种领域，市场前景广阔。

Description

无引线平面表贴式厚膜混合集成电路
技术领域
本实用新型涉及集成电路，进一步来说，涉及厚膜混合集成电路，尤其涉及表贴式厚膜混合集成电路。
背景技术
原有混合电路的集成技术中，在陶瓷基片上，将半导体芯片、片式元器件直接装贴在厚膜基片上，再采用键合丝（金丝或硅铝丝）进行芯片与基片的引线键合，基片和管脚的引线键合，完成整个电器连接，最后在特定的气氛中将管基和管帽进行密封而成。原有混合电路的集成技术存在的主要问题是必须采用管基和管帽对内部电路进行封装，由于管基和管帽体积大、管脚长、连接管脚的内引线多、而且较长，因此，封装后厚膜混合集成电路的体积较大、高频干扰大，在装备小型化、高频等应用领域受到一定的限制。 
经检索，中国专利数据库中涉及厚膜混合集成电路的申请件有11件，其中实用新型3件，即：200920125720.5号《高可靠厚膜混合集成电路键合系统》、201220532745.9号《高灵敏温控厚膜混合集成电路》、201320216423.8号《一种汽车雨刮器控制厚膜混合集成电路》。目前还没有无引线平面表贴式厚膜混合集成电路的申请件。
发明内容
本实用新型旨在提供一种无引线平面表贴式厚膜混合集成电路，通过取消封装外壳（含管基、管帽）、取消管脚及其内引线，从而解决原有厚膜混合电路存在的问题。
为达到这一目的，设计人提供的无引线平面表贴式厚膜混合集成电路，主要由陶瓷基片、厚膜导带、厚膜阻带、厚膜电容、厚膜电感、半导体裸芯片、片式元器件和封装芯片组成，与原有厚膜混合集成电路不同的是：它不需要管基、管脚和连接管脚的引线，它的陶瓷基片上开有通孔，通孔内填充有金属浆料，形成金属通孔；陶瓷基片的底面有平面形对外连接端，便于用以进行表贴式安装；在陶瓷基片的正面、底面集成有厚膜导带、厚膜阻带、厚膜电容、厚膜电感，正面、底面覆盖有绝缘介质保护层；在陶瓷基片正面已进行引线键合的半导体裸芯片区域，覆盖有绝缘介质涂封层；片式元器件和半导体裸芯片分别焊接在相应的陶瓷基片上的金属装结区域；封装芯片焊接在球型焊接区之上。
上述陶瓷基片上通孔的孔径精度≦0.1μm。
上述半导体裸芯片用键合丝与陶瓷基片上的金属导带连接。
上述绝缘介质保护层是用三氧化二铝绝缘介质陶瓷浆料烧结而成的。
上述绝缘介质涂封层是用玻璃浆料低温固化而成的。
上述封装芯片是芯片级封装芯片。
本实用新型的无引线平面表贴式厚膜混合集成电路有以下特点：①无封装外壳，体积大幅缩小；②无引脚及相应的内引线，减小相应的高频干扰；③实现表贴式安装，缩小装备体积，提升装备的高频性能；④提高装备系统的可靠性。
本实用新型的集成电路广泛应用于航天、航空、船舶、电子、通讯、医疗设备、工业控制等领域，特别适用于装备系统小型化、高频、高可靠的领域，具有广阔的市场前景和应用空间。
附图说明
图1为本实用新型的无引线平面表贴式厚膜混合集成电路结构示意图。
图中，1为陶瓷基片，2为通孔，3为平面对外连接端，4为厚膜导带/键合区，5为厚膜阻带，6为绝缘介质保护层，7为球型焊接区，8为片式元器件，9为半导体裸芯片，10为键合丝，11为封装芯片，12为绝缘介质涂封层，13为金属通孔。
具体实施方式
实施例：
一种无引线平面表贴式厚膜混合集成电路，主要由陶瓷基片1、厚膜导带4、厚膜阻带5、厚膜电容、厚膜电感、片式元器件8和封装芯片11组成，如附图1所示，它的陶瓷基片1开有通孔2，通孔2的孔径精度≦0.1μm；通孔2内填充有金属浆料，形成金属通孔13；陶瓷基片1的底面有平面形对外连接端3；在陶瓷基片1的正面及底面集成有厚膜导带4、厚膜阻带5、厚膜电容、厚膜电感，其上覆盖有三氧化二铝陶瓷绝缘介质保护层6；陶瓷基片1正面的半导体裸芯片9有用绝缘介质玻璃浆料涂封和固化形成的绝缘介质涂封层12；半导体裸芯片9用键合丝10与陶瓷基片1上的金属导带连接；片式元器件8和半导体裸芯片9分别装结在相应的陶瓷基片1上的金属装结区域；芯片级封装芯片11焊接在球型焊接区7之上。

Claims (6)

1.无引线平面表贴式厚膜混合集成电路，主要由陶瓷基片(1)、厚膜导带(4)、厚膜阻带(5)、厚膜电容、厚膜电感、半导体裸芯片(9)、片式元器件(8)和封装芯片(11)组成，其特征在于它的陶瓷基片(1)开有通孔(2)，通孔(2)内填充有金属浆料，形成金属通孔(13)；陶瓷基片(1)的底面有平面对外连接端(3)；在陶瓷基片(1)的正面及底面集成有厚膜导带（4）、厚膜阻带（5）、厚膜电容、厚膜电感，其上覆盖有用绝缘介质陶瓷浆料在氮气保护环境中烧结成膜而形成的绝缘介质保护层（6）；陶瓷基片(1)正面的半导体裸芯片(9)覆盖有用绝缘介质浆料涂封和固化形成的绝缘介质涂封层(12)；半导体裸芯片(9)用键合丝(10)与陶瓷基片(1)上的金属导带连接；片式元器件(8)和半导体裸芯片(9)分别装结在相应的陶瓷基片(1)上的金属装结区域；封装芯片(11)焊接在球型焊接区(7)之上。
2. 如权利要求1所述的集成电路，其特征在于所述通孔(2)的孔径精度≦0.1μm。
3.  如权利要求1所述的集成电路，其特征在于所述半导体裸芯片(9)用键合丝(10)与陶瓷基片(1)上的金属导带连接。
4.  如权利要求1所述的集成电路，其特征在于所述绝缘介质保护层是用三氧化二铝绝缘介质陶瓷浆料烧结而成的。
5.  如权利要求1所述的集成电路，其特征在于所述绝缘介质涂封层(12)是用玻璃浆料低温固化而成的。
6.  如权利要求1所述的集成电路，其特征在于所述封装芯片(11)是芯片级封装芯片。
CN201320842343.3U 2013-12-19 2013-12-19 无引线平面表贴式厚膜混合集成电路 Expired - Fee Related CN203690290U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201320842343.3U CN203690290U (zh) 2013-12-19 2013-12-19 无引线平面表贴式厚膜混合集成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201320842343.3U CN203690290U (zh) 2013-12-19 2013-12-19 无引线平面表贴式厚膜混合集成电路

Publications (1)

Publication Number Publication Date
CN203690290U true CN203690290U (zh) 2014-07-02

Family

ID=51012162

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201320842343.3U Expired - Fee Related CN203690290U (zh) 2013-12-19 2013-12-19 无引线平面表贴式厚膜混合集成电路

Country Status (1)

Country Link
CN (1) CN203690290U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465607A (zh) * 2014-12-15 2015-03-25 贵州振华风光半导体有限公司 无引线平面表贴式微波薄膜混合集成电路及其集成方法
CN114364125A (zh) * 2021-12-31 2022-04-15 中国电子科技集团公司第十四研究所 一种双面布置器件的厚膜混合集成电路及其生产方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465607A (zh) * 2014-12-15 2015-03-25 贵州振华风光半导体有限公司 无引线平面表贴式微波薄膜混合集成电路及其集成方法
CN114364125A (zh) * 2021-12-31 2022-04-15 中国电子科技集团公司第十四研究所 一种双面布置器件的厚膜混合集成电路及其生产方法

Similar Documents

Publication Publication Date Title
CN107919862A (zh) 一种声表面波器件气密性晶圆级封装结构和工艺
CN104485324A (zh) 无引线球脚表贴式微波薄膜混合集成电路及其集成方法
CN203503623U (zh) 基于导电柱圆片级封装的单片集成式mems芯片
CN103632984B (zh) 无引线平面表贴式厚膜混合集成电路的集成方法
US7362038B1 (en) Surface acoustic wave (SAW) device package and method for packaging a SAW device
CN204375722U (zh) 一种半导体封装结构
CN208691560U (zh) Mems麦克风
CN105428267A (zh) 高可靠超小金属陶瓷表面贴器件的封装工艺
CN103411726B (zh) 一种压力变送器
CN203690290U (zh) 无引线平面表贴式厚膜混合集成电路
CN204289432U (zh) 无引线平面表贴式微波薄膜混合集成电路
CN207559959U (zh) 声表面波器件气密性晶圆级封装结构
CN105374759A (zh) 集成电路封装用陶瓷四边无引线扁平封装外壳
CN106229276A (zh) 一种基于ltcc基板的bga一体化封装装置
CN203690278U (zh) 无引线球脚表贴式厚膜混合集成电路
CN202710237U (zh) 绝压传感器封装结构
CN103681364B (zh) 无引线球脚表贴式高密度厚膜混合集成电路的集成方法
CN204289431U (zh) 无引线球脚表贴式微波薄膜混合集成电路
CN211088262U (zh) 一种电磁屏蔽结构
CN205177806U (zh) 集成电路封装用陶瓷四边无引线扁平封装外壳
CN203760456U (zh) 无引线球脚表贴式高密度厚膜混合集成电路
CN205488129U (zh) 一种抗干扰抗腐蚀厚膜混合集成电路
CN104465607A (zh) 无引线平面表贴式微波薄膜混合集成电路及其集成方法
CN101662259A (zh) 集成同轴介质压控振荡器及其制造方法
CN103646906B (zh) 无引线球脚表贴式厚膜混合集成电路的集成方法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140702

Termination date: 20181219

CF01 Termination of patent right due to non-payment of annual fee