CN203760456U - 无引线球脚表贴式高密度厚膜混合集成电路 - Google Patents
无引线球脚表贴式高密度厚膜混合集成电路 Download PDFInfo
- Publication number
- CN203760456U CN203760456U CN201320842600.3U CN201320842600U CN203760456U CN 203760456 U CN203760456 U CN 203760456U CN 201320842600 U CN201320842600 U CN 201320842600U CN 203760456 U CN203760456 U CN 203760456U
- Authority
- CN
- China
- Prior art keywords
- thick film
- integrated circuit
- upper substrate
- chip
- subtegulum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
无引线球脚表贴式高密度厚膜混合集成电路,它的上基片和下基片均开有通孔,通孔内填充金属浆料形成金属通孔;下基片底面有引出端焊接球;上基片和下基片的正面集成有厚膜导带、厚膜阻带、厚膜电容、厚膜电感,并覆盖有绝缘介质保护层,上基片正面的半导体裸芯片区域覆盖有绝缘介质涂封层;片式元器件和半导体裸芯片焊接在相应的金属焊接区,封装芯片焊接在球型焊接区;上基片和下基片用三维垂直叠层方式集成。特点有:①体积大幅缩小;②减小高频干扰;③减小正面导带长度,提升频率特性和集成度;④用三维垂直叠层方式进行集成,提升集成密度;⑤缩小装备体积,提升装备的高频性能,提高装备系统可靠性。广泛应用于多种领域。
Description
技术领域
本实用新型涉及集成电路,进一步来说,涉及厚膜混合集成电路,尤其涉及表贴式厚膜混合集成电路。
背景技术
原有混合电路的集成技术中,在陶瓷基片上,将半导体芯片、片式元器件直接装贴在厚膜基片上,再采用键合丝(金丝或硅铝丝)进行芯片与基片的引线键合,基片和管脚的引线键合,完成整个电器连接,最后在特定的气氛中将管基和管帽进行密封而成。原有混合电路的集成技术存在的主要问题是必须采用管基和管帽对内部电路进行封装,由于管基和管帽体积大、管脚长、连接管脚的内引线多、而且较长、因受封装外壳限制集成密度不易提高,因此,封装后厚膜混合集成电路的体积较大、高频干扰大,在装备小型化、高频等应用领域受到一定的限制。
经检索,中国专利数据库中涉及厚膜混合集成电路的申请件有11件,其中实用新型3件,即:200920125720.5号《高可靠厚膜混合集成电路键合系统》、201220532745.9号《高灵敏温控厚膜混合集成电路》、201320216423.8号《一种汽车雨刮器控制厚膜混合集成电路》。目前还没有无引线球脚表贴式高密度厚膜混合集成电路的申请件。
发明内容
本实用新型旨在提供一种无引线球脚表贴式高密度厚膜混合集成电路,通过取消封装外壳(含管基、管帽)、取消管脚及其内引线、提高集成密度,从而解决原有厚膜混合电路存在的问题。
为达到这一目的,设计人提供的无引线球脚表贴式高密度厚膜混合集成 电路,主要由上基片、下基片、厚膜导带、厚膜阻带、厚膜电容、厚膜电感、半导体裸芯片、片式元器件和封装芯片组成,与原有厚膜混合集成电路不同的是:它不需要管基、管脚和连接管脚的引线,它的上基片和下基片均开有通孔,通孔内填充有金属浆料,形成金属通孔;下基片的底面有金属的引出端焊接球,用以进行表贴式安装;在上基片、下基片的正面集成有厚膜导带、厚膜阻带、厚膜电容、厚膜电感,正面上覆盖有绝缘介质保护层;在上基片正面已键合的半导体裸芯片区域,覆盖有绝缘介质涂封层;片式元器件和半导体裸芯片分别焊接在相应的陶瓷基片金属焊接区上,封装芯片焊接在球型焊接区之上;下基片有与上基片元器件连接的球形焊接区;上基片和下基片用三维垂直叠层方式进行集成。
上述上基片和下基片均为陶瓷基片,所述通孔的孔径精度≦0.1μm。
上述半导体裸芯片用键合丝与陶瓷基片上的厚膜导带连接。
上述绝缘介质保护层是用三氧化二铝绝缘介质陶瓷浆料烧结而成的。
上述绝缘介质涂封层是用玻璃浆料涂封、低温固化而成的。
上述封装芯片是芯片级封装芯片。
本实用新型的无引线球脚表贴式厚膜混合集成电路有以下特点:①无封装外壳,体积大幅缩小;②无引脚及相应的内引线,减小相应的高频干扰;③采用底部球形引脚,减小正面导带长度,可提升频率特性和集成度;④采用三维(3D)垂直叠层方式进行集成,提升集成密度,缩小应用系统的体积;⑤实现表贴式安装,缩小装备体积,提升装备的高频性能;⑥提高装备系统的可靠性。
本实用新型的集成电路广泛应用于航天、航空、船舶、电子、通讯、医疗设备、工业控制等领域,特别适用于装备系统小型化、高频、高可靠的领域,具有广阔的市场前景和应用空间。
附图说明
图1为本实用新型的无引线球脚表贴式高密度厚膜混合集成电路结构示意图。
图中,1为上基片,2为下基片,3为厚膜导带/键合区,4为厚膜阻带,5为绝缘介质保护层,6为引出端焊接球,7为球形焊接区,8为封装芯片,9为片式元器件,10为半导体裸芯片,11为键合丝,12为绝缘介质涂封层,13为金属通孔,14为通孔。
具体实施方式
实施例:
一种无引线球脚表贴式高密度厚膜混合集成电路,如图1所示,主要由上基片1、下基片2、厚膜导带3、厚膜阻带4、厚膜电容、厚膜电感、半导体裸芯片10、片式元器件9和封装芯片8组成,它的上基片1和下基片2均为陶瓷基片,均开有通孔,通孔内填充有金属浆料,形成金属通孔13,通孔14的孔径精度≦0.1μm;下基片2的底面有金属的引出端焊接球6;在上基片、下基片的正面集成有厚膜导带3、厚膜阻带4、厚膜电容、厚膜电感,正面上覆盖有用三氧化二铝陶瓷浆料烧结而成的绝缘介质保护层5;在上基片1正面已键合的半导体裸芯片10区域,覆盖有绝缘介质涂封层12;半导体裸芯片10用键合丝11与厚膜导带3连接;片式元器件9和半导体裸芯片10分别焊接在相应的上基片1的金属焊接区,芯片级封装芯片8焊接在球型焊接区7之上;下基片2的正面有与上基片1元器件连接的球形焊接区7;上基片1和下基片2用三维垂直叠层方式集成。
Claims (6)
1.无引线球脚表贴式高密度厚膜混合集成电路,主要由上基片(1)、下基片(2)、厚膜导带(3)、厚膜阻带(4)、厚膜电容、厚膜电感、半导体裸芯片(10)、片式元器件(9)和封装芯片(8)组成,其特征在于它的上基片(1)和下基片(2)均开有通孔,通孔内填充有金属浆料,形成金属通孔(13);下基片(2)的底面有金属的引出端焊接球(6);在上基片(1)、下基片(2)的正面集成有厚膜导带(3)、厚膜阻带(4)、厚膜电容、厚膜电感,正面上覆盖有绝缘介质保护层(5);在上基片(1)正面已键合的半导体裸芯片(10)区域,覆盖有绝缘介质涂封层(12);片式元器件(9)和半导体裸芯片(10)分别焊接在相应的陶瓷基片(1)的金属焊接区,封装芯片(8)焊接在球型焊接区(7)之上;下基片(2)的正面有与上基片(1)元器件连接的球形焊接区(7);上基片(1)和下基片(2)用三维垂直叠层方式集成。
2.如权利要求1所述的集成电路,其特征在于所述上基片(1)和下基片(2)上的通孔(2)的孔径精度≦0.1μm。
3.如权利要求1所述的集成电路,其特征在于所述半导体裸芯片(10)用键合丝(11)与厚膜导带(3)连接。
4.如权利要求1所述的集成电路,其特征在于所述绝缘介质保护层(5)是用三氧化二铝绝缘介质陶瓷浆料烧结而成的。
5.如权利要求1所述的集成电路,其特征在于所述绝缘介质涂封层(12)是用玻璃浆料低温固化而成的。
6.如权利要求1所述的集成电路,其特征在于所述封装芯片(8)是芯片级封装芯片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201320842600.3U CN203760456U (zh) | 2013-12-19 | 2013-12-19 | 无引线球脚表贴式高密度厚膜混合集成电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201320842600.3U CN203760456U (zh) | 2013-12-19 | 2013-12-19 | 无引线球脚表贴式高密度厚膜混合集成电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN203760456U true CN203760456U (zh) | 2014-08-06 |
Family
ID=51255699
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201320842600.3U Expired - Fee Related CN203760456U (zh) | 2013-12-19 | 2013-12-19 | 无引线球脚表贴式高密度厚膜混合集成电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN203760456U (zh) |
-
2013
- 2013-12-19 CN CN201320842600.3U patent/CN203760456U/zh not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7369037B2 (ja) | 超小型電子アセンブリの封止 | |
CN102867800B (zh) | 将功能芯片连接至封装件以形成层叠封装件 | |
CN104485324A (zh) | 无引线球脚表贴式微波薄膜混合集成电路及其集成方法 | |
CN102709260A (zh) | 半导体封装构造 | |
CN103632984B (zh) | 无引线平面表贴式厚膜混合集成电路的集成方法 | |
CN102969303A (zh) | 半导体封装结构及其制造方法 | |
CN204289432U (zh) | 无引线平面表贴式微波薄膜混合集成电路 | |
CN107154385A (zh) | 堆叠封装结构及其制造方法 | |
CN106229276A (zh) | 一种基于ltcc基板的bga一体化封装装置 | |
CN203690290U (zh) | 无引线平面表贴式厚膜混合集成电路 | |
CN107546181B (zh) | 雷达组件封装体 | |
CN103681364B (zh) | 无引线球脚表贴式高密度厚膜混合集成电路的集成方法 | |
CN203760456U (zh) | 无引线球脚表贴式高密度厚膜混合集成电路 | |
CN203690278U (zh) | 无引线球脚表贴式厚膜混合集成电路 | |
CN103303012B (zh) | 阻容与裸片共面的印刷方法 | |
CN104009014A (zh) | 集成无源器件晶圆级封装三维堆叠结构及制作方法 | |
CN204289431U (zh) | 无引线球脚表贴式微波薄膜混合集成电路 | |
CN211088262U (zh) | 一种电磁屏蔽结构 | |
CN103354228A (zh) | 半导体封装件及其制造方法 | |
CN103050414B (zh) | 三维集成高密度厚薄膜多芯片组件的集成方法 | |
CN104465607A (zh) | 无引线平面表贴式微波薄膜混合集成电路及其集成方法 | |
CN103646906B (zh) | 无引线球脚表贴式厚膜混合集成电路的集成方法 | |
CN101662259A (zh) | 集成同轴介质压控振荡器及其制造方法 | |
CN205488129U (zh) | 一种抗干扰抗腐蚀厚膜混合集成电路 | |
CN102945821B (zh) | 高密度厚膜混合集成电路的集成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140806 Termination date: 20181219 |
|
CF01 | Termination of patent right due to non-payment of annual fee |