CN104377176B - 电路模块 - Google Patents

电路模块 Download PDF

Info

Publication number
CN104377176B
CN104377176B CN201410394827.5A CN201410394827A CN104377176B CN 104377176 B CN104377176 B CN 104377176B CN 201410394827 A CN201410394827 A CN 201410394827A CN 104377176 B CN104377176 B CN 104377176B
Authority
CN
China
Prior art keywords
side wall
groove
mounting surface
installing component
wall portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410394827.5A
Other languages
English (en)
Other versions
CN104377176A (zh
Inventor
岛村雅哉
北崎健三
麦谷英儿
猿渡达郎
佐治哲夫
中村浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiahe Fuyiai Co ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Publication of CN104377176A publication Critical patent/CN104377176A/zh
Application granted granted Critical
Publication of CN104377176B publication Critical patent/CN104377176B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

本发明提供一种具有优越屏蔽效果、同时适宜小型化的电路模块。本发明所涉及的电路模块具备电路基板、安装部件、封装体和屏蔽。电路基板具有安装面。安装部件被安装在安装面上。封装体是形成在安装面上、覆盖安装部件的封装体，其具备从封装体的主面朝向安装面而形成的沟槽，沟槽具有由安装面一侧的第一侧壁部和主面一侧的第二侧壁部构成的侧壁，第一侧壁部具有第一斜率，在将第一侧壁部和第二侧壁部的连接点作为第一点，将第二侧壁部和主面的连接点作为第二点时，连接第一点和第二点的直线具有比第一斜率小的第二斜率。屏蔽是覆盖封装体的屏蔽，其具有形成在沟槽内的内部屏蔽部和配设在主面以及内部屏蔽部上的外部屏蔽部。

Description

电路模块
技术领域
本发明涉及在电路基板上安装、封装安装部件的电路模块。
背景技术
对安装于电路基板上的安装部件的周围，通过由合成树脂等构成的封装体来进行封装的电路模块正在被使用。此处，在安装部件是无线通信元件的情况等中，则采用导电体覆盖封装体的表面，将其作为对抗电磁波引起的干扰(以下称电磁干扰)的屏蔽来使用。电磁干扰例如是干涉或非必要辐射等。通过设置屏蔽，可以防止屏蔽内的安装部件发射的电磁波引起的对屏蔽外的电子设备的电磁干扰(改善Emission)，或者防止屏蔽外的电磁波引起的对屏蔽内的安装部件的电磁干扰(提高免疫)。
进一步，在电路基板上安装有多个安装部件时，为了防止安装部件之间的电磁干扰，也开发了配设有将安装部件之间隔开的屏蔽的电路模块。由于安装部件被上述那样的封装体所覆盖，因此能够通过部分地去除封装体而形成沟槽(槽)，并在该沟槽内形成导电体，以作为安装部件之间的屏蔽。导电体能够通过例如在沟槽内填充导电树脂膏而形成。
例如，在专利文献1中记载了如下电路模块：通过在模具树脂层中形成缝隙，并向该缝隙内填充导电树脂从而作为电子部件之间的屏蔽。
专利文献1：日本特开2010-225620号公报
此处，在向形成于封装体上的沟槽内填充导电树脂膏时，存在沟槽狭窄、填充不充分的情况。若在沟槽内没有确实地形成屏蔽，则不能获得预期的屏蔽效果。特别是近些年来，电路模块向小型化发展，越来越难以充分地扩大沟槽的宽度。在小型电路基板上安装多个安装部件时，如果扩大沟槽宽度，将会限制安装部件的安装面积。
发明内容
鉴于如上所述情况，本发明的目的是提供一种具有优越屏蔽效果、同时适宜小型化的电路模块。
为了达成上述目的，本发明的一个方式所涉及的电路模块具备电路基板、安装部件、封装体和屏蔽。
上述电路基板具有安装面。
上述安装部件被安装在上述安装面上。
上述封装体是形成在上述安装面上、覆盖上述安装部件的封装体，其具备从上述封装体的主面朝向上述安装面而形成的沟槽，上述沟槽具有由上述安装面一侧的第一侧壁部和上述主面一侧的第二侧壁部构成的侧壁；在相对上述安装面垂直且相对上述沟槽的延伸方向垂直的面的剖面上，上述第一侧壁部具有相对上述安装面的第一斜率，在将上述第一侧壁部和上述第二侧壁部的连接点作为第一点，并将上述第二侧壁部和上述主面的连接点作为第二点时，连接上述第一点和上述第二点的直线具有相对上述安装面的、比上述第一斜率小的第二斜率。
上述屏蔽是覆盖上述封装体的屏蔽，其具有形成在上述沟槽内的内部屏蔽部和配设在上述主面以及上述内部屏蔽部上的外部屏蔽部。
附图说明
图1是本发明的实施方式所涉及的电路模块的立体图。
图2是该电路模块的平面图。
图3是该电路模块的剖面图。
图4是示出该电路模块的封装体的平面图。
图5是示出该电路模块的封装体的剖面图。
图6是示出该电路模块的封装体的放大剖面图。
图7是示出该电路模块的沟槽的形状的示意图。
图8是示出该电路模块的沟槽的形状的示意图。
图9是示出该电路模块的沟槽的形状的示意图。
图10是示出该电路模块的沟槽的形状的示意图。
图11是示出该电路模块的沟槽的形状的示意图。
图12是示出该电路模块的沟槽的形状与安装部件的高度的关系的示意图。
图13是示出该电路模块的屏蔽的放大剖面图。
图14是示出该电路模块的制造方法的示意图。
图15是示出该电路模块的制造方法的示意图。
图16是比较例所涉及的电路模块的示意图。
图17是本发明的实施方式所涉及的电路模块的示意图。
图18是比较例所涉及的电路模块的示意图。
图19是本发明的实施方式所涉及的电路模块的示意图。
附图符号的说明
100：电路模块；101：电路基板；102：安装部件；103：封装体；104：屏蔽；104a：内部屏蔽部；104b：外部屏蔽部；105：表层导体；106：沟槽；106a：第一侧壁部；106b：第二侧壁部。
具体实施方式
本发明的一个实施方式所涉及电路模块具备电路基板、安装部件、封装体和屏蔽。
上述电路基板具有安装面。
上述安装部件被安装在上述安装面上。
上述封装体是形成在上述安装面上、覆盖上述安装部件的封装体，其具备从上述封装体的主面朝向上述安装面而形成的沟槽，上述沟槽具有由上述安装面一侧的第一侧壁部和上述主面一侧的第二侧壁部构成的侧壁，在相对上述安装面垂直且相对上述沟槽的延伸方向垂直的面的剖面上，上述第一侧壁部具有相对上述安装面的第一斜率，在将上述第一侧壁部和上述第二侧壁部的连接点作为第一点，并将上述第二侧壁部和上述主面的连接点作为第二点时，连接上述第一点和上述第二点的直线具有相对上述安装面的、比上述第一斜率小的第二斜率。
上述屏蔽是覆盖上述封装体的屏蔽，其具有形成在上述沟槽内的内部屏蔽部和配设在上述主面以及上述内部屏蔽部上的外部屏蔽部。
屏蔽可以在沟槽形成后通过用屏蔽材料覆盖封装体来形成，通过在沟槽内填充屏蔽材料形成内部屏蔽部。此处，在沟槽具有上述形状时，由于沟槽内的屏蔽材料的填充性高，能够确实地将屏蔽材料填充至沟槽内，因此能够确实地产生由内部屏蔽部所带来的屏蔽效果。而且，根据这种结构，第二侧壁部中的内部屏蔽部的厚度变大，通过这一点也能够增大屏蔽效果。进一步，根据上述结构，虽然安装部件和内部屏蔽部相接近，但是由于和构成封装体的封装材料相比，屏蔽材料的热传导性更高，因此容易介由内部屏蔽部释放安装部件的热量。
上述第一点可以位于这样的位置：上述第一点的高度高于上述安装部件之中的、邻接上述沟槽配置的安装部件的高度，上述第一点的高度和上述安装部件的高度均以上述安装面为起点。
为了防止邻接沟槽配置的安装部件从沟槽露出，安装时有必要确保与沟槽之间一定的距离。在沟槽的侧壁具有一定斜率的情况下，在增大沟槽的宽度(侧壁的间隔)时，有必要将安装部件以那样的程度分离安装。对此，在本发明中的沟槽的侧壁没有一定斜率的情况，即使在增大第二侧壁部的间隔时，也不会增大第一侧壁部的间隔，因此没有必要将安装部件分离安装。即，能够对安装部件进行高密度的安装。
上述安装部件包括多个安装部件，上述沟槽可以将上述多个安装部件相互隔开而形成。
根据这种结构，能够通过形成在沟槽内的内部屏蔽部来防止以隔着沟槽而安装的安装部件之间的电磁干扰。如上所述，本发明中，在维持沟槽和安装部件之间的间隔不变的同时，由于能够扩大第二侧壁部的间隔，即扩大内部屏蔽部的厚度，所以能够在对安装部件进行高密度安装的同时，有效地防止安装部件之间的电磁干扰。
以下对本发明的实施方式所涉及的电路模块进行说明。
(电路模块的构成)
图1是本实施方式所涉及的电路模块100的立体图，图2是电路模块100的平面图。另外，图3是电路模块100的剖面图，其是沿图2的A-A线的剖面图。另外，在各图中，X方向、Y方向及Z方向示出了相互正交的方向。
如图1至图3所示，电路模块100具备电路基板101、安装部件102、封装体103以及屏蔽104。电路模块100的大小、形状没有被特别限定，例如可以是边长数十毫米厚度几毫米的长方体形状。
电路基板101是安装有安装部件102等的基板。电路基板101可以是将由环氧玻璃类材料、绝缘陶瓷材料等绝缘材料构成的层层叠而成的多层基板，在此层内能够形成未图示的层内配线。以下，将电路基板101上安装有安装部件102的一侧的表面作为安装面101a。而且，上述X方向以及Y方向相对安装面101a平行，即X-Y平面与安装面101a平行。
在安装面101a上配设了如图3所示的表层导体105。表层导体105由导电材料制成，可以是在安装面101a上涂布、硬化的导电膏，也可以是在安装面101a上通过电镀等而形成金属膜。表层导体105可以在安装面101a上沿着后述的沟槽106来配设。
表层导体105可以和电路基板101内的层内布线连接，介由此层内布线能够和安装部件102电连接。具体地，表层导体105可以和电路模块100的接地端子电连接，即，与电路模块100的接地电位是同一电位。
安装部件102是被安装在安装面101a上的部件，例如集成电路(IC)、电容器、电感、电阻、晶体振荡器、双工器、过滤器、功率放大器等。安装部件102可以用焊锡H焊接的方式被安装在安装面101a上。如图2所示，在电路基板101上可以安装有多个安装部件102。而且，安装部件102的数量、配置未被特别限定。
封装体103由封装材料构成，并在安装面101a上覆盖安装部件102。封装材料，例如是添加了二氧化硅、氧化铝的环氧树脂等绝缘树脂。封装体103可以在安装部件102被安装于安装面101a上之后，通过将流体状的封装材料填充在安装部件102的周围，并对封装材料进行硬化而得到。
图4是示出封装体103的平面图，其中省略了图2中的屏蔽104。图5是示出封装体103的剖面图，其中省略了图3中的屏蔽104。如这些图所示，在封装体103上形成了沟槽106。以下，将封装体103的主面作为主面103a。
沟槽106可以是从主面103a朝向安装面101a、沟状地除去封装体103而形成的。关于沟槽106的形成方法、沟槽106的详细内容将在后面描述，如图4所示，沟槽106能够形成在多个安装部件102之间，以隔开安装部件102。沟槽106的延伸方向(在X-Y平面上的沟槽106的延伸方向)根据安装部件102的种类、配置形成了如图4所示的多个方向。例如在和图4的A-A线交差的地方，沟槽106的延伸方向是Y方向，在和B-B线交差的地方，沟槽106的延伸方向是X方向。
屏蔽104由为导电材料的屏蔽材料制成，发挥作为对抗电磁干扰的屏蔽的作用。屏蔽材料，例如可以是含有Ag、Cu等导电粒子的环氧树脂等导电树脂。
如图3所示，屏蔽104具有内部屏蔽部104a和外部屏蔽部104b。内部屏蔽部104a被形成在沟槽106内，可以介由沟槽106和表层导体105接触，并和表层导体105电连接。
外部屏蔽部104b配设在封装体103的主面103a(参照图5)以及内部屏蔽部104a上。外部屏蔽部104b和内部屏蔽部104a连接，并介由内部屏蔽部104a和表层导体105电连接。如上所述，表层导体105可以作为电路模块100的接地，则屏蔽104可以作为接地电位。
电路模块100具有以上那样的整体结构。在电路模块100中，通过屏蔽104来防止电磁干扰。具体地，通过外部屏蔽部104b来防止电路模块100的外部对安装部件102的电磁干扰、或者防止安装部件102对电路模块100的外部的电磁干扰。而且，通过内部屏蔽部104a来防止安装部件102相互之间的电磁干扰。
(关于沟槽以及屏蔽)
以下，对沟槽106进行详细说明。图6是示出沟槽106的剖面图，其是图5的放大图。图6是示出沿图2的A-A线的封装体103等的剖面图，这个剖面是相对安装面101a(X-Y平面)垂直且相对沟槽106的延伸方向(此处为Y方向)垂直的面(X-Z面)。
如图6所示，沟槽106具备由第一侧壁部106a和第二侧壁部106b构成的侧壁。第一侧壁部106a是沟槽106的侧壁中的安装面101a一侧的部分，是侧壁之中相对安装面101a一侧的具有一定斜率的部分。第二侧壁部106b是沟槽106的侧壁中的主面103a一侧的部分，是侧壁之中不与第一侧壁部106a的斜率相连续的部分。
图7是示出沟槽106的侧壁的示意图，图7(a)是示出和图6同一的剖面。如图7(a)所示，将第一侧壁部106a和第二侧壁部106b的连接点作为点P1，将第二侧壁部106b和主面103a的连接点作为P2。而且，将连接点P1和点P2的直线作为直线L。
图7(b)示出第一侧壁部106a和直线L的斜率的示意图。如此图所示，在将第一侧壁部106a的相对安装面101a的斜率视为斜率A1，将相对安装面101a的直线L的斜率视为斜率A2时，斜率A2比斜率A1小。
只要沟槽106的第一侧壁部106a和第二侧壁部106b满足上述关系就可以。图8至图11是示出本实施方式所涉及的沟槽106的各种形状的剖面图以及示意图，示出了相对安装面101a(X-Y平面)垂直且相对沟槽106的延伸方向(此处为Y方向)垂直的面(X-Z面)的剖面。
如图8以及图9所示，第二侧壁部106b可以是曲面状，如图10所示，第一侧壁部106a以及第二侧壁部106b的一部分可以相对安装面101a垂直。而且，如图11所示，也可以只有第一侧壁部106a相对于安装面101a垂直。在任意一种情况下，直线L的斜率都比第一侧壁部106a的相对安装面101a的斜率小。
进一步，在沟槽106中，点P1优选地位于比邻接沟槽106的安装部件102的安装高度更高的位置。图12是示出点P1和安装部件102的安装高度的关系示意图。同时，如图所示，将点P1的高度(从安装面101a起的高度)视为高度H1，将邻接沟槽106的安装部件102的安装高度(从安装面101a起的高度)视为高度H2，则高度H1比高度H2高。在上述各种形状的沟槽106中，情况均是相同的。
如上所述，覆盖封装体103形成了屏蔽104。具体地，在沟槽106的内部形成了内部屏蔽部104a，在封装体103的主面103a(参照图5)以及内部屏蔽部104a上配设了外部屏蔽部104b。
图13是示出屏蔽104的放大剖面图。如该图所示，内部屏蔽部104a被形成在沟槽106内，与第一侧壁部106a以及第二侧壁部106b之间无间隙地形成。如上所述，由于第二侧壁部106b被形成为直线L的斜率比第一侧壁部106a的斜率小的形状，因此第二侧壁部106b之间的内部屏蔽部104a具有比第一侧壁部106a之间的内部屏蔽部104a更大的厚度。
(制造方法)
(电路模块的制造方法)
以下，对电路模块100的制造方法进行说明。图14以及图15是示出电路模块100的制造方法的示意图。而且，可以在一个电路基板上同时制造多个电路模块100，然后分割成各电路模块100，以下就其中的一个电路模块100进行说明。
如图14(a)所示，在电路基板101的安装面101a上对安装部件102进行安装。安装可以通过焊接等各种安装方法来进行。此外，在安装面101a上预先配设了表层导体105。
接下来，如图14(b)所示，在安装面101a上，填充覆盖安装部件102的封装材料F。封装材料F的填充，例如可以通过真空印刷来实现。此后，使封装材料F硬化，形成由封装材料F构成的封装体103。封装材料F的硬化，例如可以通过烘烤来实现。
接着，如图14(c)所示，在每个电路模组100上对封装体103进行半切。封装体103的半切例如可以通过切片机来进行。
接下来，如图15(a)所示，在封装体103上进行激光L照射、扫描。通过照射激光L线状地除去封装体103，形成了如图15(b)所示的沟槽106。根据激光L的扫描路径，能够形成具有如图4所示形状(线形)的沟槽106。
在此，通过激光L的照射方法，能够形成具有上述的第一侧壁部件106a以及第二侧壁部106b的沟槽106。例如，通过把照射激光L时的激光的焦点从主面103a上错开，使激光L扩散，能够形成具有上述形状的沟槽106。另外，在激光L扫描后，在已形成的沟槽的周围进一步用激光L照射，也能够形成具有上述形状的沟槽106。
接着，如图15(c)所示，在封装体103上配置屏蔽材料S。屏蔽材料S可以通过在封装体103上涂布导电树脂膏来配置。此时，屏蔽材料S被填充于沟槽106内。之后，通过烘烤等使屏蔽材料S硬化以作为屏蔽104。
接下来，在每个电路模组100上对屏蔽104以及电路基板101进行裁断(全切)。屏蔽104以及电路基板101的裁断例如可以通过切片机来进行。据此，制成了如图3所示的电路模块100。如上所述，由于屏蔽材料S是在封装体103上形成沟槽106之后再配置在封装体103上的，所以内部屏蔽部104a的形状是由沟槽106的形状所决定的。
(效果)
本实施方式所涉及的电路模块100具有如下效果。首先，能够在沟槽106内确实地形成内部屏蔽部104a。由于沟槽106的第二侧壁部106b被形成为直线L的斜率比第一侧壁部106a的斜率小的形状，所以第二侧壁部106b之间的间隔更宽。因此，能够在沟槽106内确实地填充屏蔽材料(导电树脂膏)。
而且，由于在第二侧壁部106b之间形成的内部屏蔽部104a的厚度变大，因此能够增大内部屏蔽部104a的屏蔽效果。图16是比较例所涉及的电路模块200的沟槽周边的示意图，图17是本实施方式所涉及的电路模块100的沟槽周边的示意图。
图16所涉及的电路模块200具有电路基板201、安装部件202、封装体203以及屏蔽204。在电路基板201的安装面201a上配设了表层导体205的同时，还安装了安装部件202，安装部件202被封装体203覆盖。沟槽206形成在封装体203上，屏蔽204具有形成在沟槽206内的内部屏蔽部204a和配设在封装体203的主面以及内部屏蔽部204a上的外部屏蔽部204b。如该图所示，电路模块200上存在有死区R。
对此，如图17所示，在本实施方式所涉及的电路模块100中，由于不存在上述的死区，且内部屏蔽部104a的厚度变大，因此和电路模块200相比，能够增大屏蔽效果。进一步，如该图所示，在电路模块100中，安装部件102和内部屏蔽部104a的距离(图中箭头)比电路模块200的更接近。一般情况下，与构成封装体103的封装材料相比，构成屏蔽104的屏蔽材料的传热性更高，因此容易通过内部屏蔽部104a来释放来自安装部件102的热量。
进一步，可以在电路基板101上，对安装部件102进行高密度的安装。图18是比较例所涉及的电路模块200的沟槽周边的示意图，图19是本实施方式所涉及的电路模块100的沟槽周边的示意图。
如图18所示，在电路模块200中，为了防止安装部件202从沟槽206内露出，有必要将安装部件202和沟槽206之间的间隔设定为规定的距离(距离D1)。为此，如果为了提高屏蔽材料的填充性而增大沟槽206的宽度，则会增大夹持沟槽206的安装部件202之间的距离(距离D2)。
与此相对，在如图19所示的电路模块100中，即使增大沟槽106的第二侧壁部106b之间的宽度，第一侧壁部106a之间的宽度仍然比第二侧壁部106b之间的宽度要小。因此，即使是将安装部件102和沟槽106之间的距离设定为和比较例相同的距离D1时，夹持沟槽106的安装部件102之间的距离(距离D3)也比距离D2小。特别是在上述点P1高于安装部件102的安装高度(高度H2)的情况下是有效的。据此，能够在电路模块100上对安装部件102进行高密度的安装。
(变形例)
在上述的实施方式中，虽然是以导电树脂作为屏蔽材料进行说明，但是其也可以是在封装体上施以电镀而形成的金属膜。此时，本发明中的电镀液容易侵入沟槽内部，能够确实地在沟槽内形成内部屏蔽部。

Claims (2)

1.一种电路模块，具备：
具有安装面的电路基板；
安装在所述安装面上的安装部件；
封装体，其为形成在所述安装面上、覆盖所述安装部件的封装体，其具备从所述封装体的主面朝向所述安装面而形成的沟槽，所述沟槽具有由所述安装面一侧的第一侧壁部和所述主面一侧的第二侧壁部构成的侧壁，在相对所述安装面垂直且相对所述沟槽的延伸方向垂直的面的剖面上，所述第一侧壁部具有相对所述安装面的第一斜率，在将所述第一侧壁部和所述第二侧壁部的连接点作为第一点，将所述第二侧壁部和所述主面的连接点作为第二点时，连接所述第一点和所述第二点的直线具有相对所述安装面的、比所述第一斜率小的第二斜率；
屏蔽，其为覆盖所述封装体的屏蔽，其具有形成在所述沟槽内的内部屏蔽部和配设在所述主面以及所述内部屏蔽部上的外部屏蔽部；
所述第一点位于这样的位置：所述第一点的高度高于所述安装部件之中的、邻接所述沟槽配置的安装部件的高度，所述第一点的高度和所述安装部件的高度均以所述安装面为起点。
2.根据权利要求1所述的电路模块，其特征在于：
所述安装部件包含多个安装部件，所述沟槽将所述多个安装部件相互隔开而形成。
CN201410394827.5A 2013-08-13 2014-08-12 电路模块 Active CN104377176B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013168377 2013-08-13
JP2013-168377 2013-08-13

Publications (2)

Publication Number Publication Date
CN104377176A CN104377176A (zh) 2015-02-25
CN104377176B true CN104377176B (zh) 2018-10-12

Family

ID=51031262

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410394827.5A Active CN104377176B (zh) 2013-08-13 2014-08-12 电路模块

Country Status (4)

Country Link
US (1) US9101050B2 (zh)
JP (1) JP5517378B1 (zh)
CN (1) CN104377176B (zh)
HK (1) HK1206145A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8199518B1 (en) 2010-02-18 2012-06-12 Amkor Technology, Inc. Top feature package and method
US8362612B1 (en) 2010-03-19 2013-01-29 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
DE102013215246A1 (de) * 2013-08-02 2015-02-05 Robert Bosch Gmbh Elektronikmodul mit Leiterplatten und anspritzbarem Kunststoff-Dichtring, insbesondere für ein Kfz-Getriebesteuergerät, und Verfahren zum Fertigen desselben
JP6361556B2 (ja) * 2015-04-06 2018-07-25 株式会社デンソー 電子制御装置
CN107535081B (zh) * 2015-05-11 2021-02-02 株式会社村田制作所 高频模块
CN107710406B (zh) * 2015-06-04 2020-10-16 株式会社村田制作所 高频模块
US10438864B2 (en) * 2015-08-21 2019-10-08 Hewlett-Packard Development Company, L.P. Circuit packages comprising epoxy mold compounds and methods of compression molding
CN108029226B (zh) * 2015-09-11 2020-04-17 株式会社村田制作所 高频模块
JP6728917B2 (ja) * 2016-04-12 2020-07-22 Tdk株式会社 電子回路モジュールの製造方法
US10833024B2 (en) * 2016-10-18 2020-11-10 Advanced Semiconductor Engineering, Inc. Substrate structure, packaging method and semiconductor package structure
US10177095B2 (en) 2017-03-24 2019-01-08 Amkor Technology, Inc. Semiconductor device and method of manufacturing thereof
WO2018181709A1 (ja) * 2017-03-31 2018-10-04 株式会社村田製作所 高周波モジュール
KR102408079B1 (ko) * 2017-06-29 2022-06-13 가부시키가이샤 무라타 세이사쿠쇼 고주파 모듈
KR102551803B1 (ko) * 2018-10-19 2023-07-06 삼성전자주식회사 배선을 따라 유전체가 채워질 수 있는 이격 공간을 갖도록 배치된 도전성 부재를 포함하는 전자 장치
US11089673B2 (en) * 2019-07-19 2021-08-10 Raytheon Company Wall for isolation enhancement
KR20220020018A (ko) * 2020-08-11 2022-02-18 삼성전기주식회사 부품 패키지 및 이에 이용되는 인쇄회로기판
KR102339363B1 (ko) * 2021-03-09 2021-12-16 엔트리움 주식회사 반도체 디바이스와 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101345234A (zh) * 2007-06-29 2009-01-14 Tdk株式会社 电子模块以及电子模块的制造方法
CN101803017A (zh) * 2007-06-27 2010-08-11 射频小型装置公司 使用工艺气的共形屏蔽工艺
JP2010225620A (ja) * 2009-03-19 2010-10-07 Panasonic Corp 回路モジュール
CN102315199A (zh) * 2010-07-08 2012-01-11 索尼公司 模块和便携式终端

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
JP3706573B2 (ja) 2001-11-22 2005-10-12 株式会社ルネサステクノロジ 半導体パッケージ及び半導体パッケージの製造方法
DE10164502B4 (de) * 2001-12-28 2013-07-04 Epcos Ag Verfahren zur hermetischen Verkapselung eines Bauelements
US7643311B2 (en) * 2005-04-21 2010-01-05 Stmicroelectronics Sa Electronic circuit protection device
US8031485B2 (en) * 2007-09-07 2011-10-04 Autosplice, Inc. Electronic shielding apparatus and methods
JP2009140962A (ja) * 2007-12-03 2009-06-25 Panasonic Corp 半導体装置およびその製造方法
JP5094622B2 (ja) * 2008-08-04 2012-12-12 太陽誘電株式会社 回路モジュール及び回路モジュールの製造方法
US20100110656A1 (en) * 2008-10-31 2010-05-06 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US20100157566A1 (en) * 2008-12-19 2010-06-24 Robert Bogursky Electronic shield assembly and methods
WO2012023332A1 (ja) * 2010-08-18 2012-02-23 株式会社 村田製作所 電子部品及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101803017A (zh) * 2007-06-27 2010-08-11 射频小型装置公司 使用工艺气的共形屏蔽工艺
CN101345234A (zh) * 2007-06-29 2009-01-14 Tdk株式会社 电子模块以及电子模块的制造方法
JP2010225620A (ja) * 2009-03-19 2010-10-07 Panasonic Corp 回路モジュール
CN102315199A (zh) * 2010-07-08 2012-01-11 索尼公司 模块和便携式终端

Also Published As

Publication number Publication date
US20150049439A1 (en) 2015-02-19
CN104377176A (zh) 2015-02-25
US9101050B2 (en) 2015-08-04
JP5517378B1 (ja) 2014-06-11
HK1206145A1 (zh) 2015-12-31
JP2015057804A (ja) 2015-03-26

Similar Documents

Publication Publication Date Title
CN104377176B (zh) 电路模块
CN104425461B (zh) 电路模块
CN104347541B (zh) 电路模块以及电路模块的制造方法
CN104347540B (zh) 电路模块以及电路模块的制造方法
CN104838737B (zh) 用于适形屏蔽的方法和装置
CN110073488A (zh) 模块
CN102223757B (zh) 布线板及布线板的制造方法
JP5622906B1 (ja) 回路モジュールの製造方法
KR101616625B1 (ko) 반도체 패키지 및 그 제조방법
CN103378068A (zh) 电路模块及其制造方法
US20150043171A1 (en) Circuit module
JP2012256842A (ja) 半導体モジュールの製造方法及び半導体モジュール
JP2005317935A (ja) モジュール部品およびその製造方法
TWI605564B (zh) 封裝結構及其製法
CN108701681A (zh) 屏蔽emi的集成电路封装和及其制造方法
WO2020169000A1 (zh) 一种封装屏蔽结构及电子设备
CN104813753B (zh) 高频模块
CN107305884A (zh) 具有虚拟接地能力的板级屏蔽件
TWI554196B (zh) 電子封裝模組及其製造方法
CN104080280B (zh) 一种封装基板单元及其制作方法和基板组件
JP7143896B2 (ja) モジュール
US10741463B2 (en) Shielded module
CN106328633A (zh) 电子装置模块及其制造方法
JP2012165329A (ja) 通信モジュール
CN104080274B (zh) 一种封装基板及其制作方法和基板组件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1206145

Country of ref document: HK

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220530

Address after: Kanagawa

Patentee after: Jiahe fuyiai Co.,Ltd.

Address before: Tokyo

Patentee before: TAIYO YUDEN Co.,Ltd.

TR01 Transfer of patent right