CN101345234A - 电子模块以及电子模块的制造方法 - Google Patents

电子模块以及电子模块的制造方法 Download PDF

Info

Publication number
CN101345234A
CN101345234A CNA2008102147611A CN200810214761A CN101345234A CN 101345234 A CN101345234 A CN 101345234A CN A2008102147611 A CNA2008102147611 A CN A2008102147611A CN 200810214761 A CN200810214761 A CN 200810214761A CN 101345234 A CN101345234 A CN 101345234A
Authority
CN
China
Prior art keywords
insulating barrier
grounding electrode
electronic module
cut
electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008102147611A
Other languages
English (en)
Other versions
CN101345234B (zh
Inventor
浅见茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN101345234A publication Critical patent/CN101345234A/zh
Application granted granted Critical
Publication of CN101345234B publication Critical patent/CN101345234B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种能够增大电子部件的安装面积，并能够抑制接地电极和金属防护层的连接不良，充分地确保接地电极和导电性防护层的连接强度的电子模块及其制造方法。电子模块(100)中，在内置有半导体装置(30)等的多层基板(1)上安装有电子部件(60)，这些被环氧树脂等的密封层(110)密封，而且密封层(110)以及多层基板(1)被金属防护层(120)覆盖。多层基板(1)和金属防护层(120)由通过切削多层基板(1)的一部分而露出的接地电极GN电连接。

Description

电子模块以及电子模块的制造方法
技术领域
本发明涉及电子模块及其制造方法。
背景技术
近年来，随着电子仪器的小型化以及高性能化，对装载的电子模块也要求小型化以及高性能化。图11是现有的电子模块200的主要部分的立体示意图，图12是电子模块200的XII-XII线截面图。
如图11和图12所示，电子模块200具备在至少一面上安装有电子部件220的电路基板210、由覆盖电子部件220的环氧树脂等构成的密封层225、以及以覆盖密封层225的方式设置的金属防护层230。金属防护层230屏蔽来自外部的电磁波并使电路特性稳定，同时使电子部件220发出的电磁波不向外泄漏，担当着使电子部件220正常工作的任务。
图13是形成密封层225和金属防护层230之前的电路基板210的俯视图。如该图所示，在电路基板210上的周边部形成有接地电极221。用由环氧树脂等形成的密封层225覆盖该电路基板210之后，通过使用切割刀(dicing blade)等的切断刃或者切削刃(省略图示)切削接地电极221上的密封层225的部位，从而使接地电极221露出。
然后，利用电镀等在密封层225以及露出的接地电极221上形成金属防护层230，从而电连接且机械连接接地电极221和金属防护层230(例如，参照专利文献1)。
专利文献1：日本特开2004-193187号公报
发明内容
但是，在现有的电子模块200中，由于接地电极221位于电路基板210的表面上，因而电路基板210的周边部的区域面积被接地电极221占据，从而存在着电子部件220在电路基板210上的安装面积受限制的问题。而且，从确保电子部件220的安装面积的观点出发，对于现有的电子模块200而言，难以将接地电极221的露出面积设定为足够大以提高金属防护层230和接地电极221的连接可靠性以及连接强度，接地电极221和金属防护层230的电连接强度以及机械连接强度有可能不足。
而且，在使用切断刃切削密封层225时，由于电路基板210的位置偏离等，使得切断刃的实际切削位置偏离在电路基板210上设定的目标位置，结果，作为目标的接地电极221未露出，产生接地电极221和金属防护层230的接触不良等的问题。
因此，本发明是鉴于上述问题而提出的，目的在于提供一种电子模块及其制造方法，该电子模块能够使电子部件的安装面积增大，同时能够充分确保接地电极和导电性防护层的连接强度，而且，即使切削位置发生移动，也能够抑制接地电极和金属防护层的接触不良。
为了解决上述问题，本发明涉及的电子模块具备绝缘层、设在绝缘层内且一部分从绝缘层的侧面露出的接地电极、安装在绝缘层上的电子部件、密封电子部件的密封层、以及覆盖密封层且在接地电极露出部位与接地电极电连接的导电性防护层。
在相关的构成的电子模块中，安装在绝缘层上的电子部件被密封层密封，其整体被导电性防护层覆盖，该导电性防护层与一部分从绝缘层露出的接地电极电连接，通常通过使接地电极与外壳接地等的接地电位连接，从而对外部电磁防护(屏蔽)电子部件。如此，不必以在露出于基板表面的接地电极上覆盖导电性防护层的方式进行连接，而是接地电极的一部分从绝缘层的侧面露出，在该露出部位与导电性防护层连接，从而削减了现有的电子模块中所必需的用于设置基板表面上的接地电极的周边区域。换言之，由于在电子部件的安装区域下方的外缘，接地电极和导电性防护层连接，因而没有必要另外确保两者的连接区域。
另外，为了使接地电极从绝缘层的侧面露出，可以在深度方向上挖掘或切削绝缘层，与按照深度方向上的水平线除去密封层，露出接地电极的表面的现有技术相比，由于接地电极的一部分可靠地露出，因而可靠地消除了现有的电子模块中所担心的因切削时的位置偏离而导致的接地电极未露出的情况，确保了与导电性防护层的连接，并且防止了两者的连接不良。
而且，在将例如电阻或电容这样的无源部件作为电子部件安装于内置有半导体装置(IC)等有源部件的基板模块等的电子模块之中，大多已经在基板模块的绝缘层内设有接地电极，这种情形下，能够将该基板模块内已存在的接地电极兼用作电子模块的接地电极。结果，没有必要形成电子模块的防护用的新的接地电极，削减了工序以及构成材料，大大提高了生产性。
在此，在上述构成中，优选在绝缘层的垂直方向上存在多个具有露出部位的接地电极。通过这样地构成为在绝缘层的垂直方向上存在多个露出的接地电极，能够扩大绝缘层的侧面上的接地电极的露出面积，进一步增大与导电性防护层的连接强度。
另外，优选绝缘层的侧面上的接地电极的露出部位侧面相对于绝缘层的垂线方向(与绝缘层的平面方向垂直的方向；法线方向)具有规定的倾斜度(锥度)。如果如此地构成，那么，接地电极被切断成所谓的斜面，因而其露出面积比垂直地切断接地电极时的露出面积大。所以，进一步增大了接地电极和导电性防护层的连接面积。
在此，在上述构成中，优选绝缘层的底端部位于比导电性防护层的端面更靠近内侧的位置。如果如此地构成，那么，绝缘层不比导电性防护层更向外侧突出，能够增大基板的实质有效面积，能够实现模块的小型化。
另外，本发明涉及的电子模块的制造方法，是制造具备电子部件的多个电子模块的方法，具有在绝缘层内形成接地电极的工序、在绝缘层上安装多个电子模块中所具备的多个电子部件的工序、在绝缘层以及多个电子部件上形成密封多个电子部件的密封层的工序、切削绝缘层和密封层以使接地电极的一部分从绝缘层的侧面露出的工序、形成覆盖密封层且在接地电极的露出部位与接地电极电连接的导电性防护层的工序。根据如此的构成，能够有效地制造上述本发明涉及的多个电子模块。
在此，优选在绝缘层内形成接地电极的工序中，形成横跨形成有各个电子模块的区域中至少两个区域的接地电极，在切削绝缘层以及密封层的工序中，切削绝缘层和密封层，从而划分出形成有各电子模块的区域，并且使接地电极的一部分从绝缘层的侧面露出。
根据相关的构成，不仅能够有效地制造上述本发明涉及的多个电子模块，而且由于横跨形成有各电子模块的区域中至少两个区域地形成接地电极，安装多个电子模块中所具备的多个电子部件，并由密封层密封整体后，切削绝缘层，分割接地电极并使其露出，从而将各个电子模块切分，在该状态下，在多个电子模块的整体上形成导电性防护层，并一次性完成防护，然后进行单片化，因而能够提高生产性。另外，由于没有必要在电子模块的基板周边部上确保与电子部件的安装区域不同的接地电极和导电性防护层的连接区域，因而能够缩短电子模块区域间的距离，提高一块共用基板上的电子模块的配置密度，进一步提高生产性。
这时，优选在形成接地电极的工序中，在绝缘层的垂直方向上形成多个接地电极，在切削绝缘层和密封层的工序中，以多个接地电极从绝缘层的侧面露出的方式进行切削。例如，事先交替层叠形成多个绝缘层和多个接地电极，通过在深度方向切削该绝缘层，能够简单且可靠地使多个接地电极从绝缘层的侧面露出。
另外，优选在切削绝缘层和密封层的工序中，以绝缘层的侧面上的接地电极的露出部位相对于绝缘层的垂线方向具有规定的倾斜度(锥度)的方式进行切削。具体而言，例如，前端部侧壁为尖塔状(尖细状)的切削刃的该前端部能够进行到达绝缘层上的接地电极的埋设部位的切割。
另外，优选将多个电子模块单片化的工序，包括从与切削的面相反的面进行切入并切断至切削位置的工序，在进行切入并切断的工序中，以绝缘层的底端部位于比导电性防护层的端面更靠近内侧的位置的方式进行切入。根据该方法，在将电子模块单片化时，切断区域并不突出至导电性防护层的更外侧，能够增大基板的实质有效面积，能够实现模块的小型化。在此，优选在进行切入并切断的工序中，使用刀刃厚度比用于切削的切断刃更厚的切断刃进行切入。
根据本发明的电子模块及其制造方法，由于用于防护电子部件的导电性防护层和在绝缘层的侧面上露出的接地电极连接，因而能够消减了设在现有的基板周边部的接地电极乃至其形成区域，增大了电子部件的安装面积，实现了基于更高密度安装的小型化，并且能够可靠地连接接地电极和导电性防护层，另外，能够防止因接地电极的未露出而引起的连接不良，提高制品的可靠性以及产率和生产性。
附图说明
图1是示意本实施方式涉及的电子模块的主要部分的概略截面图。
图2是概略性地示意半导体装置的构造的立体图。
图3是示意制造电子模块的顺序的一个示例的工序图。
图4是示意制造电子模块的顺序的一个示例的工序图。
图5是示意制造电子模块的顺序的一个示例的工序图。
图6是示意制造电子模块的顺序的一个示例的工序图。
图7是举例说明接地电极和切削基准线的关系的平面图。
图8是多层基板的切削面的部分放大图。
图9是示意变形例涉及的电子模块的主要部分的概略截面图。
图10是示意制造电子模块的顺序的其他示例的工序图。
图11是示意现有的电子模块的主要部分的立体图。
图12是图11所示的电子模块的XII-XII线截面图。
图13是示意电路基板的主要部分的俯视图。
图14是通过单片化工序形成的电子模块的概略截面图。
图15是通过单片化工序形成的电子模块的概略截面图。
图16是示意制造电子模块的顺序的一个示例的工序图。
图17是示意制造电子模块的顺序的一个示例的工序图。
图18是示意制造电子模块的顺序的一个示例的工序图。
图19是示意制造电子模块的顺序的一个示例的工序图。
图20是示意制造电子模块的顺序的一个示例的工序图。
图21是示意制造电子模块的顺序的一个示例的工序图。
图22是示意制造电子模块的顺序的一个示例的工序图。
图23是示意制造电子模块的顺序的一个示例的工序图。
附图标记说明
1：多层基板，1a：集合多层基板，10：基体，11、11a：树脂层，12：导体，13：连接部位，30：半导体装置，30a：主面，30b：背面，31：凸台电极，GN：接地电极，32：凸起，41、42、43：树脂层，51，52：配线，60：电子部件，100、100′：电子模块，110：密封层，120、120′：金属防护层。
具体实施方式
下面，参照附图，对本发明的实施方式进行说明。而且，附图中，用相同的符号标记相同的要素，省略重复的说明。另外，只要没有事先说明，上下左右等位置关系就基于附图中所示的位置关系。而且，附图的尺寸比例并不限于图示的比例。另外，以下的实施方式是用于说明本发明的示例，并不意味着将本发明仅限定于其实施方式。而且，本发明可以在不脱离其要旨的范围内，进行各种各样的变形。
第1实施方式
图1是示意本实施方式涉及的电子模块的主要部分的概略截面图。电子模块100具备安装有电子部件60且内置有半导体装置30等的多层基板1、由环氧树脂等将在该多层基板1上安装的电子部件60密封的密封层110、以及覆盖该密封层110以及多层基板1的金属防护层120。多层基板1和金属防护层120由通过切削多层基板1的一部分而露出来的接地电极GN电连接。
多层基板1中，在基体10的一面(图示下面)上形成有树脂层41，树脂层41的内部上埋入有配置半导体装置30。基体10的另一面(图示上面)上形成有包含接地电极GN的配线51，配置在基体10的一面上的半导体装置30和配置在基体10的另一面上的配线51在连接部位13电连接。
在树脂层41的图示下面(与基体10相反的一侧的面)形成有包含接地电极GN的配线52，基体10上的配线51和树脂层41上的配线52经由贯通树脂层41的通孔53电连接。另外，在树脂层41的配线52侧的面上，形成有树脂层42。
而且，在基体10的配线51侧的面上，形成有树脂层43，在树脂层43的表面上，形成有配线56。配线56和配线51经由贯通树脂层43的通孔57电连接，在配线56上设置电阻或电容等电子部件60。如此，本发明中的“树脂层”由树脂层41、42、43构成。
在此，作为用于树脂层(绝缘层)41、42、43的材料，具体而言，例如可以列举出乙烯基苄基(vinyl benzyl)树脂、聚乙烯基苄基醚(polyvinyl benzyl ether)化合物树脂、双马来酰亚胺三嗪(bismaleimidetriazine)树脂(BT树脂)、聚苯醚(聚苯醚氧化物)树脂(PPE、PPO)、氰酸酯树脂、环氧+活性酯硬化树脂、聚苯醚树脂(聚苯醚氧化物树脂)、硬化性聚烯烃树脂、苯并环丁烯(benzocyclobutene)树脂、聚酰亚胺树脂、芳香族聚酯树脂、芳香族液晶聚酯树脂、聚苯硫醚树脂、聚醚酰亚胺树脂、聚丙烯酸树脂、聚醚醚酮树脂、氟化树脂、环氧树脂、酚醛树脂或苯并恶嗪(benzoxazine)树脂的单体，或者，在这些树脂中添加石英、滑石、碳酸钙、碳酸镁、氢氧化铝、氢氧化镁、硼酸铝晶须、钛酸钾纤维、氧化铝、玻璃鳞片(glass flakes)、玻璃纤维、氮化钽、氮化铝等而形成的材料，在这些树脂中添加包含镁、硅、钛、锌、钙、锶、锆、锡、钕、钐、铝、铋、铅、镧、锂以及钽中的至少1种金属的金属氧化物粉末而形成的材料，以及在这些树脂中混合玻璃纤维、芳香尼龙纤维(aramid fiber)等树脂纤维而形成的材料，或者，使这些树脂浸渗在玻璃布(glass cloth)、芳香尼龙纤维、无纺布等之内而形成的材料等。能够从电特性、机械特性、吸水性、回流(reflow)耐性等观点出发，适当地选择使用。
另外，图2是概略性地示意半导体装置30的构造的立体图。半导体装置30为裸芯片状态的半导体IC(die)等，在呈大致矩形板状的主面30a上具有多个接地电极31。而且，在图示中，只在四角显示凸台电极31以及后述的凸起32，省略了除此以外的凸台电极31的显示。另外，半导体装置30的种类没有被特别地限制，例如，可以列举出像CPU或DSP那样工作频率数非常高的数字IC。
此外，虽然没有被特别地限定，但半导体装置30的背面30b被研磨，于是，半导体装置30的厚度t(从主面30a到背面30b的距离)比通常的半导体IC薄，例如，优选为200μm以下，更优选在20～50μm左右。另外，为使半导体装置30薄形化，优选对背面30b进行进行基于蚀刻、等离子体处理、激光处理、喷砂研磨、抛光研磨、药品处理等的粗糙化处理。
半导体装置30的背面30b的研磨，可以在通过切割而分离为单个半导体装置30之后进行。而且，也可以在晶片的状态下对多个电子部件一并进行研磨，然后通过切割而分离为单个的半导体装置30。或者，也可以在晶片的状态下对多个电子部件一并进行研磨，然后在通过切割而分离为单个的半导体装置30之后，研磨该单个的电子部件，实现进一步的小型化。
另外，在各个凸台电极31上，形成有作为导电性突起物的一种的凸起32(端子)。凸起32的种类没有被特别地限制，可以列举出钉头凸起(stud bump)、板状凸起(plate bump)、电镀凸起(plated bump)、球状凸起(ball bump)等各种凸起。在图示中，以钉头凸起为例。在使用钉头凸起作为凸起32的情况下，能够通过引线接合(wire bonding)形成银(Ag)或铜(Cu)，在使用板状凸起的情况下，能够通过电镀、溅射或者蒸镀形成。另外，在使用电镀凸起的情况下，能够通过电镀形成，在使用球状凸起的情况下，能够通过在凸起电极31上载置焊锡球后，使其熔融，或者在凸台电极上印刷焊膏(cream solder)后，使其熔融而形成。另外，也能够使用通过丝网印刷导电性浆料并使其硬化而得到的圆锥状、圆柱状等凸起，或者，通过印刷金属浆料并加热使其烧结而得到的凸起。
作为可以用于凸起32的金属种类，并没有被特别地限定，例如可以列举出金(Au)、银(Ag)、铜(Cu)、镍(Ni)、锡(Sn)、铬(Cr)、镍铬合金、焊锡等，在这些之中，优选使用铜。如果使用铜作为凸起32的材料，则与例如使用金的情况相比，可以得到相对于接地电极31的高接合强度，提高半导体装置30本身的可靠性。
另外，凸起32的尺寸形状，可以根据凸台电极31之间的间隔(间距)而适当地设定，例如，在接地电极31的间距为大约100μm的情况下，凸起32的最大径可以为10～90μm左右，高度可以为2～100μm左右。而且，在通过晶片的切割而切断分离为单个的半导体装置30之后，能够利用引线结合器将凸起32与各个接地电极31接合。
这样构成的半导体装置30，在各个凸起32于连接部位13与配线51电连接的状态下配置在树脂层41的内部(图1)。
接着，参照图3～图8，对一并制造多个本实施方式涉及的电子模块100的方法进行说明。而且，在各图中，用点划线表示用于分割各电子模块100的切削基准线S。
首先，连接多个图1中所示的多层基板1，形成成为一个的集合多层基板1a(参照图3)。在此，图7是举例说明在配线51、52等上形成的接地电极GN和切削基准线S的关系的平面图。如图7所示，将在配线51、52等上形成的接地电极GN的电极宽度W0设计为比配线宽度更宽，并且，在本实施方式中，以横跨邻接的多层基板1的配线51、52的方式形成接地电极GN。换言之，形成具备横跨邻接的多层基板1的接地电极GN的集合多层基板1a。如此，形成接地电极GN之后，即使实际的切削位置偏离切削基准线S，但只要该偏离位于接地电极GN的电极宽度W0的范围内，就能够可靠地使接地电极GN露出。由此，与对照着深度方向的水平线除去密封层，使接地电极的表面露出的现有技术相比，由于接地电极的一部分可靠地露出，因而可靠地消除了现有的电子模块中所担心的因切削时的位置偏离而导致的接地电极未露出的情况，确保了与导电性防护层的连接，并防止了两者的连接不良。
接着，如图4所示，形成覆盖在集合多层基板1a的表面上安装的电子部件60的密封层110，该密封层110由环氧树脂形成。密封层110是含有例如500～100Pa·s左右的环氧树脂、平均粒径为100μm以下的填充物以及硬化剂的构成。作为填充物，可以使用石英、氢氧化铝等无机物。另外，作为硬化剂，可以根据电子部件60的机械特性选择使用酸酐、胺系等的硬化剂。
而且，在利用固定框和橡胶滚轴(图示省略)等向电子部件60的周边供给由环氧树脂形成的密封层110之后，使用真空腔进行消泡。具体而言，能够通过将真空腔的真空度设定为1.0×102Pa以下以进行消泡。
在此，为了进一步消除被封入环氧树脂内部的气泡，可以在供给环氧树脂前，在真空腔中以1.0×102Pa以下的真空度的状态进行环氧树脂的供给。
此后，将真空腔的真空度设定为1.0×104Pa以上。通过如此地降低真空度，能够利用与开始的真空度的压力差消除浆料中的气泡。
当环氧树脂的供给和消泡结束时，在100℃的炉中放置1小时，进而在150℃的炉中放置3小时，进行由环氧树脂形成的密封层110的硬化。通过如此地进行2阶段硬化，从而渐渐地进行密封层110的硬化，缓和了因密封层110和集合多层基板1a的热膨胀系数差、密封层110的硬化收缩而引起的内部应力。结果，能够降低集合多层基板1a的翘曲，提高热循环等的可靠性。
在上述的150℃的炉中放置3小时使密封层110硬化之后，进而以0.5℃/分以下的速度进行冷却。通过这样一点点地降低温度，能够进一步减少集合多层基板1a的翘曲。
接着，如图5所示，使用切割刀等，按照切削基准线S以截面视图为V字形状(参照图5中所示的倾斜角α)的方式对密封层110和集合多层基板1a进行切削，从而使至少一部分的接地电极GN露出。这样，通过相对于切削基准线(多层基板的垂线方形)S具有规定的倾斜角α地进行切削，增大了接地电极GN的露出面积。如上所述，接地电极GN的露出部分与金属防护层连接。所以，通过增大接地电极GN的露出面积，能够增大与金属防护层的连接强度。而且，在该工序中，并没有通过切削将各多层基板1完全切离，并事先将通过切削而形成的沟的深度设定在接地电极GN能够露出的范围(参照图5)。
在此，图8是多层基板1的切削面(多层基板的侧面)的部分放大图。如图8所示，在本实施方式中，线宽为w1的接地电极GN在基体10的上层露出，线宽为w2的接地电极GN在树脂层41的下层露出。如此，通过以存在着多个在树脂层41等绝缘层的垂直方向上露出的接地电极GN(换而言之，接地电极GN在绝缘层的垂直方向上存在着多个露出部位)的方式构成，能够扩大绝缘层的侧面上的接地电极GN的露出面积，进一步增大与金属防护层的连接强度。而且，在使用切割刀等进行切削时，可以设定倾斜角α，使得期望的线宽的接地电极GN露出(得到期望的接地电极GN的露出面积)。
接着，如图6所示，利用电镀法在密封层110以及接地电极GN露出的多层基板1上形成金属防护层(导电性防护层)120。由此，金属防护层120和接地电极GN电连接，同时得到防护效果。
具体而言，首先，利用非电解法在密封层110的表面上进行Pd的活化，形成0.5μm的铜镀层。进而，利用电解法进行铜镀，在密封层110的表面上形成致密的10μm的铜镀的金属防护层120。在此，作为形成金属防护层120的材料，除了铜(Cu)之外，还能够使用银(Ag)等导电率高的材质。通过使用相关的金属材料，降低金属防护层120的导体阻抗，得到了良好的防护效果。
在此，无电解电镀的特征在于，能够在绝缘物上形成电镀，能够对于电镀液润湿的部分均匀地形成膜。但是，膜形成速度慢且难以形成3μm以上的厚度，并且，如果膜厚变厚，则内部应力升高，则存在着模塑树脂层和镀层的界面容易剥离的缺点。因此，在本实施方式中，通过结合电镀生长速度快，能够形成厚膜的电解镀，从而以低成本确保高品质。
而且，优选所形成的金属防护层120的膜厚为大致1微米以上。由于在形成密封层110的表面上通过非电解镀形成铜的金属防护层120之后，进而通过电解镀在其表面形成铜的金属防护层120，使金属防护层120更致密，因而该金属防护层120的形成降低了接地电极GN的连接阻抗，并且使在密封层110上形成的金属防护层120的接地电位稳定化，从而提高了防护效果。
如此地形成金属防护层120之后，沿着切削基准线S将多层基板1单片化，从而形成多个图1中所示的电子模块100。而且，在将多层基板1(即电子模块100)单片化时，由于已经通过切削形成了沟，因而不使用切割刀等切断刃就可以进行单片化。当然，也可以使用切割刀等切断刃将多层基板1单片化。
如上所述，根据本实施方式涉及的电子模块100及其制造方法，不像现有技术那样将导电性防护层覆盖在露出于基板表面的接地电极上并进行连接，而是通过使接地电极GN的一部分从树脂层41、42、43等绝缘层的侧面露出，并在其露出部位与作为导电性防护层的金属防护层120连接，从而消减了现有的电子模块中所必需的在基板表面上用于设置接地电极的周边区域。换言之，在电子部件的安装区域下方的外边缘，由于接地电极和导电性防护层连接，因而没有必要另外确保两者的连接区域。
另外，在本实施方式中，通过沿着深度方向切削树脂层41、42、43等绝缘层，使接地电极GN从绝缘层的侧面露出。因此，与对照深度方向的水平线除去密封层，使接地电极的表面露出的现有技术相比，由于可靠地使接地电极GN的一部分露出，因而可靠地消除了现有技术的电子模块中所担心的因切削时的位置偏离而导致的接地电极未露出的情况，确保了与导电性防护层的连接，并防止了两者的连接不良。
另外，在本实施方式中，切削基板，并使得树脂层41、42、43等绝缘层的侧面中的接地电极GN的露出部位侧面相对于绝缘层垂线方向(与绝缘层的平面方向垂直的方向；法线方向)具有规定的倾斜度(锥度)。由此，接地电极GN被切断成所谓的斜面，其露出面积比垂直地切断接地电极GN时的露出面积大，进一步增大了接地电极GN和导电性防护层的连接面积。
而且，在本实施方式中，当使接地电极GN从绝缘层的侧面露出时，进行切削直至树脂层41、42、43等绝缘层上的接地电极GN的埋设部位，然后沿着通过切削而形成的沟进行弯折等，将各电子模块单片化。与此相反，在现有的构成中，在切削基板以使接地电极在基板表面上露出之后，将各电子模块单片化时，由于有必要重新对照为了单片化而设定的基准位置，切断基板，因而在本实施方式中，省略了将电子模块单片化的工序，大大提高了生产性。
另外，如上所述，本发明不限于上述各实施方式，能够在不脱离其要旨的范围内加以适当变更。例如，在上述实施方式中，虽然通过切削多层基板1的倾斜角α，对改变接地电极GN的露出面积的情况进行了说明，但是也可以不通过倾斜角α，而是通过露出的接地电极GN的数量或接地电极GN的膜厚(参照图8)来改变接地电极GN的露出面积。这种情况下，如果通过改变露出的接地电极GN的数量或接地电极GN的膜厚能够得到所希望的接地电极GN的露出面积，那么也可以不倾斜(即倾斜角α＝0°)地进行切削。当然，也可以适当地结合这些来改变接地电极GN的露出面积。而且，作为应当露出的接地电极GN，除了利用在各多层基板1上安装的电子部件60的接地电极，还能够利用内置的半导体装置30的接地电极等，利用在多层基板1中作为内层的所有接地电极。
另外，如图9中所示，也可以形成具有不同膜厚的金属防护层120′以代替具有大致均匀的膜厚的金属防护层120。图10是示意变形例2涉及的电子模块的制造顺序的一个示例的工序图，是与前面的图6相对应的图。而且，用同一符号表示与图6相对应的部分，省略详细的说明。
如图10所示，使用蒸镀法或溅射法等，在密封层110以及接地电极GN露出的多层基板1上形成高度h大致一定的金属防护层120′。在形成这种金属防护层120′之后，使用切割刀等切断刃，沿着切削基准线S进行切断。由此，可以形成与如图9所示的部位相对应地对来自膜厚不同的侧面的冲击具有强抗性的电子模块100′。
而且，可以由例如使用42号合金和科瓦铁镍钴合金、磷青铜、铁等金属材料的大致箱形的金属盖形成的金属防护层120，以代替由使用铜等金属材料的金属膜形成的金属防护层120。
而且，对于金属防护层120而言，可以在金属膜表面上形成防锈层以提高电子部件的耐环境性。作为防锈层，可以使用耐回流的树脂作为涂层材料，为了提高焊锡对配线基板的接合性，例如可以用电镀法或溅射法等形成Sn、Ni等金属层。而且，接地电极GN可以不是多层，也可以只设置1层，除了多层基板1上的接地电极GN之外，也可以形成其他配线层。
第2实施方式
图14是通过第1实施方式以及变形例涉及的多层基板的单片化工序而形成的电子模块100的概略构成示意图，图15是通过第2实施方式涉及的多层基板的单片化工序而形成的电子模块100a的概略构成示意图。而且，在以下的说明中，将装载电子部件的一侧的基板面称为表面，相反侧的基板面称为背面。
在第1实施方式中，使用切割刀等，按照切削基准线S从多层基板不完全地切离，以一部分接地电极GN露出的方式进行切削(所谓的不完全切断)，在形成密封层110、金属防护层120等之后，按照切削基准线S从基板上部进行切断(所谓的完全切断)或者折断，从而单片化。由此，形成有单片化的多个电子模块100，如图14所示，单片化的各电子模块100的底部向外侧突出切断区域Sd的大小。所以，例如如图14所示，即使将电子模块100的宽度规定为W0，电子模块100的宽度也增大了切断区域Sd的大小，导致大型化。因此，在实际设计电子模块100时，必须考虑切断区域Sd，在基板的实质有效面积变小之后，难以实现模块的小型化。
因此，在第2实施方式中，在按照切削基准线S进行不完全切断以使一部分接地电极GN从基板的表面露出之后，使用刀刃厚度比不完全切断时所用的切断刃更厚的切断刃，从背面切入至不完全切断的位置，进行完全切断(参照图15)。通过如此地将电子模块单片化，使得各电子模块的底端部90位于比金属防护层120更靠近内侧的位置。所以，能够不用考虑突出至图14所示的金属防护层120的更外侧的切断区域Sd就规定电子模块100的尺寸，因而能够增大基板的实质有效面积，能够实现模块的小型化。
下面，参照图16～图21，对一并制造多个本实施方式涉及的电子模块100a的方法进行说明。而且，在各图中，用点划线表示用于分割各电子模块100a的切削基准线S。
如果如图16所示，形成安装有电子部件60的集合多层基板1a，则如图17所示，形成抗蚀剂56a以覆盖安装于集合多层基板1a的表面上的电子部件60的配线56，然后形成由环氧树脂形成的密封层110以覆盖电子部件60的整体。
接着，使用切割刀，按照切削基准线S对集合多层基板1a进行不完全切断，形成深度为Dc的凹部70(参照图18)。凹部70的深度Dc，只要如式(1)所示地设定为比在集合多层基板1a内作为内层的一部分接地电极GN露出的深度Db深，就可以任意地设定。
Dc＞Db    …(1)
如此，通过控制切割刀的切削，使得在作为内层的接地电极GN上产生露出部位，从而能够在侧面将接地电极GN和下述的金属防护层120连接。
然后，在形成有凹部70的集合多层基板1a上进行非电解法的电镀处理，形成例如镀层厚度为1μm左右的导通用的给电膜(图示省略)，随后，利用非电解法在集合多层基板1a上形成0.5μm的铜镀层。并且，利用电解法进行铜镀，在密封层110的表面上形成致密的20μm的铜镀的金属防护层120(参照图19)。
此后，为了将电子模块1单片化，使用切割刀进行完全切断。在此，图20是举例说明第1实施方式涉及的单片化工序的图，图21是举例说明第2实施方式涉及的单片化工序的图。如图20所示，在使用刀刃厚度比不完全切断时所用的切断刃更薄的切断刃，从表面进行完全切断的情况下(参照式(2))，单片化的各电子模块100的底部向外侧突出切断区域Sd的大小(参照图14)。
Wm0＞Wm1    …(2)
Wm0：不完全切断时的刀刃厚度
Wm1：从表面完全切断时的刀刃厚度
在用这种方法进行单片化的情况下，由于切断区域Sd的大小，使得电子模块100的尺寸大型化。在此，为了减小切断区域Sd，虽然考虑加厚完全切断时所用的切断刃的刀刃厚度，但是，如果刀刃厚度变厚，则在切断时切断刃的侧面与金属防护层120接触，担心产生防护效果受损等问题。
在此，在第2实施方式中，如图21所示，使用刀刃厚度比不完全切断时所用的切断刃更厚的切断刃，从背面进行完全切断(参照式(3))。进行完全切断时，与不完全切断相同，沿着切削基准线S从背面切入到不完全切断的位置，从而切断。而且，在完全切断时，可以在集合多层基板1a的背面另外标记完全切断用的基准线，沿着所标记的基准线进行切断。
Wm0＜Wm2  …(3)
Wm0：不完全切断时的刀刃厚度
Wm2：从表面完全切断时的刀刃厚度
如此地将电子模块100单片化之后，如图15所示，各电子模块100的底端部90位于比金属防护层120的端部更靠近内侧的位置。所以，能够不用考虑突出至图14所示的金属防护层120的更外侧的切断区域Sd就规定电子模块100的尺寸，因而能够增大基板的实质有效面积，能够实现模块的小型化。另外，在集合多层基板1a的背面设置连接端子等之后，将电子模块单片化时，通过从集合多层基板1a的背面进行完全切断，也能够在将电子模块单片化时不给连接端子带来损伤。
在以上说明的实施方式中，虽然对使用刀刃厚度比不完全切断时所用的切断刃更厚的切断刃，从背面进行完全切断的情况进行说明，但是，只要能够以各电子模块100的底端部90位于比金属防护层120的端部更靠近内侧的位置的方式进行切断，就可以使用任意的切断刃。
例如，即使使用刀刃厚度比不完全切断时所用的切断刃更薄的切断刃作为完全切断用的切断刃，通过从背面两次切入到不完全切断位置，使得接地电极GN的一部分露出(参照图22)，就能够得到图15所示的电子模块100。另外，如果使用截面为凹部形状的特殊的切断刃，通过1次切入就可以得到图15所示的电子模块。
而且，在上述实施方式中，虽然进行不完全切断，使得接地电极GN的露出部位侧面相对于绝缘层的平面方向垂直(例如，参照图21)，但是，与上述的第1实施方式相同，也可以进行不完全切断，使得接地电极GN的露出部位侧面相对于绝缘层的垂线方向(与绝缘层的平面方向垂直的方向；法线方向)具有规定的倾斜度(锥度)，然后，形成密封层110和金属防护层120等，最后从背面进行完全切断(参照图23)
通过上述的说明可知，根据本发明，由于用于防护电子部件的导电性防护层和在绝缘层的侧面露出的接地电极连接，因而能够消减设在现有的基板周边部的接地电极乃至其形成区域，增大电子部件的安装面积，实现基于更高密度安装的小型化，同时，能够可靠地连接接地电极和导电性防护层，另外，由于能够防止因接地电极的未露出而引起的连接不良，提高制品的可靠性以及产率和生产性，因而能够在内置半导体装置等有源部件、及/或、电阻、电容等无源部件的仪器，装置，系统，各种器件等，尤其是要求小型化以及高性能化的设备的制造中广泛且有效地利用。

Claims (10)

1.一种电子模块，其特征在于，具备：
绝缘层、
设在所述绝缘层内且一部分从所述绝缘层的侧面露出的接地电极、
安装在所述绝缘层上的电子部件、
密封所述电子部件的密封层、以及
覆盖所述密封层且在所述接地电极的露出部位与所述接地电极电连接的导电性防护层。
2.根据权利要求1所述的电子模块，其特征在于，
在所述绝缘层的垂直方向上存在多个具有所述露出部位的接地电极。
3.根据权利要求1或2所述的电子模块，其特征在于，
所述绝缘层的侧面上的所述接地电极的露出部位相对于所述绝缘层的垂线方向具有倾斜度。
4.一种电子模块的制造方法，其特征在于，
所述方法是制造具备电子部件的多个电子模块的方法，
所述方法具有：
在绝缘层内形成接地电极的工序、
在所述绝缘层上安装所述多个电子模块中所具备的多个电子部件的工序、
在所述绝缘层以及所述多个电子部件上形成密封该多个电子部件的密封层的工序、
切削所述绝缘层和所述密封层以使所述接地电极的一部分从所述绝缘层的侧面露出的工序、
形成覆盖所述密封层且在所述接地电极的露出部位与所述接地电极电连接的导电性防护层的工序、以及
将所述多个电子模块单片化的工序。
5.根据权利要求4所述的电子模块的制造方法，其特征在于，
在所述绝缘层内形成接地电极的工序中，形成横跨形成有所述各个电子模块的区域中至少两个区域的接地电极，
在切削所述绝缘层以及所述密封层的工序中，切削所述绝缘层以及所述密封层，从而划分出形成有所述各个电子模块的区域，并且使所述接地电极的一部分从所述绝缘层的侧面露出。
6.根据权利要求4或5所述的电子模块的制造方法，其特征在于，
在形成所述接地电极的工序中，在所述绝缘层的垂直方向上形成多个所述接地电极，
在切削所述绝缘层以及所述密封层的工序中，以所述多个接地电极从所述绝缘层的侧面露出的方式进行切削。
7.根据权利要求4或5所述的电子模块的制造方法，其特征在于，
在切削所述绝缘层以及所述密封层的工序中，以所述绝缘层的侧面上的所述接地电极的露出部位相对于所述绝缘层的垂线方向具有倾斜度的方式进行切削。
8.根据权利要求4或5所述的电子模块的制造方法，其特征在于，
将所述多个电子模块单片化的工序，包括从与所述切削的面相反的面进行切入并切断至所述切削位置的工序，
在进行所述切入并切断的工序中，以所述绝缘层的底端部位于比所述导电性防护层的端面更靠近内侧的位置的方式进行所述切入。
9.根据权利要求8所述的电子模块的制造方法，其特征在于，
在进行所述切入并切断的工序中，使用刀刃厚度比用于所述切削的切断刃更厚的切断刃进行所述切入。
10.根据权利要求1或2所述的电子模块，其特征在于，
所述绝缘层的底端部位于比所述导电性防护层的端面更靠近内侧的位置。
CN2008102147611A 2007-06-29 2008-06-27 电子模块以及电子模块的制造方法 Active CN101345234B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2007172088 2007-06-29
JP2007-172088 2007-06-29
JP2007172088 2007-06-29
JP2008153261A JP2009033114A (ja) 2007-06-29 2008-06-11 電子モジュール、及び電子モジュールの製造方法
JP2008-153261 2008-06-11
JP2008153261 2008-06-11

Publications (2)

Publication Number Publication Date
CN101345234A true CN101345234A (zh) 2009-01-14
CN101345234B CN101345234B (zh) 2011-06-15

Family

ID=40247187

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008102147611A Active CN101345234B (zh) 2007-06-29 2008-06-27 电子模块以及电子模块的制造方法

Country Status (3)

Country Link
JP (1) JP2009033114A (zh)
KR (1) KR101004275B1 (zh)
CN (1) CN101345234B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103053021A (zh) * 2010-08-18 2013-04-17 株式会社村田制作所 电子元器件及其制造方法
CN104362131A (zh) * 2010-07-15 2015-02-18 株式会社东芝 半导体封装、半导体装置以及便携通信设备
CN104377176A (zh) * 2013-08-13 2015-02-25 太阳诱电株式会社 电路模块
CN113543452A (zh) * 2020-04-13 2021-10-22 宏启胜精密电子(秦皇岛)有限公司 线路板及其制备方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2390249B1 (en) 2009-01-20 2015-08-26 LG Chem, Ltd. Novel cycloalkene derivatives and organic electronic devices using the same
JP2010192653A (ja) 2009-02-18 2010-09-02 Panasonic Corp 半導体装置
JP5565548B2 (ja) * 2009-03-23 2014-08-06 Ｔｄｋ株式会社 樹脂封止型電子部品及びその製造方法
JP5416458B2 (ja) * 2009-04-02 2014-02-12 タツタ電線株式会社 シールドおよび放熱性を有する高周波モジュールの製造方法
JP5273861B2 (ja) * 2009-04-22 2013-08-28 太陽誘電株式会社 通信モジュール
JP5463173B2 (ja) 2010-03-12 2014-04-09 日立オートモティブシステムズ株式会社 角速度検出装置
JP2011228322A (ja) * 2010-04-15 2011-11-10 Alps Electric Co Ltd 電子回路モジュールの製造方法及び電子回路モジュール
JP2012089568A (ja) * 2010-10-15 2012-05-10 Murata Mfg Co Ltd 有機多層基板及びその製造方法
JP5500095B2 (ja) * 2011-01-31 2014-05-21 Ｔｄｋ株式会社 電子回路モジュール部品及び電子回路モジュール部品の製造方法
CN103025137A (zh) * 2011-09-26 2013-04-03 新科实业有限公司 电子部件模块及其制造方法
KR101461156B1 (ko) * 2012-10-12 2014-11-12 주식회사 세미콘라이트 반도체 발광소자 및 이를 제조하는 방법
KR102004774B1 (ko) * 2013-11-27 2019-07-29 삼성전기주식회사 반도체 패키지의 제조 방법
JP2015115552A (ja) * 2013-12-13 2015-06-22 株式会社東芝 半導体装置およびその製造方法
JP6501461B2 (ja) * 2014-07-30 2019-04-17 シチズン電子株式会社 メッキ膜の剥離防止方法、部品集合体および発光装置
JP2017017238A (ja) * 2015-07-03 2017-01-19 株式会社ジェイデバイス 半導体装置及びその製造方法
JP6728917B2 (ja) * 2016-04-12 2020-07-22 Tdk株式会社 電子回路モジュールの製造方法
JP6757213B2 (ja) * 2016-09-13 2020-09-16 太陽誘電株式会社 半導体装置の製造方法
US10541209B2 (en) * 2017-08-03 2020-01-21 General Electric Company Electronics package including integrated electromagnetic interference shield and method of manufacturing thereof
CN111699552B (zh) * 2018-02-08 2023-08-15 株式会社村田制作所 高频模块
JP7093210B2 (ja) * 2018-03-28 2022-06-29 株式会社ディスコ 板状物の加工方法
JP7111514B2 (ja) 2018-06-08 2022-08-02 加賀Ｆｅｉ株式会社 電子部品モジュール
CN219395186U (zh) * 2020-06-22 2023-07-21 株式会社村田制作所 电子部件

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04162647A (ja) * 1990-10-25 1992-06-08 Mitsubishi Electric Corp 半導体装置
IL141826A0 (en) * 1998-09-10 2002-03-10 Viasystems Group Inc Non-circular micro-via
JP4662324B2 (ja) * 2002-11-18 2011-03-30 太陽誘電株式会社 回路モジュール
JP4020874B2 (ja) * 2003-03-13 2007-12-12 三洋電機株式会社 半導体装置およびその製造方法
JP4073830B2 (ja) * 2003-06-20 2008-04-09 松下電器産業株式会社 半導体チップ内蔵モジュールの製造方法
JP4614278B2 (ja) * 2005-05-25 2011-01-19 アルプス電気株式会社 電子回路ユニット、及びその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104362131A (zh) * 2010-07-15 2015-02-18 株式会社东芝 半导体封装、半导体装置以及便携通信设备
CN104362131B (zh) * 2010-07-15 2018-08-28 东芝存储器株式会社 半导体封装、半导体装置以及便携通信设备
CN103053021A (zh) * 2010-08-18 2013-04-17 株式会社村田制作所 电子元器件及其制造方法
TWI465169B (zh) * 2010-08-18 2014-12-11 Murata Manufacturing Co An electronic component and its manufacturing method
CN104377176A (zh) * 2013-08-13 2015-02-25 太阳诱电株式会社 电路模块
CN104377176B (zh) * 2013-08-13 2018-10-12 太阳诱电株式会社 电路模块
CN113543452A (zh) * 2020-04-13 2021-10-22 宏启胜精密电子(秦皇岛)有限公司 线路板及其制备方法
CN113543452B (zh) * 2020-04-13 2022-08-16 宏启胜精密电子(秦皇岛)有限公司 线路板及其制备方法

Also Published As

Publication number Publication date
KR101004275B1 (ko) 2011-01-03
CN101345234B (zh) 2011-06-15
JP2009033114A (ja) 2009-02-12
KR20090004600A (ko) 2009-01-12

Similar Documents

Publication Publication Date Title
CN101345234B (zh) 电子模块以及电子模块的制造方法
US20090002967A1 (en) Electronic module and fabrication method thereof
CN101207109B (zh) 印刷布线板的布线构造及其形成方法
CN1523665B (zh) 半导体装置及其制造方法
US7687283B2 (en) Method of producing a semiconductor device having a magnetic layer formed thereon
CN100552926C (zh) 半导体器件、配线基板及其制造方法
US20170012003A1 (en) Semiconductor package and method of manufacturing the same
US20110193223A1 (en) Semiconductor device, chip-on-chip mounting structure, method of manufacturing the semiconductor device, and method of forming the chip-on-chip mounting structure
US7825499B2 (en) Semiconductor package and trenched semiconductor power device using the same
CN106057749B (zh) 半导体封装件及其制造方法
US10624214B2 (en) Low-profile space-efficient shielding for SIP module
CN110349919A (zh) 电子器件模块及制造该电子器件模块的方法
KR20060113412A (ko) 반도체 장치와 그 제조 방법
JP2009218484A (ja) 電子モジュール、および電子モジュールの製造方法
KR20060041983A (ko) 반도체 장치의 제조 방법
CN111326428B (zh) 具有开放端子的屏蔽半导体封装及制造的方法
CN102111952A (zh) 多层布线基板
WO2012078709A2 (en) Compliant interconnects in wafers
CN111788675A (zh) 高频模块
CN101154638B (zh) 半导体模块、便携式设备及半导体模块的制造方法
CN106711123A (zh) 半导体封装件及其制造方法
US10658304B2 (en) Semiconductor device and method for manufacturing the same
US20130170172A1 (en) Method for producing a plurality of electronic devices having electromagnetic shielding and in particular having heat dissipation and electronic device having electromagnetic shielding and in particular having heat dissipation
US11252812B2 (en) Electronic device module
US20230068222A1 (en) Method of fabricating electronic chip

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant