TWI465169B - An electronic component and its manufacturing method - Google Patents

An electronic component and its manufacturing method Download PDF

Info

Publication number
TWI465169B
TWI465169B TW100120845A TW100120845A TWI465169B TW I465169 B TWI465169 B TW I465169B TW 100120845 A TW100120845 A TW 100120845A TW 100120845 A TW100120845 A TW 100120845A TW I465169 B TWI465169 B TW I465169B
Authority
TW
Taiwan
Prior art keywords
substrate
main surface
resin layer
electronic component
layer
Prior art date
Application number
TW100120845A
Other languages
English (en)
Other versions
TW201223370A (en
Inventor
Nobuaki Ogawa
Yoshihito Otsubo
Original Assignee
Murata Manufacturing Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co filed Critical Murata Manufacturing Co
Publication of TW201223370A publication Critical patent/TW201223370A/zh
Application granted granted Critical
Publication of TWI465169B publication Critical patent/TWI465169B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

電子零件及其製造方法
本發明係關於一種電子零件及其製造方法，詳細係關於一種具備屏蔽層之電子零件及其製造方法。
以往，已提案有如圖7之剖面圖所示，在基板111之上下兩面配置有內裝零件112、113之樹脂層114、115之電子零件110中，在樹脂層114之上面形成金屬膜之屏蔽層116之構成。屏蔽層116，係透過貫通樹脂層111之連接端子117而與形成於基板111上面之接地電極(未圖示)連接(例如參照專利文獻1)。
專利文獻1：日本專利4042785號公報
由於圖7之構成，在樹脂層114形成連接端子117之步驟，亦即僅為將屏蔽層116電氣連接於基板111而進行之步驟成為必要，因此製造成本變高。又，由於必須在基板111之上面形成用以電氣連接基板111與屏蔽層116之接地電極，因此基板之設計受到限制。
本發明，有鑑於上述實情，係提供能降低製造成本，且基板之設計自由度提高之電子零件及其製造方法者。
本發明為解決上述問題，提供以下方式構成之電子零件。
電子零件，具備：(a)基板，具有彼此對向之第1及第2主面與在該第1及第2主面間延伸之側面；(b)第1電子零 件，係構裝於該基板之第1主面；(c)第2電子零件，係構裝於該基板之第2主面；(d)第1樹脂層，以被覆該第1主面及該第1電子零件之方式形成於該基板之該第1主面；(e)第2樹脂層，以被覆該第2主面及該第2電子零件之方式形成於該基板之該第2主面；(f)具有導電性之屏蔽層，係以覆蓋該第1樹脂層、該基板、及該第2樹脂層之與該基板相鄰之部分之方式連續形成為一體；以及(g)接地電極，係以到達該基板之該側面之方式形成於該基板，與該屏蔽層接觸並與該屏蔽層電氣連接。
根據上述構成，由於在形成屏蔽層時，同時能在到達基板側面之接地電極電氣連接屏蔽層，因此不需要僅為電氣連接屏蔽層與基板而進行之步驟。由於屏蔽層在基板側面與接地電極電氣連接，因此不必在基板之第1主面設置與貫通第1樹脂層之連接端子連接之接地電極。
較佳係，該第2樹脂層具有與該基板之該第2主面接觸之第1主面、與該第1主面對向之第2主面、及在該第1主面與該第2主面之間延伸之側面。該屏蔽層，係在該第2樹脂層之與該第2主面之間設置間隔而形成於該第2樹脂層之該側面。
此種情形，在第2樹脂層之第2主面設置用以將電子零件構裝於另一電路基板等之外部電極時，由於在屏蔽層與另一電路基板等間設置有間隔，因此能容易確保屏蔽層與另一電路基板等間之絕緣。
較佳係，該屏蔽層係藉由導電性樹脂形成。
若使用導電性樹脂，與以使用金屬箔之方法形成屏蔽層之情形相較，能容易形成屏蔽層。
本發明為解決上述問題，提供如以下構成之電子零件之製造方法。
電子零件之製造方法，具備：(i)第1步驟，準備集合基板，該集合基板具有彼此對向之第1及第2主面，在包含被分割成為複數個個基板之部分之基板之成為該個基板之部分，分別形成有到達成為該個基板之部分之外緣之接地電極，在成為該個基板之部分之該第1主面分別構裝有第1電子零件，在成為該個基板之部分之該第2主面分別構裝有第2電子零件，在該第1主面形成有被覆該第1主面及該第1電子零件之第1樹脂層，在該第2主面形成有被覆該第2主面及該第2電子零件之第2樹脂層；(ii)第2步驟，以該基板被分割成該個基板之方式，從該第1樹脂層之與該基板相反側之主面切斷該第1樹脂層、該基板、該第2樹脂層之該基板側部分，在該集合基板形成有底槽，使該接地電極露出於該基板之切斷面；(iii)第3步驟，以與露出之該接地電極接觸並電氣連接之方式，在該有底槽內及該第1樹脂層之與該基板相反側之該主面，使用具有導電性之材料形成屏蔽層；以及(iv)第4步驟，沿著該基板被分割之該個基板，將該集合基板切斷並分割成單片。
在上述第3步驟中，在形成屏蔽層時，由於能同時將屏蔽層電氣連接於露出於基板切斷面之接地電極，因此不需要僅為電氣連接屏蔽層與基板而進行之步驟。由於屏蔽 層在基板之切斷面與接地電極電氣連接，因此不必在基板之第1主面設置與貫通第1樹脂層之連接端子連接之接地電極。
根據本發明，由於不需要僅為電氣連接屏蔽層與基板而進行之步驟，因此能降低成本。又，由於不必在基板之第1主面設置與貫通第1樹脂層之連接端子連接之接地電極，因此與在基板之第1主面設置與貫通第1樹脂層之連接端子連接之接地電極之情形相較，基板之設計自由度提高。
以下，邊參照圖1至圖6邊說明本發明之實施形態。
<實施例1>
邊參照圖1至圖4邊說明實施例1之電子零件10。
圖4係電子零件10之剖面圖。如圖4所示，電子零件10，基板12之第1主面即上面12a、及構裝於上面12a之第1電子零件2、4係以第1樹脂層20被覆。又，基板12之第2主面即下面12b、及構裝於下面12b之第2電子零件6係以第2樹脂層30被覆。構裝於基板12之上面12a與下面12b之電子零件2、4、6係表面構裝零件，係例如半導體等主動元件、或電容器、電感器、電阻等被動元件。電子零件2、4、6分別藉由樹脂層20、30加以密封。
在第2樹脂層30之下面30b形成有用以將電子零件10構裝於另一電路基板之外部電極34。外部電極34，係透過貫通第2樹脂層30之連接端子32而電氣連接於形成於基 板12之下面12b之端子電極15。
基板12係陶瓷基板或玻璃環氧等樹脂基板，在上面12a及下面12b形成有用以構裝電子零件2、4、6之構裝電極13、14、16。
在基板12之內部形成有到達基板12之側面12s之接地電極18。接地電極18，透過基板12內未圖示之配線圖案或層間連接導體而電氣連接於形成於基板12之下面12b之端子電極15，透過連接端子32、外部電極34予以接地。
若基板12以陶瓷多層基板形成，就能形成高密度配線，且能將基板厚度薄化，容易降低電子零件10之高度。通常，若將陶瓷基板薄化，雖容易破裂，但由於藉由配置於兩側之樹脂層20、30加以補強，以防止破裂，因此能使作為基板12之陶瓷多層基板之厚度變薄。
樹脂20、30，在環氧系樹脂等合成樹脂中混入二氧化矽等無機化合物以作為填料，熱傳導性較高。
在電子零件10之表面，藉由導電性樹脂，形成有具有導電性之屏蔽層42。屏蔽層42，係連續於第1樹脂層20之上面20a及側面20s、基板12之側面12s、第2樹脂層30之側面30s內基板12側之部分30p而形成為一體。第2樹脂層30之側面30s內與基板12相反側之部分30q、及屏蔽層42之側面42s，係以包含於同一面之方式形成。
屏蔽層42，係以在與第2樹脂層30之下面30b之間設置間隔之方式形成。藉此，能確保外部電極34與屏蔽層42之絕緣，透過外部電極34構裝有電子零件10之另一電路 基板等與屏蔽層42間之絕緣亦能容易確保。
如圖3之放大剖面圖所示，由於屏蔽層42與到達基板12之側面12s之接地電極18接觸並且電氣連接，因此在基板12之上面12a，不需要設置透過貫通第1樹脂層20之連接端子而用以連接屏蔽層42之頂面部42a之接地電極。因此，基板12之設計自由度提高。
如圖4所示，屏蔽層42，係以覆蓋構裝於基板12之上面12之上面12a之第1樹脂層20內之電子零件2、4之周圍之方式形成，由於具有導電性，因此對電子零件2、4，能阻止電磁波(電場與磁場或其兩者)之侵入或洩漏。
雖未圖示，但亦可構成，在形成於基板12之下面12b、到達基板12之側面12s之外緣之下面側之接地電極圖案，接觸有屏蔽層42且電氣連接。或亦可構成，在形成於基板12之上面12a、到達基板12之側面12s之外緣之上面側之接地電極圖案，接觸有屏蔽層42且電氣連接。
與屏蔽層42接觸之接地電極18，在基板12之內部，越配置於下面12b側，越能提高對構裝於基板12之上面12a之電子零件2、4之屏蔽特性。屏蔽層42，若是與形成於基板12之下面12b之接地電極圖案接觸之構成，對電子零件2、4之屏蔽特性則變最佳。由於在基板12之下面12b配置有第2樹脂層30，因此能於基板12之下面12b配置接地電極，能提供特性佳之電子零件。
屏蔽層42，由於到達第2樹脂層30為止，因此即使對配置於第2樹脂層30之電子零件6亦可獲得屏蔽效果。
屏蔽層42，由於從第1樹脂層20橫過基板12之側面12s而到達第2樹脂層30為止，因此能提高接著強度。接著於屏蔽層42之第1樹脂層20之側面20s、基板12之側面12s、及第2樹脂層30之側面30s內基板12側，其詳細後述，藉由形成從第1樹脂層20到達第2樹脂層30之有底槽40(參照圖1(b))來形成。
由於第1樹脂層20及第2樹脂層30比基板12柔軟，不耐熱，因此在有底槽形成步驟所形成之有底槽之側面，第1樹脂層20及第2樹脂層30比基板12較容易粗裂。亦即，第1樹脂層20之側面20s及第2樹脂層30之側面30s內基板12側之部分30p比基板12之側面12s較容易粗裂。屏蔽層42之前端部，由於配置於更粗裂之第2樹脂層30之側面30s內基板12側之部分30p，因此接著強度提高。
又，屏蔽層42含有導電性材料與樹脂，含有與第1及第2樹脂層20、30同種之材料即樹脂之情形，屏蔽層42對第1及第2樹脂層20、30能獲得更強固之接著強度。
另一方面，基板12係陶瓷基板之情形，屏蔽層42，不能與異種材料即陶瓷基板充分密合，容易剝離。基板12係印刷基板之情形，由於印刷基板之厚度方向之熱膨脹係數比屏蔽層42之熱膨脹係數大，因此屏蔽層42容易從基板12剝離。
然而，由於屏蔽層42係橫過基板12之側面12s，相對強力接著於基板12兩側之第1及第2樹脂層20、30，因此屏蔽層形成至基板側面中途為止，與屏蔽層之端部在基板 側面結束之情形相較，能提高屏蔽層之接著強度。
接著，邊參照圖1及圖2邊說明電子零件10之製造方法。圖1及圖2係表示電子零件10之製造步驟之剖面圖。電子零件10係以集合基板之狀態製作後，再分割成單片。
(1)首先，準備集合基板，如圖1(a)所示，在基板12上構裝有電子零件2、4、6，並以樹脂層20、30覆蓋。
具體而言，在基板12之下面12b構裝電子零件6後，在用以形成第2樹脂層30之半硬化狀態之樹脂片之一主面，以基板12之下面12b對向之方式配置基板12，並且在半硬化狀態之樹脂片之另一主面，配置用以形成外部電極34之銅箔，進行加熱壓接。
樹脂片，係在熱硬化性樹脂(環氧樹脂、酚醛、氰酸酯等)中混合無機填料(Al2 O3 、SiO2 、TiO2 等)者。所謂半硬化狀態，係指B階段或預浸體狀態。半硬化狀態之樹脂片，係藉由加熱壓接而壓接於基板12之下面12b，同時，亦充填於電子零件6與基板12間之間隙。若邊進行抽真空邊壓接樹脂片，就能防止樹脂內產生孔隙。
在樹脂片上預先用雷射等形成貫通孔後，在貫通孔內充填導電性樹脂(金、銀、銅、鎳等金屬粒子與環氧樹脂、酚醛、氰酸酯等熱硬化性樹脂之混合物)，藉此事先形成連接端子32。
加熱壓接時，銅箔係以與連接端子32接觸之方式進行定位。又，基板12，以連接端子32接觸於形成於基板12之下面12b之端子電極15之方式進行定位。
藉由加熱壓接，使設於樹脂片之連接端子32硬化，在與基板12之下面12b之端子電極15導通之同時，亦與銅箔導通。
樹脂片之加熱硬化後，經光阻塗布、曝光、顯影、蝕刻、光阻剝離之各步驟，將銅箔圖案化，藉此形成外部電極34。
接下來，在第2樹脂層30壓接於基板12之下面12b之狀態下，在設於基板12之上面12a之構裝電極13、14構裝電子零件2、4。接著，與第2樹脂層30相同，在基板12之上面12a配置用以形成第1樹脂層20之半硬化狀態之樹脂片，進行加熱壓接，使樹脂片硬化，形成第1樹脂層20。
(2)接著，如圖1(b)所示，沿用以將集合基板分割成個基板之假想分割線11，加工從第1樹脂層20側到達第2樹脂層30之有底槽40。有底槽40，完全切斷第1樹脂層20與基板12，以成為達到第2樹脂層30之中途為止之深度之方式形成。
陶瓷基板以中途深度結束切斷後，雖產生裂痕或破損，但為完全切斷基板12，即使基板12係陶瓷基板亦不會發生上述問題。
藉由形成有底槽40，在基板12之切斷面亦即基板12之側面12s，到達假想分割線11之附近，或以橫過假想分割線11之方式，露出預先形成於基板12之內部之接地電極18。
(3)接著，如圖2(c)所示，在有底槽40內與第1樹脂層20之上面20a形成屏蔽層42。例如，在有底槽40內，塗布包含導電性材料與樹脂之屏蔽劑，藉由旋塗，薄薄地均勻廣泛塗布於第1樹脂層20之上面20a後，使屏蔽劑硬化，藉此形成屏蔽層42。亦可在真空狀態下塗布屏蔽劑等，以旋塗以外之方法形成屏蔽層42。
屏蔽層42，係與露出於基板12之切斷面亦即基板12之側面12s之接地電極18接觸並電氣連接。
(4)接著，如圖2(d)所示，使用切割刀片50等，沿假想分割線11切斷形成於有底槽40內之屏蔽層42與第2樹脂層30，分割成單片。此時，形成於有底槽40內之屏蔽層42被分割，藉由被分割之切斷面形成屏蔽層42之側面42s。
亦可沿假想分割線11，在屏蔽層42與第2樹脂層30形成斷開槽，進行斷開，藉此分割成單片。
藉由以上(1)至(4)之步驟，完成電子零件10。
另外，本實施例中，連接端32，雖在形成於樹脂片之貫通孔充填導電性樹脂來形成，但亦可在基板12構裝銷等金屬端子後，藉由加熱壓接樹脂片來形成連接端子32。
電子零件10，在形成屏蔽層42之同時，在到達基板12之側面12s之接地電極18連接有屏蔽層42。因此，不需要僅為電氣連接屏蔽層與基板而進行之步驟，能降低製造成本。
<實施例2>
邊參照圖5邊說明實施例2之電子零件10a。圖5係電 子零件10a之剖面圖。
如圖5所示，實施例2之電子零件10a，係與實施例1之電子零件10大致相同形成。以下，在與實施例1相同之構成部分使用相同符號，以與實施例1之差異點為中心加以說明。
實施例2之電子零件10a與實施例1之電子零件10不同，第2樹脂層30之側面30t整體，與基板12之側面12s及第1樹脂層20之側面20s以皆包含於同一面內之方式形成，在屏蔽層44之側面44s與第2樹脂層30之側面30t之間形成有段差44t。
電子零件10a，能藉由與實施例1之電子零件10大致相同之步驟進行製作。亦即，在製作實施例1之電子零件10之步驟(2)中，取代形成達到第2樹脂層30中途為止之深度之有底槽40，完全切斷第2樹脂層30，將集合基板分割成單片後，藉由浸漬，使覆蓋第1樹脂層20與基板12與第2樹脂層30之基板12側之部分之屏蔽層44連續形成為一體。
電子零件10a，在形成屏蔽層44之同時，在到達基板12之側面12s之接地電極18連接有屏蔽層44。因此，不需要僅為將屏蔽層電氣連接於基板側而進行之步驟，能降低製造成本。
由於不必透過貫通第1樹脂層20之連接端子，在基板12之上面12a設置用以連接屏蔽層44之頂面部44a之接地電極，因此基板12之設計自由度提高。
<實施例3>
邊參照圖6邊說明實施例3之電子零件10b。圖6係電子零件10b之剖面圖。
實施例3之電子零件10b，能藉由與實施例1之電子零件10大致相同之步驟進行製作。亦即，在製作實施例1之電子零件10之步驟(3)中，除了藉由濺鍍形成屏蔽層46以外，其他係以與實施例1相同之步驟進行製作。
由於屏蔽層46係金屬膜，因此沿有底槽40之內周面與底面形成薄層。因此，在屏蔽層46，連續於沿有底槽40之內周面與底面所形成之側面46s，形成有沿有底槽40之底面所形成之段面46t。
電子零件10b，在形成屏蔽層46之同時，在到達基板12之側面12s之接地電極18連接有屏蔽層46。因此，不需要僅為將屏蔽層電氣連接於基板側而進行之步驟，能降低製造成本。
由於不必透過貫通第1樹脂層之連接端子，在基板12之上面12a設置用以連接屏蔽層46之頂面部46a之接地電極，因此基板12之設計自由度提高。
<總結>
以上說明之電子零件，不需要僅為電氣連接於屏蔽層與基板而進行之步驟，能降低製造成本。又，由於不必透過貫通第1樹脂層之連接端子，在基板上面設置用以連接屏蔽層之頂面部之接地電極，因此基板之設計自由度提高。
另外，本發明，並非限定於上述實施形態者，除了能 進行各種變更以外，並能予以實施。
例如，亦可藉由電鍍形成屏蔽層。
10、10a、10b‧‧‧電子零件
11‧‧‧假想分割線
12‧‧‧基板
12a‧‧‧上面(第1主面)
12b‧‧‧下面(第2主面)
13、14‧‧‧構裝電極
15‧‧‧端子電極
16‧‧‧構裝電極
18‧‧‧接地電極
20‧‧‧第1樹脂層
20a‧‧‧上面
20s‧‧‧側面
30‧‧‧第2樹脂層
30b‧‧‧側面(第2主面)
30s、30t‧‧‧側面
32‧‧‧連接端子
34‧‧‧外部電極
40‧‧‧有底槽
42‧‧‧屏蔽層
42a‧‧‧頂面部
42s‧‧‧側面
44‧‧‧屏蔽層
44a‧‧‧頂面部
44s‧‧‧側面
44t‧‧‧段差
46‧‧‧屏蔽層
46a‧‧‧頂面部
46s‧‧‧側面
46t‧‧‧段面
50‧‧‧切割刀片
圖1(a)、(b)係表示電子零件製造步驟之剖面圖(實施例1)。
圖2(c)、(d)係表示電子零件製造步驟之剖面圖(實施例1)。
圖3係電子零件之放大剖面圖(實施例1)。
圖4係電子零件之剖面圖(實施例1)。
圖5係電子零件之剖面圖(實施例2)。
圖6係電子零件之剖面圖(實施例3)。
圖7係電子零件之剖面圖(習知例)。
2、4、6‧‧‧電子零件
11‧‧‧假想分割線
12‧‧‧基板
12a‧‧‧上面(第1主面)
12b‧‧‧下面(第2主面)
12s‧‧‧側面
13、14‧‧‧構裝電極
15‧‧‧端子電極
16‧‧‧構裝電極
18‧‧‧接地電極
20‧‧‧第1樹脂層
20a‧‧‧上面
30‧‧‧第2樹脂層
30b‧‧‧側面(第2主面)
32‧‧‧連接端子
34‧‧‧外部電極
40‧‧‧有底槽

Claims (4)

  1. 一種電子零件，具備：基板，具有彼此對向之第1及第2主面與在該第1及第2主面間延伸之側面；第1電子零件，係構裝於該基板之第1主面；第2電子零件，係構裝於該基板之第2主面；第1樹脂層，以被覆該第1主面及該第1電子零件之方式形成於該基板之該第1主面；第2樹脂層，以被覆該第2主面及該第2電子零件之方式形成於該基板之該第2主面；具有導電性之屏蔽層，係以覆蓋該第1樹脂層、該基板、及該第2樹脂層之與該基板相鄰之部分之方式連續形成為一體；以及接地電極，係以到達該基板之該側面之方式形成於該基板之內部，與該屏蔽層接觸並與該屏蔽層電氣連接。
  2. 如申請專利範圍第1項之電子零件，其中，該第2樹脂層具有與該基板之該第2主面接觸之第1主面、與該第1主面對向之第2主面、及在該第1主面與該第2主面之間延伸之側面；該屏蔽層，係在該第2樹脂層之與該第2主面之間設置間隔而形成於該第2樹脂層之該側面。
  3. 如申請專利範圍第1或2項之電子零件，其中，該屏蔽層係藉由導電性樹脂形成。
  4. 一種電子零件之製造方法，具備： 第1步驟，準備集合基板，該集合基板具有彼此對向之第1及第2主面，在包含被分割成為複數個個基板之部分之基板之成為該個基板之部分之內部，分別形成有到達成為該個基板之部分之外緣之接地電極，在成為該個基板之部分之該第1主面分別構裝有第1電子零件，在成為該個基板之部分之該第2主面分別構裝有第2電子零件，在該第1主面形成有被覆該第1主面及該第1電子零件之第1樹脂層，在該第2主面形成有被覆該第2主面及該第2電子零件之第2樹脂層；第2步驟，以該基板被分割成該個基板之方式，從該第1樹脂層之與該基板相反側之主面切斷該第1樹脂層、該基板、該第2樹脂層之該基板側部分，在該集合基板形成有底槽，使該接地電極露出於該基板之切斷面；第3步驟，以與露出之該接地電極接觸並電氣連接之方式，在該有底槽內及該第1樹脂層之與該基板相反側之該主面，使用具有導電性之材料形成屏蔽層；以及第4步驟，沿著該基板被分割之該個基板，將該集合基板切斷並分割成單片。
TW100120845A 2010-08-18 2011-06-15 An electronic component and its manufacturing method TWI465169B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010183117 2010-08-18
PCT/JP2011/063202 WO2012023332A1 (ja) 2010-08-18 2011-06-09 電子部品及びその製造方法

Publications (2)

Publication Number Publication Date
TW201223370A TW201223370A (en) 2012-06-01
TWI465169B true TWI465169B (zh) 2014-12-11

Family

ID=45604995

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100120845A TWI465169B (zh) 2010-08-18 2011-06-15 An electronic component and its manufacturing method

Country Status (5)

Country Link
US (1) US20130155639A1 (zh)
JP (1) JPWO2012023332A1 (zh)
CN (1) CN103053021A (zh)
TW (1) TWI465169B (zh)
WO (1) WO2012023332A1 (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10153179B2 (en) 2012-08-24 2018-12-11 Taiwan Semiconductor Manufacturing Company Carrier warpage control for three dimensional integrated circuit (3DIC) stacking
US9814166B2 (en) 2013-07-31 2017-11-07 Universal Scientific Industrial (Shanghai) Co., Ltd. Method of manufacturing electronic package module
US9881875B2 (en) 2013-07-31 2018-01-30 Universal Scientific Industrial (Shanghai) Co., Ltd. Electronic module and method of making the same
TW201505137A (zh) * 2013-07-31 2015-02-01 Universal Scient Ind Shanghai 電子封裝模組及其製造方法
CN104347535B (zh) * 2013-07-31 2017-05-24 环旭电子股份有限公司 电子封装模块及其制造方法
JP5517378B1 (ja) * 2013-08-13 2014-06-11 太陽誘電株式会社 回路モジュール
JP5576543B1 (ja) * 2013-09-12 2014-08-20 太陽誘電株式会社 回路モジュール
JP6303597B2 (ja) * 2014-02-28 2018-04-04 東洋インキＳｃホールディングス株式会社 電子部品モジュールの製造方法
JP6070901B2 (ja) * 2014-05-21 2017-02-01 株式会社村田製作所 回路モジュール
US9595485B2 (en) * 2014-06-26 2017-03-14 Nxp Usa, Inc. Microelectronic packages having embedded sidewall substrates and methods for the producing thereof
US9579868B2 (en) 2014-07-01 2017-02-28 Isola Usa Corp. Prepregs and laminates having a UV curable resin layer
EP3165058B1 (en) * 2014-07-01 2021-03-17 Isola USA Corp. Prepregs and laminates having a uv curable resin layer
US9190367B1 (en) 2014-10-22 2015-11-17 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor process
US10665568B2 (en) * 2014-12-12 2020-05-26 Meiko Electronics Co., Ltd. Encapsulated circuit module, and production method therefor
TWI656543B (zh) * 2015-10-16 2019-04-11 日商村田製作所股份有限公司 Electronic parts
CN105338730B (zh) * 2015-11-17 2018-04-06 小米科技有限责任公司 一种印刷电路板
JP6648626B2 (ja) * 2016-04-27 2020-02-14 オムロン株式会社 電子装置およびその製造方法
DE112016007125T5 (de) 2016-08-08 2019-04-25 Yamaha Hatsudoki Kabushiki Kaisha Bauteilzuführungsvorrichtung
JP6806166B2 (ja) 2016-12-02 2021-01-06 株式会社村田製作所 高周波モジュール
KR102530753B1 (ko) * 2017-08-11 2023-05-10 삼성전자주식회사 전자기파를 차폐하는 반도체 패키지 및 이를 포함하는 전자 시스템
EP3462486B1 (en) * 2017-09-29 2021-03-24 Qorvo US, Inc. Process for making a double-sided module with electromagnetic shielding
CN111295749B (zh) * 2017-11-02 2023-04-18 株式会社村田制作所 电路模块
JP6981537B2 (ja) 2018-03-20 2021-12-15 株式会社村田製作所 高周波モジュール
JP7074201B2 (ja) * 2018-09-27 2022-05-24 株式会社村田製作所 モジュールおよびその製造方法
CN112640102A (zh) 2018-09-28 2021-04-09 株式会社村田制作所 电子部件模块及电子部件模块的制造方法
US11201467B2 (en) 2019-08-22 2021-12-14 Qorvo Us, Inc. Reduced flyback ESD surge protection
CN114430937A (zh) * 2019-09-27 2022-05-03 株式会社村田制作所 电子部件模块
WO2021131775A1 (ja) * 2019-12-27 2021-07-01 株式会社村田製作所 モジュール
CN113543452B (zh) * 2020-04-13 2022-08-16 宏启胜精密电子(秦皇岛)有限公司 线路板及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008042152A (ja) * 2006-08-07 2008-02-21 Taiyo Yuden Co Ltd 回路モジュールの製造方法及び回路モジュール
CN101345234A (zh) * 2007-06-29 2009-01-14 Tdk株式会社 电子模块以及电子模块的制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5677511A (en) * 1995-03-20 1997-10-14 National Semiconductor Corporation Overmolded PC board with ESD protection and EMI suppression
TW550997B (en) * 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
JP2003243797A (ja) * 2002-02-19 2003-08-29 Matsushita Electric Ind Co Ltd モジュール部品
JP4377157B2 (ja) * 2003-05-20 2009-12-02 Ｎｅｃエレクトロニクス株式会社 半導体装置用パッケージ
US7258549B2 (en) * 2004-02-20 2007-08-21 Matsushita Electric Industrial Co., Ltd. Connection member and mount assembly and production method of the same
US7514774B2 (en) * 2006-09-15 2009-04-07 Hong Kong Applied Science Technology Research Institute Company Limited Stacked multi-chip package with EMI shielding

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008042152A (ja) * 2006-08-07 2008-02-21 Taiyo Yuden Co Ltd 回路モジュールの製造方法及び回路モジュール
CN101345234A (zh) * 2007-06-29 2009-01-14 Tdk株式会社 电子模块以及电子模块的制造方法

Also Published As

Publication number Publication date
TW201223370A (en) 2012-06-01
US20130155639A1 (en) 2013-06-20
JPWO2012023332A1 (ja) 2013-10-28
WO2012023332A1 (ja) 2012-02-23
CN103053021A (zh) 2013-04-17

Similar Documents

Publication Publication Date Title
TWI465169B (zh) An electronic component and its manufacturing method
KR100753499B1 (ko) 전자 부품 및 그 제조 방법
KR101254345B1 (ko) 배선기판 내장용 콘덴서, 그 제조방법 및 배선기판
US9055682B2 (en) Circuit module
US9609754B2 (en) Package for mounting electronic element, electronic device, and imaging module
JP5837515B2 (ja) 回路モジュール
WO2016080333A1 (ja) モジュール
US10555421B2 (en) Component-embedded resin substrate and method for manufacturing same
JP2011258920A (ja) 半導体パッケージ及びその製造方法
US20090002967A1 (en) Electronic module and fabrication method thereof
CN109074947B (zh) 电子部件
JP5614566B2 (ja) 多層基板の製造方法および多層基板
JP2007096262A (ja) 配線基板、埋め込み用セラミックチップ
CN102686053A (zh) 多层布线基板的制造方法
US20200395262A1 (en) Radio-frequency module
JP4965237B2 (ja) 配線基板内蔵用コンデンサ及び配線基板
KR20130042171A (ko) 반도체 패키지 및 그의 제조 방법
JP2001267710A (ja) 電子回路装置および多層プリント配線板
JP4746422B2 (ja) コンデンサの製造方法及びコンデンサ
JP6100617B2 (ja) 多層配線基板およびプローブカード用基板
WO2012165111A1 (ja) 多層基板の製造方法および多層基板
CN111385971B (zh) 电路基板及其制造方法
JP6250943B2 (ja) 配線基板
JP2008034722A (ja) 回路基板の製造方法
JP2011049379A (ja) 電子部品およびその製造方法