JP6981537B2 - 高周波モジュール - Google Patents

高周波モジュール Download PDF

Info

Publication number
JP6981537B2
JP6981537B2 JP2020508302A JP2020508302A JP6981537B2 JP 6981537 B2 JP6981537 B2 JP 6981537B2 JP 2020508302 A JP2020508302 A JP 2020508302A JP 2020508302 A JP2020508302 A JP 2020508302A JP 6981537 B2 JP6981537 B2 JP 6981537B2
Authority
JP
Japan
Prior art keywords
component
resin layer
sealing resin
high frequency
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020508302A
Other languages
English (en)
Other versions
JPWO2019181761A1 (ja
Inventor
忠志 野村
貴文 楠山
祥高 越川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2019181761A1 publication Critical patent/JPWO2019181761A1/ja
Application granted granted Critical
Publication of JP6981537B2 publication Critical patent/JP6981537B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、配線基板の一方主面上に部品が実装され、部品が封止樹脂層で被覆された高周波モジュールに関する。
従来、図９に示すモジュール１００のように、配線基板１０１の上面１０１ａに第１封止樹脂層１０３で封止された複数の部品１０２が実装され、配線基板１０１の下面１０１ｂに第２封止樹脂層１０６で封止された半導体部品１０４と接続端子１０５とが実装された、高周波モジュールが提案されている。このようなモジュール１００において、発熱性の高い半導体部品１０４を実装した場合に、半導体部品１０４から発生した熱によりモジュール１００に不具合が生じる場合がある。このため、半導体部品１０４から発生した熱をモジュール外に放熱することが必要となる。
そこで、モジュール１００では、放熱性を向上させるために、熱伝導率の高い半導体部品１０４の表面１０４ａを第２封止樹脂層１０６から露出させて、放熱性の高い高周波モジュールを実現させている。
国際公開第２０１４／０１７１５９号（段落００３３〜００４８、図４等参照）
しかしながら、特許文献１に記載の構造においては、接続端子１０５にめっきを施す場合、半導体部品１０４と接続端子１０５との間に存在する樹脂層１０６の露出面にも、めっきが異常析出することがある。当該樹脂層の露出面は、接続端子の周囲を絶縁する役割があるが、ここにめっきが析出してしまうと、接続端子間の短絡不良が発生して、モジュールの動作不良の原因となってしまう。
本発明は、上記した課題に鑑みてなされたものであり、封止樹脂層、接続端子、および部品の表面粗さを調整することにより、放熱性を確保しつつ、めっきの異常析出を抑制した高周波モジュールを提供することを目的とする。
上記した目的を達成するために、本発明の高周波モジュールは、配線基板と、前記配線基板の一方主面に実装された第１部品と、前記配線基板の前記一方主面に当接する当接面と、該当接面に対向する対向面と、前記当接面と前記対向面の端縁同士をつなぐ側面とを有し、前記第１部品を封止する第１封止樹脂層と、前記第１封止樹脂層に埋設された接続端子とを備え、前記第１部品は、実装面と反対側の反対面が前記第１封止樹脂層の前記対向面から露出し、前記接続端子は、一方端部が前記配線基板の前記一方主面に接続され、他方端部が前記第１封止樹脂層の前記対向面から露出し、前記第１部品の前記反対面の表面粗さは、前記接続端子の他方端部の表面粗さよりも小さく、前記第１封止樹脂層の前記対向面の表面粗さは、前記第１部品の前記反対面の表面粗さよりも小さいことを特徴としている。
この構成によれば、封止樹脂層の対向面および第１部品の反対面の表面粗さを接続端子の他方端部の表面粗さよりも小さくすることで、接続端子の他方端部にめっきを施す際に、めっき異常析出の原因となる核を残りにくくすることができ、めっき異常析出を抑制することができる。さらに、封止樹脂層の対向面の表面粗さを、第１部品の反対面の表面粗さよりも小さくすることで、接続端子間の短絡不良を防止することができる。
また、前記第１部品の前記配線基板の前記一方主面に垂直な方向における厚さが５μm以上１００μｍ以下であり、前記第１部品の前記反対面の表面粗さが０．００５μm以上０．１μｍ以下であってもよい。
この構成によれば、第１部品の厚さを１００μｍ以下に研磨することで、高周波モジュールを低背化することができる。また、第１部品の反対面の表面粗さを０．１μｍ以下にすることで、第１部品の反対面にクラックの起点となる部分が発生するのを防止し、第１部品の破損を防ぐことができる。
また、前記配線基板の前記一方主面に複数の前記第１部品および複数の前記接続端子が実装され、前記複数の接続端子のうち少なくとも１つは、隣接する前記第１部品の間に配置されていてもよい。
この構成によれば、より多くの部品を高周波モジュールに搭載することができるため、高周波モジュールの高機能化を図ることができる。
また、前記配線基板の他方主面に実装された第２部品と、前記配線基板の前記他方主面に当接する当接面と、該当接面に対向する対向面と、前記当接面と前記対向面の端縁同士をつなぐ側面とを有し、前記第２部品を封止する第２封止樹脂層とをさらに備えていてもよい。
この構成によれば、配線基板の両面に部品を実装するため、さらに高周波モジュールの高機能化を図ることができる。
また、前記第１封止樹脂層の前記側面と、前記第２封止樹脂層の前記側面および前記対向面とを少なくとも被覆するシールド膜をさらに備えていてもよい。この構成によれば、外部からの電磁波によるノイズを抑制し、高周波モジュールの性能低下を防止することができる。
また、前記接続端子が、バンプであってもよい。
本発明によれば、第１部品の反対面の表面粗さを、接続端子の他方端部の表面粗さよりも小さくし、第１封止樹脂層の対向面の表面粗さを、第１部品の反対面の表面粗さよりも小さくすることにより、放熱性を確保しつつ、めっきの異常析出を抑制することができる。
本発明の第１実施形態にかかる高周波モジュールの断面図である。 図１の高周波モジュールの平面図である。 表面粗さおよび第１部品厚さとクラック発生有無の関係を示す表である。 図１の高周波モジュールの製造工程を示す図である。 図１の高周波モジュールの製造工程を示す図である。 本発明の第２実施形態にかかる高周波モジュールの断面図である。 図６の高周波モジュールの平面図である。 本発明の第３実施形態にかかる高周波モジュールの断面図である。 従来の高周波モジュールの断面図である。
＜第１実施形態＞
本発明の第１実施形態にかかる高周波モジュール１ａについて、図１および図２を参照して説明する。なお、図１は高周波モジュール１ａの断面図、図２は高周波モジュール１ａの第１封止樹脂層５の下面５ａを示す平面図である。
この実施形態にかかる高周波モジュール１ａは、図１および図２に示すように、配線基板２と、該配線基板２の下面２ａに実装された第１部品３ａおよび複数の接続端子４と、第１部品３ａおよび接続端子４とを封止する第１封止樹脂層５と、配線基板２の上面２ｂに実装された複数の第２部品３ｂと、第２部品３ｂを封止する第２封止樹脂層６と、第１封止樹脂層５の側面５ｃと第２封止樹脂層６の側面６ｃおよび上面６ａと配線基板２の側面２ｃとを被覆するシールド膜７とを備え、例えば、高周波信号が用いられる電子機器のマザー基板等に搭載される。
配線基板２は、例えば、低温同時焼成セラミック、高温同時焼成セラミックやガラスエポキシ樹脂などで形成された複数の絶縁層が積層されてなる。配線基板２の上面２ｂ（本発明の「他方主面」に相当する）および下面２ａ（本発明の「一方主面」に相当する）には各部品３ａ、３ｂまたは接続端子４の実装用の実装電極８が形成される。また、下面２ａには、外部接続用の複数の接続端子４が実装される。また、隣接する複数の絶縁層間それぞれに、各種の内部配線電極（図示省略）やグランド電極９が形成される。さらに、配線基板２の内部には、内部配線電極同士を接続するための複数のビア導体（図示省略）が形成される。なお、実装電極８および内部配線電極は、いずれもＣｕやＡｇ、Ａｌ等の配線電極として一般的に採用される金属で形成されている。また、各ビア導体は、ＡｇやＣｕ等の金属で形成されている。なお、各実装電極には、Ｎｉ／Ａｕめっきがそれぞれ施されていてもよい。
第１部品３ａは、IＣやＰＡ（パワーアンプ）などの半導体素子で構成され、半田接合などの一般的な表面実装技術により配線基板２に実装される。また、高周波モジュール１ａの低背化のため、第１部品３ａは配線基板２の下面２ａに垂直な方向の厚さが５μm以上１００μｍ以下となるように下面３０ａが研磨される。なお、第１部品３ａの研磨は、配線基板２の下面２ａに実装された後に行う。
第２部品３ｂは、チップインダクタ、チップコンデンサ、チップ抵抗等のチップ部品で構成される。また、ＩＣなどの半導体素子であってもよい。
接続端子４は、外部基板との入出力に使用され、図２に示すように、高周波モジュール１ａの外周に沿って配置される。この実施形態では、高周波モジュール１ａの外周に沿って１列に配列されているが、場所により複数列に配列されていてもよい。また、接続端子４は、たとえば、金属ピンを実装電極８に搭載して半田接合してもよいし、あらかじめ、実装電極８上にめっきで形成したポスト電極でもよい。あるいは、実装電極が露出するように第１封止樹脂に孔をあけてから、導電材料を充填するビアであってもよい。あるいは、後に詳述する第３実施形態のように、接続端子４が、はんだバンプやＡｕバンプであってもよい。なお、接続端子４の下面４ａには、めっきにより金属皮膜が形成されている。
第１封止樹脂層５および第２封止樹脂層６は、シリカフィラー入りのエポキシ樹脂等の封止樹脂として一般的に採用される樹脂で形成され、それぞれ、第１部品３ａおよび第２部品３ｂを封止する。また、第１封止樹脂層５は、配線基板２の下面２ａに当接する上面５ｂ（本発明の「封止樹脂層の当接面」に相当する）と、該上面５ｂに対向する下面５ａ（本発明の「封止樹脂層の対向面」に相当する）と、側面５ｃとを有する。同様に、第２封止樹脂層６は、配線基板２の上面２ｂに当接する下面６ｂと、該下面６ｂに対向する上面６ａと、側面６ｃとを有する。また、熱伝導率を高めるために、アルミナフィラーなどの熱伝導率が高いフィラーを使用してもよい。
シールド膜７は、第１封止樹脂層５の側面５ｃと第２封止樹脂層６の側面６ｃおよび上面６ａと配線基板２の側面２ｃとを被覆する。また、シールド膜７は、配線基板２の側面２ｃに露出したグランド電極９に接続される。
シールド膜７は、第１封止樹脂層５の側面５ｃと配線基板２の側面２ｃと第２封止樹脂層６の側面６ｃおよび上面６ａとに積層された密着膜と、密着膜に積層された導電膜と、導電膜に積層された防錆膜とを有する多層構造で形成することができる。ここで、密着膜は、導電膜と両封止樹脂層５、６との密着強度を高めるために設けられたものであり、例えば、Ｔｉ、Ｃｒ、ＳＵＳなどの不動態を形成する材料で形成することができる。また、導電膜は、シールド膜７の実質的なシールド機能を担う層であり、例えば、Ｃｕ、Ａｇ、Ａｌのうちのいずれかの金属で形成することができる。防錆膜は、導電膜が腐食したり、傷が付いたりするのを防止するために設けられたものであり、例えば、ＳＵＳで形成することができる。
ここで、第１部品３ａの下面３０ａ、接続端子４の下面４ａ、第１封止樹脂層５の下面５ａの表面粗さの大小関係について説明する。接続端子４の下面４ａには、めっきにより金属皮膜が形成される。このとき、第１部品３ａの下面３０ａおよび第１封止樹脂層５の下面５ａの表面粗さが大きいと、研磨屑やめっき触媒が第１部品３ａの下面３０ａまたは第１封止樹脂層５の下面５ａに残るため、これを核としてめっきが異常析出することがある。特に、第１封止樹脂層５の下面５ａにめっきが異常析出すると、接続端子４間の短絡不良が発生してしまう。このため、第１封止樹脂層５の下面５ａの表面粗さは、接続端子４の下面４ａおよび第１部品３ａの下面３０ａよりも小さくされている。また、第１部品３ａは第１封止樹脂層５よりも接続端子４からの距離が離れているため、第１封止樹脂層５よりもめっき異常析出の影響は小さいが、第１部品３ａの下面３０ａの表面粗さが大きいと、クラックの原因となり、第１部品３ａが破損してしまう可能性がある。このため、第１部品３ａの下面３０ａの表面粗さは、第１封止樹脂層５の下面５ａの表面粗さ以上であり、接続端子４の下面４ａの表面粗さよりも小さくされている。
すなわち、接続端子４の下面４ａは、めっきにより金属皮膜が形成される必要があるので、第１部品３ａの下面３０ａおよび第１封止樹脂層５の下面５ａと比較して、表面粗さは大きくされている。一方、第１封止樹脂層５の下面５ａは、めっきが異常析出することを抑制する必要があるため、第１部品３ａの下面３０ａおよび接続端子４の下面４ａと比較して、表面粗さは小さくされている。その結果、第１部品３ａの下面３０ａにおける表面粗さは、めっき異常析出の影響およびクラック発生の可能性を考慮して、接続端子４の下面４ａよりは小さいが、第１封止樹脂層５の下面５ａ以上であってもよい、ということになる。
また、モジュール全体の厚みは薄いことが望まれるため、製造上の限界も考慮すれば、第１部品３ａの厚さは５μｍ以上１００μｍ以下であることが好ましい。このとき、たとえば、特許文献１に記載されているように、半導体部品１０４の表面１０４ａの表面粗さを０．１μｍ〜１５μｍとして放熱のための金属膜を付けやすくしつつ、半導体部品１０４の破損も抑制している。しかしながら、このような表面粗さにしたとしても、第１部品３ａの下面３０ａは、第１封止樹脂層５から露出しているため、第１部品３ａの下面３０ａにクラックが発生することがある。クラックが発生すると、第１部品３ａの回路面（上面３０ｂ）に到達しやすくなり、第１部品３ａが損傷を受けることがある。図３（ａ）の表に、第１実施形態における第１部品３ａの下面３０ａの表面粗さＲａとクラック発生の有無の関係を示す。サンプル数は、５００ｐｃｓである。図３（ａ）の表に示す通り、表面粗さ０．１μｍ以下ではクラックは発生しなかった。
また、第１部品３ａの下面３０ａに金属研磨屑が残ると、研磨屑材料が第１部品３ａ中を拡散して回路面に到達し、第１部品３ａの動作不良を発生させる恐れがある。特に、研磨屑がＣｕで第１部品３ａの半導体がＳｉの場合、ＣｕはＳｉ中を拡散しやすいため影響が大きくなる。以上より、製造上のコスト等も考慮すれば、第１部品３ａの下面３０ａの表面粗さを０．００５μｍ以上０．１μｍ以下とすることが好ましい。このように表面粗さを調整することで、クラック基点となる凹部を低減させ、金属研磨屑の残留を防止することができる。
参考に、図３（ｂ）の表に、クラックが発生しない表面粗さにおける第１部品３ａの厚さとクラック発生の有無の関係を示す。ここで、「第１部品３ａの厚さ」とは、第１部品３ａの下面３０ａから第１部品３ａの回路面（上面３０ｂ）までの大きさを言う。これよりわかる通り、所望の表面粗さ以下であれば、部品の厚みが１００μｍでは、クラックは発生しなかった。なお、サンプル数は５００ｐｃｓである。
（高周波モジュールの製造方法）
次に、図４および図５を参照して、高周波モジュール１ａの製造方法について説明する。この第１実施形態では、複数の高周波モジュール１ａの集合体を形成した後に個片化することにより、高周波モジュール１ａを製造する。なお、必要に応じて、各工程の順序を入れ替えてもよいし、新規の工程を追加しても構わない。
まず、図４（ａ）に示すように、配線基板２の下面２ａに第１部品３ａを周知の表面実装技術を用いて実装して、さらに接続端子４を形成する。接続端子４は、金属ピンを実装電極８に搭載して半田接合してもよいし、あらかじめ実装電極８上にめっきで形成してもよい。また、バンプであってもよい。その後、図４（ｂ）に示すように、第１部品３ａおよび接続端子４を覆うように第１封止樹脂層５を形成する。第１封止樹脂層５は、たとえば、トランスファーモールド方式、コンプレッションモールド方式、樹脂ディスペンス法等周知の技術を用いて形成することができる。なお、第１封止樹脂層５には、一般的なシリカフィラー入りのエポキシ樹脂を用いることができる。また、第１封止樹脂層５に高い熱伝導性を持たせるために、アルミナフィラーなどの熱伝導率が高いフィラー入りのエポキシ樹脂を用いることもできる。
第１封止樹脂層５の形成後、図４（ｃ）に示すように、研磨等により、第１部品３ａの下面３０ａ、接続端子４の下面４ａを露出させる。このとき、表面粗さの大小関係が、（第１封止樹脂層５の下面５ａ）≦（第１部品３ａの下面３０ａ）＜（接続端子４の下面４ａ）となり、さらに、第１部品３ａの下面３０ａの表面粗さが０．００５μｍ以上０．１μｍ以下となるように研磨の条件を調整する。研磨後、接続端子４の下面４ａにめっき等により金属皮膜を形成する。めっき処理の前にエッチングなどの表面処理を行ってもよい。
その後、図４（ｄ）に示すように、配線基板２の上面２ｂに第２部品３ｂを周知の実装技術を用いて実装する。次に、図５（ａ）に示すように、第２部品３ｂを覆うように第２封止樹脂層６を形成する。第２封止樹脂層６は、第１封止樹脂層５と同様に、トランスファーモールド方式、コンプレッションモールド方式、樹脂ディスペンス法等周知の技術を用いて形成することができる。また、第２封止樹脂層６には、一般的なシリカフィラー入りのエポキシ樹脂を用いることができる。また、第１封止樹脂層５に高い熱伝導性を持たせるために、アルミナフィラーなどの熱伝導率が高いフィラー入りのエポキシ樹脂を用いることもできる。
次に、図５（ｂ）に示すように、集合基板として製造してきた高周波モジュール１ａをダイシングやレーザー加工などによりカットして個片化する。さらに、図５（ｃ）に示すように、配線基板２の側面２ｃと第１封止樹脂層５の側面５ｃと第２封止樹脂層６の側面６ｃおよび上面６ａとにシールド膜７を形成する。シールド膜７の形成には、スパッタ、真空蒸着、めっき、導電性樹脂塗布等の周知の方法を用いることができる。また、シールド膜７の形成前に、プラズマ洗浄、ドライエッチング、イオンミリング等のドライプロセスによる残留成分の除去工程をさらに追加してもよい。
したがって、上記した実施形態によれば、第１封止樹脂層５の下面５ａの表面粗さを、接続端子４の下面４ａの表面粗さよりも小さくすることで、研磨屑やメッキ触媒が第１封止樹脂層５の下面５ａに残留するのを防ぎ、めっき異常析出の発生を抑制することができる。また、第１部品３ａの下面３０ａの表面粗さを、第１封止樹脂層５の下面５ａの表面粗さ以上で、かつ接続端子４の下面４ａの表面粗さよりも小さく（０．００５μｍ以上０．１μｍ以下）することで、第１部品３ａの下面３０ａにクラックが発生するのを防止し、動作不良の発生を抑制することができる。さらに、第１部品３ａの厚さを１００μｍ以下にすることで、高周波モジュール１ａの低背化を実現することができる。
＜第２実施形態＞
本発明の第２実施形態にかかる高周波モジュール１ｂについて、図６および図７を参照して説明する。なお、図６は高周波モジュール１ｂの断面図、図７は高周波モジュール１ｂの第１封止樹脂層５の下面５ａを示す平面図である。
この実施形態にかかる高周波モジュール１ｂが、図１および図２を参照して説明した第１実施形態の高周波モジュール１ａと異なるところは、図６および図７に示すように、配線基板２の下面２ａに複数の第１部品３ａが実装され、隣接する第１部品３ａの間に接続端子４が配置されている点である。その他の構成は、第１実施形態の高周波モジュール１ａと同じであるため、同一記号を付すことにより説明を省略する。
この実施形態では、配線基板２の下面２ａに２つの第１部品３ａが実装されている。また、接続端子４が高周波モジュール１ｂの外周に沿った部分だけではなく、２つの第１部品３ａに挟まれた部分にも配置されている。なお、配線基板２の下面２ａに実装された第１部品３ａは３つ以上でもよく、また、接続端子４は複数列に配列されていてもよい。
この構成によれば、第１実施形態の高周波モジュール１ａと同様の効果に加えて、高周波モジュール１ｂにより多くの第１部品３ａを搭載することができるため、高周波モジュール１ｂの高機能化を実現することができる。
＜第３実施形態＞
図８（ａ）、（ｂ）は本発明の第３実施形態における高周波モジュールの断面図および平面図である。第３実施形態において、図１、図２を参照して説明した第１実施形態と異なるところは、接続端子４をはんだバンプ、Ａｕバンプ等のバンプにより形成したことであり、第１実施形態と同等の効果を得ることができる。
なお、本発明は上記した各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能である。例えば、上記した各実施形態や変形例の構成を組み合わせてもよい。
たとえば、配線基板２の下面２ａに第２部品３ｂやその他の部品が実装されていてもよい。このとき、配線基板２の下面２ａに実装される第２部品３ｂまたはその他の部品の高さは、研磨後の第１封止樹脂層５の高さよりも低いことが望ましい。
また、シールド膜７が形成されていなくてもよい。この場合、配線基板２の側面２ｃにグランド電極９が露出しない構成であってもよい。
本発明は、半導体部品を備える種々の高周波モジュールに適用することができる。
１ａ、１ｂ 高周波モジュール
２ 配線基板
３ａ 第１部品
３ｂ 第２部品
５ 第１封止樹脂層
６ 第２封止樹脂層

Claims (6)

  1. 配線基板と、
    前記配線基板の一方主面に実装された第１部品と、
    前記配線基板の前記一方主面に当接する当接面と、該当接面に対向する対向面と、前記当接面と前記対向面の端縁同士をつなぐ側面とを有し、前記第１部品を封止する第１封止樹脂層と、
    前記第１封止樹脂層に埋設された接続端子とを備え、
    前記第１部品は、実装面と反対側の反対面が前記第１封止樹脂層の前記対向面から露出し、
    前記接続端子は、一方端部が前記配線基板の前記一方主面に接続され、他方端部が前記第１封止樹脂層の前記対向面から露出し、
    前記第１部品の前記反対面の表面粗さは、前記接続端子の他方端部の表面粗さよりも小さく、前記第１封止樹脂層の前記対向面の表面粗さは、前記第１部品の前記反対面の表面粗さよりも小さい
    ことを特徴とする高周波モジュール。
  2. 前記第１部品の前記配線基板の前記一方主面に垂直な方向における厚さが５μｍ以上１００μｍ以下であり、前記第１部品の前記反対面の表面粗さが０．００５μｍ以上０．１μｍ以下であることを特徴とする請求項１に記載の高周波モジュール。
  3. 前記配線基板の前記一方主面に複数の前記第１部品および複数の前記接続端子が実装され、
    前記複数の接続端子のうち少なくとも１つは、隣接する前記第１部品の間に配置されていることを特徴とする請求項１または２に記載の高周波モジュール。
  4. 前記配線基板の他方主面に実装された第２部品と、
    前記配線基板の前記他方主面に当接する当接面と、該当接面に対向する対向面と、前記当接面と前記対向面の端縁同士をつなぐ側面とを有し、前記第２部品を封止する第２封止樹脂層とをさらに備えることを特徴とする請求項１ないし３のいずれか１項に記載の高周波モジュール。
  5. 前記第１封止樹脂層の前記側面と、前記第２封止樹脂層の前記側面および前記対向面とを少なくとも被覆するシールド膜をさらに備えることを特徴とする請求項４に記載の高周波モジュール。
  6. 前記接続端子が、バンプであることを特徴とする請求項１ないし５のいずれか１項に記載の高周波モジュール。
JP2020508302A 2018-03-20 2019-03-15 高周波モジュール Active JP6981537B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018052323 2018-03-20
JP2018052323 2018-03-20
PCT/JP2019/010730 WO2019181761A1 (ja) 2018-03-20 2019-03-15 高周波モジュール

Publications (2)

Publication Number Publication Date
JPWO2019181761A1 JPWO2019181761A1 (ja) 2021-01-07
JP6981537B2 true JP6981537B2 (ja) 2021-12-15

Family

ID=67987230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020508302A Active JP6981537B2 (ja) 2018-03-20 2019-03-15 高周波モジュール

Country Status (4)

Country Link
US (1) US11270922B2 (ja)
JP (1) JP6981537B2 (ja)
CN (1) CN111788675B (ja)
WO (1) WO2019181761A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6981537B2 (ja) * 2018-03-20 2021-12-15 株式会社村田製作所 高周波モジュール
CN115413401A (zh) * 2020-04-24 2022-11-29 株式会社村田制作所 高频模块以及通信装置
WO2022118891A1 (ja) * 2020-12-04 2022-06-09 株式会社村田製作所 高周波モジュール及び通信装置
WO2022186131A1 (ja) * 2021-03-02 2022-09-09 株式会社村田製作所 高周波モジュール及び通信装置
WO2023007629A1 (ja) * 2021-07-28 2023-02-02 昭和電工マテリアルズ株式会社 半導体装置の製造方法、及び、半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6381964A (ja) * 1986-09-26 1988-04-12 Sumitomo Electric Ind Ltd 樹脂封止型半体装置用リ−ドフレ−ムの製造方法
JP2004221478A (ja) * 2003-01-17 2004-08-05 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
JP2005203633A (ja) * 2004-01-16 2005-07-28 Matsushita Electric Ind Co Ltd 半導体装置、半導体装置実装体、および半導体装置の製造方法
JP4865197B2 (ja) * 2004-06-30 2012-02-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2008028348A (ja) * 2006-07-25 2008-02-07 Matsushita Electric Ind Co Ltd 電子部品搭載用基材の製造方法と電子部品搭載用基材
JPWO2012023332A1 (ja) * 2010-08-18 2013-10-28 株式会社村田製作所 電子部品及びその製造方法
CN103828043B (zh) 2011-09-07 2017-11-24 株式会社村田制作所 模块的制造方法及模块
KR20130082298A (ko) * 2012-01-11 2013-07-19 삼성전자주식회사 패키지 온 패키지 장치의 제조 방법 및 이에 의해 제조된 장치
WO2014017160A1 (ja) * 2012-07-26 2014-01-30 株式会社村田製作所 モジュールおよびモジュール搭載装置
JP6282589B2 (ja) 2012-07-26 2018-02-21 株式会社村田製作所 モジュールおよびその製造方法
CN107535078B (zh) * 2015-05-20 2020-03-31 株式会社村田制作所 高频模块
JP6981537B2 (ja) * 2018-03-20 2021-12-15 株式会社村田製作所 高周波モジュール

Also Published As

Publication number Publication date
CN111788675A (zh) 2020-10-16
JPWO2019181761A1 (ja) 2021-01-07
WO2019181761A1 (ja) 2019-09-26
CN111788675B (zh) 2023-11-07
US11270922B2 (en) 2022-03-08
US20200395262A1 (en) 2020-12-17

Similar Documents

Publication Publication Date Title
JP6981537B2 (ja) 高周波モジュール
US7939935B2 (en) Electronic device substrate, electronic device and methods for fabricating the same
US11335645B2 (en) High-frequency module and manufacturing method thereof
TWI587477B (zh) 可靠表面安裝積體功率模組
KR102463386B1 (ko) 모듈 및 그 제조 방법
JP6981545B2 (ja) 高周波モジュール
US9832871B2 (en) Module
WO2018181708A1 (ja) モジュール
US10217711B2 (en) Semiconductor package and manufacturing method thereof
US11765826B2 (en) Method of fabricating contact pads for electronic substrates
US11322472B2 (en) Module
US11903120B2 (en) Radio frequency module
WO2018034067A1 (ja) キャパシタ付半導体装置
KR20060116894A (ko) 표면 탄성파 디바이스 패키지 및 그 제조 방법
JP6757213B2 (ja) 半導体装置の製造方法
WO2022184131A1 (zh) 电路板组件及其制造方法和电子设备
KR101741648B1 (ko) 전자파 차폐 수단을 갖는 반도체 패키지 및 그 제조 방법
WO2012165111A1 (ja) 多層基板の製造方法および多層基板
WO2018164160A1 (ja) モジュール
US20240096838A1 (en) Component-embedded packaging structure
JP2019169592A (ja) モジュールの製造方法
JP2019021856A (ja) モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211019

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211101

R150 Certificate of patent or registration of utility model

Ref document number: 6981537

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150