JPWO2012023332A1 - 電子部品及びその製造方法 - Google Patents

電子部品及びその製造方法 Download PDF

Info

Publication number
JPWO2012023332A1
JPWO2012023332A1 JP2012529513A JP2012529513A JPWO2012023332A1 JP WO2012023332 A1 JPWO2012023332 A1 JP WO2012023332A1 JP 2012529513 A JP2012529513 A JP 2012529513A JP 2012529513 A JP2012529513 A JP 2012529513A JP WO2012023332 A1 JPWO2012023332 A1 JP WO2012023332A1
Authority
JP
Japan
Prior art keywords
substrate
main surface
electronic component
resin layer
shield layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012529513A
Other languages
English (en)
Inventor
伸明 小川
伸明 小川
善人 大坪
善人 大坪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2012023332A1 publication Critical patent/JPWO2012023332A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

製造コストを低減でき、基板表面のデザインの自由度が向上する電子部品及びその製造方法を提供する。基板１２と、基板１２の第１の主面１２ａに実装された第１の電子部品２，４と、基板１２の第１の主面１２ａ及び第１の電子部品２，４を被覆する第１の樹脂層２０と、基板１２の第２の主面１２ｂに実装された第２の電子部品６と、基板１２の第２の主面１２ｂ及び第２の電子部品６を被覆する第２の樹脂層３０と、導電性を有するシールド層４２と、基板１２の側面１２ｓに達するように基板１２に形成された接地電極１８とを備える。シールド層４２は、第１の樹脂層２０と、基板１２の側面１２ｓと、第２の樹脂層３０の基板１２に隣接する部分とを覆うように連続して一体に形成され、接地電極１８に接して接地電極１８と電気的に接続されている。

Description

本発明は電子部品及びその製造方法に関し、詳しくは、シールド層を備えた電子部品及びその製造方法に関する。
従来、図７の断面図に示すように、基板１１１の上下両面に、部品１１２，１１３を内蔵する樹脂層１１４，１１５が配置された電子部品１１０において、樹脂層１１４の上面に金属膜のシールド層１１６を形成する構成が提案されている。シールド層１１６は、樹脂層１１１を貫通する接続端子１１７を介して、基板１１１の上面に形成された接地電極（図示せず）と接続される（例えば、特許文献１参照）。
特許４０４２７８５号公報
図７の構成は、樹脂層１１４に接続端子１１７を形成する工程、すなわち、シールド層１１６を基板１１１に電気的に接続するためだけに行う工程が必要となるため、製造コストが高くなる。また、基板１１１の上面には、基板１１１とシールド層１１６とを電気的に接続するための接地電極を形成する必要があるため、基板のデザインに制約がある。
本発明は、かかる実情に鑑み、製造コストを低減でき、基板のデザインの自由度が向上する電子部品及びその製造方法を提供しようとするものである。
本発明は、上記課題を解決するために、以下のように構成した電子部品を提供する。
電子部品は、（ａ）互いに対向する第１及び第２の主面と前記第１及び第２の主面の間に延在する側面とを有する基板と、（ｂ）前記基板の第１の主面に実装された第１の電子部品と、（ｃ）前記基板の第２の主面に実装された第２の電子部品と、（ｄ）前記基板の前記第１の主面に、前記第１の主面及び前記第１の電子部品を被覆するように形成された第１の樹脂層と、（ｅ）前記基板の前記第２の主面に、前記第２の主面及び前記第２の電子部品を被覆するように形成された第２の樹脂層と、（ｆ）前記第１の樹脂層と、前記基板と、前記第２の樹脂層の前記基板に隣接する部分とを覆うように連続して一体に形成された、導電性を有するシールド層と、（ｇ）前記基板に、前記基板の前記側面に達するように形成され、前記シールド層に接して前記シールド層と電気的に接続された接地電極とを備える。
上記構成によれば、シールド層を形成するときに、同時に、基板の側面に達している接地電極にシールド層を電気的に接続することができるので、シールド層と基板とを電気的に接続するためだけに行う工程が不要である。シールド層は、基板の側面で接地電極と電気的に接続されるため、基板の第１の主面には、第１の樹脂層を貫通する接続端子と接続される接地電極を設ける必要がない。
好ましくは、前記第２の樹脂層は、前記基板の前記第２の主面に接する第１の主面と、前記第１の主面に対向する第２の主面と、前記第１の主面と前記第２の主面との間に延在する側面とを有する。前記シールド層は、前記第２の樹脂層の前記側面に、前記第２の樹脂層の前記第２の主面との間に間隔を設けて形成されている。
この場合、第２の樹脂層の第２の主面に、電子部品を他の回路基板等に実装するための外部電極を設けたときに、シールド層と他の回路基板等との間に間隔が設けられるため、シールド層と他の回路基板等との間の絶縁を容易に確保することができる。
好ましくは、前記シールド層が導電性樹脂により形成されている。
導電性樹脂を用いると、金属箔を用いる方法でシールド層を形成する場合と比較して、シールド層を容易に形成することができる。
本発明は、上記課題を解決するために、以下のように構成した電子部品の製造方法を提供する。
電子部品の製造方法は、（ｉ）互いに対向する第１及び第２の主面を有し、分割されて複数の個基板となる部分を含む基板の前記個基板となる部分に、それぞれ、前記個基板となる部分の外縁に達する接地電極が形成され、前記個基板となる部分の前記第１の主面に、それぞれ、第１の電子部品が実装され、前記個基板となる部分の前記第２の主面に、それぞれ、第２の電子部品が実装され、前記第１の主面に前記第１の主面及び前記第１の電子部品を被覆する第１の樹脂層が形成され、前記第２の主面に前記第２の主面及び前記第２の電子部品を被覆する第２の樹脂層が形成された集合基板を準備する第１の工程と、（ii）前記基板が前記個基板に分割されるように、前記第１の樹脂層の前記基板とは反対側の主面から、前記第１の樹脂層と、前記基板と、前記第２の樹脂層の前記基板側部分とを切断して、前記集合基板に有底溝を形成し、前記基板の切断面に前記接地電極を露出させる第２の工程と、（iii）露出させた前記接地電極に接して電気的に接続されるように、前記有底溝内と前記第１の樹脂層の前記基板とは反対側の前記主面とに、導電性を有する材料を用いて、シールド層を形成する第３の工程と、（iｖ）前記集合基板を、前記基板の分割された前記個基板に沿って切断して個片に分割する第４の工程とを備える。
上記第３の工程において、シールド層を形成するときに、同時に、基板の切断面に露出している接地電極にシールド層を電気的に接続することができるので、シールド層と基板とを電気的に接続するためだけに行う工程が不要である。シールド層は、基板の切断面で接地電極と電気的に接続されるため、基板の第１の主面には、第１の樹脂層を貫通する接続端子と接続される接地電極を設ける必要がない。
本発明によれば、シールド層と基板とを電気的に接続するためだけに行う工程が不要であるため、製造コストを低減できる。また、基板の第１の主面には、第１の樹脂層を貫通する接続端子と接続される接地電極を設ける必要がないため、基板の第１の主面には、第１の樹脂層を貫通する接続端子と接続される接地電極を設ける場合に比べ、基板のデザインの自由度が向上する。
電子部品の製造工程を示す断面図である。（実施例１） 電子部品の製造工程を示す断面図である。（実施例１） 電子部品の拡大断面図である。（実施例１） 電子部品の断面図である。（実施例１） 電子部品の断面図である。（実施例２） 電子部品の断面図である。（実施例３） 電子部品の断面図である。（従来例）
以下、本発明の実施の形態について、図１〜図６を参照しながら説明する。
＜実施例１＞ 実施例１の電子部品１０について、図１〜図４を参照しながら説明する。
図４は、電子部品１０の断面図である。図４に示すように、電子部品１０は、基板１２の第１の主面である上面１２ａと、上面１２ａに実装された第１の電子部品２，４とが、第１の樹脂層２０で被覆されている。また、基板１２の第２の主面である下面１２ｂと、下面１２ｂに実装された第２の電子部品６とが、第２の樹脂層３０で被覆されている。基板１２の上面１２ａと下面１２ｂに実装される電子部品２，４，６は、表面実装部品であり、例えば、半導体等の能動素子、あるいは、コンデンサ、インダクタ、抵抗等の受導素子である。電子部品２，４，６は、それぞれ樹脂層２０，３０により封止されている。
第２の樹脂層３０の下面３０ｂには、電子部品１０を他の回路基板等に実装するための外部電極３４が形成されている。外部電極３４は、第２の樹脂層３０を貫通する接続端子３２を介して、基板１２の下面１２ｂに形成された端子電極１５に電気的に接続されている。
基板１２は、セラミック基板やガラスエポキシ等の樹脂基板であり、上面１２ａ及び下面１２ｂには、電子部品２，４，６を実装するための実装電極１３，１４，１６が形成されている。
基板１２の内部には、基板１２の側面１２ｓに達する接地電極１８が形成されている。接地電極１８は、基板１２内の不図示の配線パターンや層間接続導体を介して、基板１２の下面１２ｂに形成された端子電極１５に電気的に接続され、接続端子３２、外部電極３４を介して、接地される。
基板１２がセラミック多層基板で形成されると、高密度な配線形成が可能であり基板厚みを薄くすることができ、電子部品１０の低背化が容易である。通常、セラミック基板を薄くすると割れやすいが、両側に配置された樹脂層２０，３０によって補強され、割れが防止されるため、基板１２となるセラミック多層基板を薄くすることができる。
樹脂層２０，３０は、エポキシ系樹脂などの合成樹脂に、シリカ等の無機化合物がフィラーとして混入されており、熱伝導性が高められている。
電子部品１０の表面には、導電性樹脂により、導電性を有するシールド層４２が形成されている。シールド層４２は、第１の樹脂層２０の上面２０ａ及び側面２０ｓと、基板１２の側面１２ｓと、第２の樹脂層３０の側面３０ｓのうち基板１２側の部分３０ｐとに連続して一体に形成されている。第２の樹脂層３０の側面３０ｓのうち基板１２とは反対側の部分３０ｑと、シールド層４２の側面４２ｓとは、同一面に含まれるように形成されている。
シールド層４２は、第２の樹脂層３０の下面３０ｂとの間に間隔を設けるように形成されている。これにより、外部電極３４とシールド層４２との絶縁を確保することができ、外部電極３４を介して電子部品１０が実装される他の回路基板等と、シールド層４２との間の絶縁も容易に確保することができる。
図３の拡大断面図に示すように、シールド層４２は、基板１２の側面１２ｓに達している接地電極１８に接して電気的に接続されているので、基板１２の上面１２ａには、第１の樹脂層２０を貫通する接続端子を介してシールド層４２の天面部４２ａと接続するための接地電極を設ける必要がない。そのため、基板１２のデザインの自由度が上がる。
図４に示すように、シールド層４２は、基板１２の上面１２ａに実装された第１の樹脂層２０内の電子部品２，４の周囲を覆うように形成され、導電性を有するので、電子部品２，４に対して電磁波（電界と磁界またはその両方）の侵入や漏洩を阻止する。
図示していないが、基板１２の下面１２ｂに形成され、基板１２の側面１２ｓの外縁に達している下面側の接地電極パターンに、シールド層４２が接して電気的に接続される構成としてもよい。あるいは、基板１２の上面１２ａに形成され、基板１２の側面１２ｓの外縁に達している上面側の接地電極パターンに、シールド層４２が接して電気的に接続される構成としてもよい。
シールド層４２と接する接地電極１８は、基板１２の内部において下面１２ｂ側に配置するほど、基板１２の上面１２ａに実装された電子部品２，４に対するシールド特性が向上する。シールド層４２が、基板１２の下面１２ｂに形成された接地電極パターンと接する構成にすると、電子部品２，４に対するシールド特性が最もよくなる。基板１２の下面１２ｂに第２の樹脂層３０が配置されているため、基板１２の下面１２ｂに接地電極を配置することが可能であり、特性のよい電子部品を提供することができる。
シールド層４２は、第２の樹脂層３０にまで達しているため、第２の樹脂層３０に配置されている電子部品６に対してもシールド効果が得られる。
シールド層４２は、第１の樹脂層２０から、基板１２の側面１２ｓを横断して、第２の樹脂層３０にまで達しているため、接着強度を高めることができる。シールド層４２が接着される第１の樹脂層２０の側面２０ｓと、基板１２の側面１２ｓと、第２の樹脂層３０の側面３０ｓのうち基板１２側とは、詳しくは後述するが、第１の樹脂層２０側から第２の樹脂層３０に達する有底溝４０（図１（ｂ）参照）を形成することにより形成される。
第１の樹脂層２０及び第２の樹脂層３０は基板１２に比べ柔らかく、熱に弱いので、有底溝形成工程において形成される有底溝の側面は、第１の樹脂層２０及び第２の樹脂層３０の方が基板１２よりも荒れやすい。すなわち、基板１２の側面１２ｓよりも、第１の樹脂層２０の側面２０ｓ及び第２の樹脂層３０の側面３０ｓのうち基板１２側の部分３０ｐの方が荒れやすい。シールド層４２の先端部は、より荒れた第２の樹脂層３０の側面３０ｓのうち基板１２側の部分３０ｐに配置されるため、接着強度が高まる。
また、シールド層４２が導電性材料と樹脂とを含み、第１及び２の樹脂層２０，３０と同種の材料である樹脂を含む場合、シールド層４２は第１及び２の樹脂層２０，３０に対してより強固な接着強度が得られる。
一方、基板１２がセラミック基板の場合、シールド層４２は、異種材料であるセラミック基板とは十分に密着せず、剥がれやすい。基板１２がプリント基板場合は、プリント基板の厚み方向の熱膨張係数がシールド層４２の熱膨張係数より大きいため、シールド層４２は基板１２から剥がれやすい。
しかし、シールド層４２は、基板１２の側面１２ｓを横断して基板１２の両側の第１及び第２の樹脂層２０，３０に相対的に強く接着されるため、シールド層が基板の側面の途中まで形成され、シールド層の端部が基板の側面で終わっている場合に比べ、シールド層の接着強度を高めることができる。
次に、電子部品１０の製造方法について、図１及び図２を参照しながら説明する。図１及び図２は、電子部品１０の製造工程を示す断面図である。電子部品１０は、集合基板の状態で作製した後、個片に分割する。
（１）まず、図１（ａ）に示すように、基板１２に電子部品２，４，６が実装され、樹脂層２０，３０で覆われた集合基板を準備する。
具体的には、基板１２の下面１２ｂに電子部品６を実装した後、第２の樹脂層３０を形成するための半硬化状態の樹脂シートの一方主面に基板１２の下面１２ｂが対向するように基板１２を配置するとともに、半硬化状態の樹脂シートの他方主面に、外部電極３４を形成するための銅箔を配置し、加熱圧着する。
樹脂シートは、熱硬化性樹脂（エポキシ、フェノール、シアネート等）中に無機フィラー（Ａｌ２Ｏ３、ＳｉＯ２、ＴｉＯ２等）を混合したものである。半硬化状態とは、Ｂステージ状態又はプリプレグ状態をさす。半硬化状態の樹脂シートは、加熱圧着によって、基板１２の下面１２ｂに圧着し、同時に電子部品６と基板１２との間の隙間にも充填される。真空引きしながら樹脂シートを圧着すれば、樹脂内のボイドの発生を防げる。
樹脂シートには、予め、レーザー等で、貫通孔を形成した後、貫通孔内に、導電性樹脂（Ａｕ、Ａｇ、Ｃｕ、Ｎｉ等の金属粒子とエポキシ、フェノール、シアネート等の熱硬化性樹脂の混合物）を充填することにより、接続端子３２を形成しておく。
加熱圧着時に、銅箔は、接続端子３２と接するように位置決めする。また、基板１２は、基板１２の下面１２ｂに形成された端子電極１５に接続端子３２が接するように位置決めする。
加熱圧着により、樹脂シートに設けられた接続端子３２が硬化し、基板１２の下面１２ｂの端子電極１５と導通すると同時に、銅箔とも導通する。
樹脂シートの加熱硬化後、フォトレジスト塗布、露光、現像、エッチング、レジスト剥離の各工程を経て、銅箔をパターニングすることにより、外部電極３４を形成する。
次いで、基板１２の下面１２ｂに第２の樹脂層３０が圧着された状態で、基板１２の上面１２ａに設けた実装電極１３，１４に電子部品２，４を実装する。次いで、第２の樹脂層３０と同様に、基板１２の上面１２ａに、第１の樹脂層２０を形成するための半硬化状態の樹脂シートを配置し、加熱圧着し、樹脂シートを硬化させて、第１の樹脂層２０を形成する。
（２）次いで、図１（ｂ）に示すように、集合基板を個基板に分割するための仮想分割線１１に沿って、第１の樹脂層２０側から第２の樹脂層３０に達する有底溝４０を加工する。有底溝４０は、第１の樹脂層２０と基板１２とを完全に切断し、第２の樹脂層３０の途中までの深さとなるように形成する。
セラミック基板は途中の深さで切断を終了するとクラックや破損が生じるが、基板１２を完全に切断するため、基板１２がセラミック基板であっても、そのような問題は生じない。
有底溝４０を形成することにより、基板１２の切断面、すなわち基板１２の側面１２ｓには、仮想分割線１１の近傍に達し、あるいは仮想分割線１１を横断するように基板１２の内部に予め形成された接地電極１８が露出する。
（３）次いで、図２（ｃ）に示すように、有底溝４０内と第１の樹脂層２０の上面２０ａとにシールド層４２を形成する。例えば、有底溝４０内に、導電性材料と樹脂とを含むシールド剤を塗布し、スピンコートにより第１の樹脂層２０の上面２０ａに薄く均一に塗り拡げた後、シールド剤を硬化させることにより、シールド層４２を形成する。真空状態でシールド剤を塗布するなど、スピンコート以外の方法でシールド層４２を形成してもよい。
シールド層４２は、基板１２の切断面、すなわち基板１２の側面１２ｓに露出した接地電極１８に接して電気的に接続される。
（４）次いで、図２（ｄ）に示すように、ダイシングブレード５０等を用いて、有底溝４０内に形成されたシールド層４２と第２の樹脂層３０とを、仮想分割線１１に沿って切断し、個片に分割する。このとき、有底溝４０内に形成されたシールド層４２は分割され、分割された切断面によってシールド層４２の側面４２が形成される。
仮想分割線１１に沿ってシールド層４２と第２の樹脂層３０にブレイク溝を形成し、ブレイクすることにより、個片に分割してもよい。
以上の（１）〜（４）の工程により、電子部品１０が完成する。
なお、本実施例においては、接続端３２は樹脂シートに形成された貫通孔に導電性樹脂を充填して形成されているが、基板１２にピンなどの金属端子を実装した後に、樹脂シートを加熱圧着させることで接続端子３２を形成してもよい。
電子部品１０は、シールド層４２の形成と同時に、基板１２の側面１２ｓに達している接地電極１８にシールド層４２が接続される。そのため、シールド層と基板とを電気的に接続するためだけに行う工程が不要であり、製造コストを低減できる。
＜実施例２＞ 実施例２の電子部品１０ａについて、図５を参照しながら説明する。図５は、電子部品１０ａの断面図である。
図５に示すように、実施例２の電子部品１０ａは、実施例１の電子部品１０と略同様に形成されている。以下では、実施例１と同じ構成部分には同じ符号を用い、実施例１との相違点を中心に説明する。
実施例２の電子部品１０ａは、実施例１の電子部品１０と異なり、第２の樹脂層３０の側面３０ｔ全体が、基板１２の側面１２ｓ及び第１の樹脂層２０の側面２０ｓとともに同一面内に含まれるように形成されており、シールド層４４の側面４４ｓと、第２の樹脂層３０の側面３０ｔとの間には段差４４ｔが形成されている。
電子部品１０ａは、実施例１の電子部品１０と略同じ工程によって作製することができる。すなわち、実施例１の電子部品１０を作製する（２）の工程において、第２の樹脂層３０の途中までの深さの有底溝４０を形成する代わりに、第２の樹脂層３０を完全に切断して、集合基板を個片に分割した後、ディッピングにより、第１の樹脂層２０と基板１２と第２の樹脂層３０の基板１２側の部分とを覆うシールド層４４を連続して一体に形成する。
電子部品１０ａは、シールド層４４の形成と同時に、基板１２の側面１２ｓに達している接地電極１８にシールド層４４が接続される。そのため、シールド層を基板側に電気的に接続するためだけに行う工程が不要であり、製造コストを低減できる。
基板１２の上面１２ａには、第１の樹脂層２０を貫通する接続端子を介してシールド層４４の天面部４４ａと接続するための接地電極を設ける必要がないため、基板１２のデザインの自由度が上がる。
＜実施例３＞ 実施例３の電子部品１０ｂについて、図６を参照しながら説明する。図６は、電子部品１０ｂの断面図である。
実施例２の電子部品１０ｂは、実施例１の電子部品１０と略同じ工程によって作製することができる。すなわち、実施例１の電子部品１０を作製する（３）の工程において、シールド層４６をスパッタリングにより形成する以外は、実施例１と同じ工程で作製する。
シールド層４６は金属膜であるため、有底溝４０の内周面と底面とに沿って薄く形成される。そのため、シールド層４６には、有底溝４０の内周面と底面とに沿って形成された側面４６ｓに続き、有底溝４０の底面に沿って形成された段面４６ｔが形成されている。
電子部品１０ｂは、シールド層４６の形成と同時に、基板１２の側面１２ｓに達している接地電極１８にシールド層４６が接続される。そのため、シールド層を基板側に電気的に接続するためだけに行う工程が不要であり、製造コストを低減できる。
基板１２の上面１２ａには、第１の樹脂層を貫通する接続端子を介してシールド層４６の天面部４６ａと接続するための接地電極を設ける必要がないため、基板１２のデザインの自由度が上がる。
＜まとめ＞ 以上に説明した電子部品は、シールド層と基板とを電気的に接続するためだけに行う工程が不要であるため、製造コストを低減できる。また、基板の上面には、第１の樹脂層を貫通する接続端子を介してシールド層の天面部と接続するための接地電極を設ける必要がないため、基板のデザインの自由度が向上する。
なお、本発明は、上記実施の形態に限定されるものではなく、種々変更を加えて実施することが可能である。
例えば、シールド層を、めっきにより形成してもよい。
１０，１０ａ，１０ｂ 電子部品
１１ 仮想分割線
１２ 基板
１２ａ 上面（第１の主面）
１２ｂ 下面（第２の主面）
１３，１４ 実装電極
１５ 端子電極
１６ 実装電極
１８ 接地電極
２０ 第１の樹脂層
２０ａ 上面
２０ｓ 側面
３０ 第２の樹脂層
３０ｂ 側面（第２の主面）
３０ｓ，３０ｔ 側面
３２ 接続端子
３４ 外部電極
４０ 有底溝
４２ シールド層
４２ａ 天面部
４２ｓ 側面
４４ シールド層
４４ａ 天面部
４４ｓ 側面
４４ｔ 段差
４６ シールド層
４６ａ 天面部
４６ｓ 側面
４６ｔ 段面
５０ ダイシングブレード

Claims (4)

  1. 互いに対向する第１及び第２の主面と前記第１及び第２の主面の間に延在する側面とを有する基板と、
    前記基板の第１の主面に実装された第１の電子部品と、
    前記基板の第２の主面に実装された第２の電子部品と、
    前記基板の前記第１の主面に、前記第１の主面及び前記第１の電子部品を被覆するように形成された第１の樹脂層と、
    前記基板の前記第２の主面に、前記第２の主面及び前記第２の電子部品を被覆するように形成された第２の樹脂層と、
    前記第１の樹脂層と、前記基板と、前記第２の樹脂層の前記基板に隣接する部分とを覆うように連続して一体に形成された、導電性を有するシールド層と、
    前記基板に、前記基板の前記側面に達するように形成され、前記シールド層に接して前記シールド層と電気的に接続された接地電極と、
    を備えたことを特徴とする電子部品。
  2. 前記第２の樹脂層は、前記基板の前記第２の主面に接する第１の主面と、前記第１の主面に対向する第２の主面と、前記第１の主面と前記第２の主面との間に延在する側面とを有し、
    前記シールド層は、前記第２の樹脂層の前記側面に、前記第２の樹脂層の前記第２の主面との間に間隔を設けて形成されたことを特徴とする、請求項１に記載の電子部品。
  3. 前記シールド層が導電性樹脂により形成されていることを特徴とする、請求項１又は２に記載の電子部品。
  4. 互いに対向する第１及び第２の主面を有し、分割されて複数の個基板となる部分を含む基板の前記個基板となる部分に、それぞれ、前記個基板となる部分の外縁に達する接地電極が形成され、前記個基板となる部分の前記第１の主面に、それぞれ、第１の電子部品が実装され、前記個基板となる部分の前記第２の主面に、それぞれ、第２の電子部品が実装され、前記第１の主面に前記第１の主面及び前記第１の電子部品を被覆する第１の樹脂層が形成され、前記第２の主面に前記第２の主面及び前記第２の電子部品を被覆する第２の樹脂層が形成された集合基板を準備する第１の工程と、
    前記基板が前記個基板に分割されるように、前記第１の樹脂層の前記基板とは反対側の主面から、前記第１の樹脂層と、前記基板と、前記第２の樹脂層の前記基板側部分とを切断して、前記集合基板に有底溝を形成し、前記基板の切断面に前記接地電極を露出させる第２の工程と、
    露出させた前記接地電極に接して電気的に接続されるように、前記有底溝内と前記第１の樹脂層の前記基板とは反対側の前記主面とに、導電性を有する材料を用いて、シールド層を形成する第３の工程と、
    前記集合基板を、前記基板の分割された前記個基板に沿って切断して個片に分割する第４の工程と、
    備えたことを特徴とする電子部品の製造方法。
JP2012529513A 2010-08-18 2011-06-09 電子部品及びその製造方法 Pending JPWO2012023332A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010183117 2010-08-18
JP2010183117 2010-08-18
PCT/JP2011/063202 WO2012023332A1 (ja) 2010-08-18 2011-06-09 電子部品及びその製造方法

Publications (1)

Publication Number Publication Date
JPWO2012023332A1 true JPWO2012023332A1 (ja) 2013-10-28

Family

ID=45604995

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012529513A Pending JPWO2012023332A1 (ja) 2010-08-18 2011-06-09 電子部品及びその製造方法

Country Status (5)

Country Link
US (1) US20130155639A1 (ja)
JP (1) JPWO2012023332A1 (ja)
CN (1) CN103053021A (ja)
TW (1) TWI465169B (ja)
WO (1) WO2012023332A1 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10153179B2 (en) 2012-08-24 2018-12-11 Taiwan Semiconductor Manufacturing Company Carrier warpage control for three dimensional integrated circuit (3DIC) stacking
US9814166B2 (en) 2013-07-31 2017-11-07 Universal Scientific Industrial (Shanghai) Co., Ltd. Method of manufacturing electronic package module
US9881875B2 (en) 2013-07-31 2018-01-30 Universal Scientific Industrial (Shanghai) Co., Ltd. Electronic module and method of making the same
TW201505137A (zh) * 2013-07-31 2015-02-01 Universal Scient Ind Shanghai 電子封裝模組及其製造方法
CN104347535B (zh) * 2013-07-31 2017-05-24 环旭电子股份有限公司 电子封装模块及其制造方法
JP5517378B1 (ja) * 2013-08-13 2014-06-11 太陽誘電株式会社 回路モジュール
JP5576543B1 (ja) * 2013-09-12 2014-08-20 太陽誘電株式会社 回路モジュール
JP6303597B2 (ja) * 2014-02-28 2018-04-04 東洋インキＳｃホールディングス株式会社 電子部品モジュールの製造方法
JP6070901B2 (ja) * 2014-05-21 2017-02-01 株式会社村田製作所 回路モジュール
US9595485B2 (en) * 2014-06-26 2017-03-14 Nxp Usa, Inc. Microelectronic packages having embedded sidewall substrates and methods for the producing thereof
US9579868B2 (en) 2014-07-01 2017-02-28 Isola Usa Corp. Prepregs and laminates having a UV curable resin layer
EP3165058B1 (en) * 2014-07-01 2021-03-17 Isola USA Corp. Prepregs and laminates having a uv curable resin layer
US9190367B1 (en) 2014-10-22 2015-11-17 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor process
US10665568B2 (en) * 2014-12-12 2020-05-26 Meiko Electronics Co., Ltd. Encapsulated circuit module, and production method therefor
TWI656543B (zh) * 2015-10-16 2019-04-11 日商村田製作所股份有限公司 Electronic parts
CN105338730B (zh) * 2015-11-17 2018-04-06 小米科技有限责任公司 一种印刷电路板
JP6648626B2 (ja) * 2016-04-27 2020-02-14 オムロン株式会社 電子装置およびその製造方法
DE112016007125T5 (de) 2016-08-08 2019-04-25 Yamaha Hatsudoki Kabushiki Kaisha Bauteilzuführungsvorrichtung
JP6806166B2 (ja) 2016-12-02 2021-01-06 株式会社村田製作所 高周波モジュール
KR102530753B1 (ko) * 2017-08-11 2023-05-10 삼성전자주식회사 전자기파를 차폐하는 반도체 패키지 및 이를 포함하는 전자 시스템
EP3462486B1 (en) * 2017-09-29 2021-03-24 Qorvo US, Inc. Process for making a double-sided module with electromagnetic shielding
CN111295749B (zh) * 2017-11-02 2023-04-18 株式会社村田制作所 电路模块
JP6981537B2 (ja) 2018-03-20 2021-12-15 株式会社村田製作所 高周波モジュール
JP7074201B2 (ja) * 2018-09-27 2022-05-24 株式会社村田製作所 モジュールおよびその製造方法
CN112640102A (zh) 2018-09-28 2021-04-09 株式会社村田制作所 电子部件模块及电子部件模块的制造方法
US11201467B2 (en) 2019-08-22 2021-12-14 Qorvo Us, Inc. Reduced flyback ESD surge protection
CN114430937A (zh) * 2019-09-27 2022-05-03 株式会社村田制作所 电子部件模块
WO2021131775A1 (ja) * 2019-12-27 2021-07-01 株式会社村田製作所 モジュール
CN113543452B (zh) * 2020-04-13 2022-08-16 宏启胜精密电子(秦皇岛)有限公司 线路板及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008042152A (ja) * 2006-08-07 2008-02-21 Taiyo Yuden Co Ltd 回路モジュールの製造方法及び回路モジュール
JP2009033114A (ja) * 2007-06-29 2009-02-12 Tdk Corp 電子モジュール、及び電子モジュールの製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5677511A (en) * 1995-03-20 1997-10-14 National Semiconductor Corporation Overmolded PC board with ESD protection and EMI suppression
TW550997B (en) * 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
JP2003243797A (ja) * 2002-02-19 2003-08-29 Matsushita Electric Ind Co Ltd モジュール部品
JP4377157B2 (ja) * 2003-05-20 2009-12-02 Ｎｅｃエレクトロニクス株式会社 半導体装置用パッケージ
US7258549B2 (en) * 2004-02-20 2007-08-21 Matsushita Electric Industrial Co., Ltd. Connection member and mount assembly and production method of the same
US7514774B2 (en) * 2006-09-15 2009-04-07 Hong Kong Applied Science Technology Research Institute Company Limited Stacked multi-chip package with EMI shielding

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008042152A (ja) * 2006-08-07 2008-02-21 Taiyo Yuden Co Ltd 回路モジュールの製造方法及び回路モジュール
JP2009033114A (ja) * 2007-06-29 2009-02-12 Tdk Corp 電子モジュール、及び電子モジュールの製造方法

Also Published As

Publication number Publication date
TW201223370A (en) 2012-06-01
US20130155639A1 (en) 2013-06-20
WO2012023332A1 (ja) 2012-02-23
TWI465169B (zh) 2014-12-11
CN103053021A (zh) 2013-04-17

Similar Documents

Publication Publication Date Title
WO2012023332A1 (ja) 電子部品及びその製造方法
JP4816647B2 (ja) 回路モジュールの製造方法および回路モジュール
JP4650244B2 (ja) 回路モジュールおよびその製造方法
US9055682B2 (en) Circuit module
US20170256474A1 (en) Module
CN109074947B (zh) 电子部件
JP2011258920A (ja) 半導体パッケージ及びその製造方法
WO1998047331A1 (fr) Tableau de connexions, son procede de fabrication et boitier de semi-conducteur
JP2013026330A (ja) 回路モジュール
CN102686053A (zh) 多层布线基板的制造方法
JP2015095654A (ja) 印刷回路基板及びその製造方法
JP5614566B2 (ja) 多層基板の製造方法および多層基板
US11812556B2 (en) Printed circuit board and manufacturing method thereof
JPWO2014162478A1 (ja) 部品内蔵基板及びその製造方法
JP2011187779A (ja) モジュール
JP2001267710A (ja) 電子回路装置および多層プリント配線板
JP2012064600A (ja) 多層基板およびその製造方法
JP4445777B2 (ja) 配線基板、及び配線基板の製造方法
WO2012165111A1 (ja) 多層基板の製造方法および多層基板
US20170263571A1 (en) Electronic component built-in substrate and method for manufacturing the same
JP5257518B2 (ja) 基板製造方法および樹脂基板
TWI446849B (zh) 線路板結構的製作方法
JP2001291817A (ja) 電子回路装置および多層プリント配線板
WO2015041050A1 (ja) 複合モジュール
JP7338793B2 (ja) 多層基板及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130912

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140722